CN113629152A - Jfet器件及其制作方法 - Google Patents

Jfet器件及其制作方法 Download PDF

Info

Publication number
CN113629152A
CN113629152A CN202110775135.5A CN202110775135A CN113629152A CN 113629152 A CN113629152 A CN 113629152A CN 202110775135 A CN202110775135 A CN 202110775135A CN 113629152 A CN113629152 A CN 113629152A
Authority
CN
China
Prior art keywords
type
doped region
well
forming
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110775135.5A
Other languages
English (en)
Inventor
韩天宇
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202110775135.5A priority Critical patent/CN113629152A/zh
Publication of CN113629152A publication Critical patent/CN113629152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种JFET器件及其制作方法，涉及半导体制造领域。该JFET器件包括衬底；位于衬底上的外延层；位于外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；场板结构及第二类重掺杂区、第一类重掺杂区；位于第一类重掺杂区、第二类重掺杂区和场板结构顶部的金属电极；解决了目前BCD工艺平台中制作的JFET器件的电学参数不满足器件需求的问题；达到了优化BCD工艺平台制作的JFET器件的击穿电压和阈值电压，优化JFET器件性能的效果。

Description

JFET器件及其制作方法
技术领域
本申请涉及半导体制造领域，具体涉及一种JFET器件及其制作方法。
背景技术
BCD(Bipolar-CMOS-DMOS)技术，是一种将Bipolar、CMOS、DMOS等高压功率器件及各种电阻电容、二极管集成在同一芯片的工艺技术，具有低成本、易封装等特点。
JFET(结型场效应管)是一种利用耗尽层宽度改变导电沟道的宽窄来控制漏电流的大小的器件。BCD工艺平台上制作JFET器件，为了节约成本一般利用已有的工艺菜单和版图层次进行。图1示出了一种BCD工艺平台上制作的现有N型JFET器件的结构示意图。由于BCD工艺平台的限制，图1所示的N型JFET器件的P型阱区19和N型阱区14之间耐压偏低，该JFET器件的电学参数达不到指标要求，无法在预定电压下工作。
发明内容
为了解决相关技术中的问题，本申请提供了一种JFET器件及其制作方法。该技术方案如下：
第一方面，本申请实施例提供了一种JFET器件，包括：
衬底；
位于衬底上的外延层；
位于外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第二类阱被第一类阱包围，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；
场板结构，场板结构覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构；
第二类阱和外延层中形成有第二类重掺杂区，第二类掺杂区域中形成有第一类重掺杂区；
位于第一类重掺杂区、第二类重掺杂区和场板结构顶部的金属电极。
可选的，还包括第二类辅助阱，第二类辅助阱位于第二类阱中，第二类辅助阱的掺杂浓度大于第二类阱的掺杂浓度。
可选的，场板结构由氧化层、多晶硅层构成。
可选的，场板结构中的多晶硅层为掺杂多晶硅层。
可选的，衬底上形成有第二类区域，外延层位于第二类区域的上方。
可选的，第一类阱、第一类掺杂区域、第一类重掺杂区的导电类型为第一导电类型；
外延层、第二类阱、第二类掺杂区域、第二类重掺杂区的导电类型为第二导电类型；
第一导电类型和第二导电类型相反。
第二方面，本申请实施例提供了一种JFET器的制作方法，该方法包括：
在衬底上形成外延层；
在衬底上形成隔离结构；
通过光刻和离子注入工艺，在衬底上形成第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第一类阱位于外延层中，第二类阱被第一类阱包围，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；
形成场板结构，场板结构覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构；
通过光刻和离子注入工艺，在第二类阱和外延层中形成第二类重掺杂区，在第二类掺杂区域中形成第一类重掺杂区；
在第一类重掺杂区、第二类重掺杂区和场板结构的顶部形成金属电极。
可选的，在形成第一类掺杂区域和第二类掺杂区域之前，该方法还包括：
通过光刻和离子注入工艺，在第二类阱中形成第二类辅助阱，第二类辅助阱的掺杂浓度大于第二类阱的掺杂浓度。
可选的，用于形成第一类掺杂区域的注入能量小于用于形成第二类阱的注入能量，用于形成第一类掺杂区域的注入剂量小于用于形成第二类阱的注入剂量；
用于形成第二类掺杂区域的注入能量小于用于形成第一类阱的注入能量，用于形成第二类掺杂区域的注入剂量小于用于形成第一类阱的注入剂量。
可选的，形成场板结构，包括：
在衬底上形成氧化层；
在氧化层表面形成多晶硅层；
通过光刻工艺定义场板结构图案；
根据场板结构图案刻蚀多晶硅层和氧化层，形成场板结构。
可选的，通过光刻工艺定义场板结构图案之前，该方法还包括：
通过离子注入工艺，对多晶硅层进行掺杂。
可选的，在衬底上形成外延层，包括：
在衬底上形成第二类区域；
在第二类区域上形成外延层。
可选的，第一类阱、第一类掺杂区域、第一类重掺杂区的导电类型为第一导电类型；
第二类阱、第二类掺杂区域、第二类重掺杂区的导电类型为第二导电类型；
第一导电类型和第二导电类型相反。
本申请技术方案，至少包括如下优点：
本申请实施例提供的JFET器件，包括衬底、外延层、位于外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构的场板结构，第二类阱和外延层中形成有第二类重掺杂区，第二类掺杂区域中形成有第一类重掺杂区，位于第一类重掺杂区、第二类重掺杂区和场板结构顶部的金属电极；利用第一类阱中的第二类掺杂区域降低第一类阱的整体浓度峰值，以及利用第二类阱中的第一类掺杂区域降低第二类阱的整体浓度峰值，解决了目前BCD工艺平台中制作的JFET器件的电学参数不满足器件需求的问题；达到了提高第一类阱和第二类阱之间的耐压，优化BCD工艺平台制作的JFET器件的击穿电压和阈值电压，优化JFET器件性能的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种现有的JFET器件的结构示意图；
图2是本申请实施例提供的一种JFET器件的结构示意图；
图3是本申请实施例提供的一种JFET器件的结构示意图；
图4是本申请实施例提供的一种JFET器件的制作方法的流程图；
图5是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
图6是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
图7是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
图8是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
图9是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
图10是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
图11是本申请另一实施例提供的一种JFET器件的制作方法的流程图；
图12是本申请另一实施例提供的一种JFET器件的制作方法的实施示意图；
图13是本申请另一实施例提供的一种JFET器件的制作方法的实施示意图；
图14是本申请另一实施例提供的一种JFET器件的制作方法的实施示意图；
图15是本申请另一实施例提供的一种JFET器件的制作方法的实施示意图；
其中，11，P型衬底；12，P型区；13，P型外延；14，N型阱区；15，P型掺杂区；16，N型掺杂区；17，P型掺杂区；18，金属电极；19，P型阱区；20，STI。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图2，其示出了本申请实施例提供的一种JFET器件的结构剖视图。如图2所示，该JFET器件包括衬底21、位于衬底21上的外延层22、位于外延层22中的隔离结构23、第一类阱24、第二类阱25、第一类掺杂区域26、第二类掺杂区域27。
可选的，隔离结构23为浅沟槽隔离。
第二类阱25被第一类阱24包围。
第一类掺杂区域26位于第二类阱25中，且第一类掺杂区域26靠近第二类阱25的边缘。
第一类掺杂区域26的深度小于第二类阱25的深度，第一类掺杂区域26的掺杂浓度小于第二类阱25的掺杂浓度。
第一类掺杂区域26不会导致第二类阱25被反型。第一类掺杂区域26可以降低第二类阱25的整体浓度峰值。
第二类掺杂区域27位于第一类阱24中，且第二类掺杂区域27靠近第二类阱25的边缘。
第二类掺杂区域27的深度小于第一类阱24的深度，第二类掺杂区域27的掺杂浓度小于第一类阱24的掺杂浓度。
第二类掺杂区域27不会导致第一类阱24被反型。第二类掺杂区域27可以降低第一类阱24的整体浓度峰值。
场板结构覆盖第一类掺杂区域26和第一类掺杂区域26内的隔离结构23。
场板结构的顶部形成有金属电极28，场板结构有助于提高JFET器件的击穿电压。
第二类阱25和外延层22中形成有第二类重掺杂区29，第二类掺杂区域27中形成有第一类重掺杂区30。
第一类重掺杂区30、第二类重掺杂区29的顶部形成有金属电极28。
衬底和外延层的导电类型相同，外延层的导电类型与第一类阱的导电类型相反。比如：衬底为P型衬底，外延层为P型外延层，第一类阱为N阱。
综上所述，本申请实施例提供的JFET器件，包括衬底、外延层、位于外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构的场板结构，第二类阱和外延层中形成有第二类重掺杂区，第二类掺杂区域中形成有第一类重掺杂区，位于第一类重掺杂区、第二类重掺杂区和场板结构顶部的金属电极；利用第一类阱中的第二类掺杂区域降低第一类阱的整体浓度峰值，以及利用第二类阱中的第一类掺杂区域降低第二类阱的整体浓度峰值，解决了目前BCD工艺平台中制作的JFET器件的电学参数不满足器件需求的问题；达到了提高第一类阱和第二类阱之间的耐压，优化BCD工艺平台制作的JFET器件的击穿电压和阈值电压，优化JFET器件性能的效果。
如图2所示，场板结构由氧化层31、多晶硅层32构成。可选的，多晶硅层32为掺杂多晶硅层。
如图2所示，衬底21上形成有第二类区域33，外延层22位于第二类区域33的上方。
第二类区域33的导电类型和外延层22相同。比如，外延层为P型外延层，第二类区域为P型区域。
在JFET器件中，第一类阱24、第一类掺杂区域26、第一类重掺杂区30的导电类型为第一导电类型；外延层22、第二类阱25、第二类掺杂区域27、第二类重掺杂区29的导电类型为第二导电类型；第一导电类型和第二导电类型相反。
比如，第一类导电类型为N型，第二类导电类型为P型；或者，第一类导电类型为P型，第二类导电类型为N型。
当JFET器件为N型JFET器件时，衬底21、第二类区域33、外延层22为P型，第一类阱24为N阱，第二类阱25为P阱，第一类掺杂区域26为N型掺杂区域，第二类掺杂区域27为P型掺杂区域，第一类重掺杂区30为N型重掺杂区，第二类重掺杂区29为P型重掺杂区。
为了进一步降低JFET器件的阈值电压，本申请实施例还提供了另一种JFET器件，如图3所示。
比较图2和图3可以看出，图3所示的JFET器件的第二类阱25中增加了第二类辅助阱34。第二类辅助阱34位于第一类掺杂区域26之间。
第二类辅助阱34的掺杂浓度大于第二类阱25的掺杂浓度。第二类辅助阱34令第二类阱25的浓度增加，有助于在JFET器件工作时耗尽第一类阱24，实现阈值电压的降低。
请参考图4，其示出了本申请实施例提供的一种JFET器件的制作方法的流程图。该方法适用于BCD工艺平台中JFET器件的制作。如图4所示，该方法至少包括如下步骤：
步骤401，在衬底上形成外延层。
可选的，如图5所示，在衬底21上形成第二类区域33。可选的，通过光刻和离子注入工艺，在衬底21上形成第二类区域33。衬底21和第二类区域33的导电类型相同。
如图6所示，在第二类区域33上形成外延层22。可选的，通过外延生长工艺在第二类区域33上形成外延层22。外延层22的导电类型和第二类区域33的导电类型相同。
步骤402，在衬底上形成隔离结构。
可选的，隔离结构为浅沟槽隔离。在外延层22上进行光刻，再通过刻蚀工艺刻蚀外延层22形成浅沟槽，利用二氧化硅填充浅沟槽并进行CMP处理，形成隔离结构23，如图7所示。
步骤403，通过光刻和离子注入工艺，在衬底上形成第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域。
通过光刻工艺定义第一类阱图案，通过离子注入工艺向衬底注入第一类掺杂离子，在外延层中形成第一类阱。
通过光刻工艺定义第二类阱图案，通过离子注入工艺向衬底注入第二类掺杂离子，在第一类阱中形成第二类阱。如图8所示，第二类阱25被第一类24阱包围。
通过光刻工艺和离子注入工艺，在第一类阱24中形成第二类掺杂区域27；通过光刻工艺和离子注入工艺，在第二类阱25中形成第一类掺杂区域26。需要说明的是，第一类掺杂区域26和第二类掺杂区域27的形成顺序根据实际情况确定，本申请实施例对此不作限定。
如图8所示，第一类掺杂区域26位于第二类阱25中且第一类掺杂区域26靠近第二类阱25的边缘；第二类掺杂区域27位于第一类阱24中且第二类掺杂区域27靠近第二类阱25的边缘。
步骤404，形成场板结构，场板结构覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构。
沉积用于形成场板结构的材料，通过光刻和刻蚀工艺，形成场板结构。
如图9所示，衬底21上形成场板结构，场板结构覆盖第一类掺杂区域26和第一类掺杂区域内的隔离结构23。
步骤405，通过光刻和离子注入工艺，在第二类阱和外延层中形成第二类重掺杂区、在第二类掺杂区域中形成第一类重掺杂区。
通过光刻和离子注入工艺，在第二类阱25和外延层22中形成第二类重掺杂区29、在第二类掺杂区域27中形成第一类重掺杂区30，如图10所示。
步骤406，在第一类重掺杂区、第二类重掺杂区和场板结构的顶部形成金属电极。
淀积金属层，通过光刻和刻蚀工艺，在第一类重掺杂区、第二类重掺杂区和场板结构的顶部形成金属电极，形成的JFET器件如图2所示。
综上所述，本申请实施例提供的JFET器件的制作方法，通过在衬底上形成外延层；在衬底上形成隔离结构；在衬底上形成第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第一类阱位于外延层中，第二类阱被第一类阱包围，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；形成场板结构，场板结构覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构；在第二类阱和外延层中形成第二类重掺杂区、在第二类掺杂区域中形成第一类重掺杂区；在第一类重掺杂区、第二类重掺杂区和场板结构的顶部形成金属电极；利用第一类阱中的第二类掺杂区域降低第一类阱的整体浓度峰值，以及利用第二类阱中的第一类掺杂区域降低第二类阱的整体浓度峰值，解决了目前BCD工艺平台中制作的JFET器件的电学参数不满足器件需求的问题；达到了提高第一类阱和第二类阱之间的耐压，优化BCD工艺平台制作的JFET器件的击穿电压和阈值电压，优化JFET器件性能的效果。
为了进一步降低JFET器件的阈值电压，本申请另一实施例还提供了一种JFET器件的制作方法的流程图，如图11所示，该方法至少包括如下步骤：
步骤501，在衬底上形成外延层。
如图5所示，在衬底21上形成第二类区域33。可选的，通过光刻和离子注入工艺，在衬底21上形成第二类区域33。衬底21和第二类区域33的导电类型相同。
如图6所示，在第二类区域33上形成外延层22。可选的，通过外延生长工艺在第二类区域33上形成外延层22。外延层22的导电类型和第二类区域33的导电类型相同。
步骤502，在衬底上形成隔离结构。
该步骤在上述步骤402中进行了阐述，这里不再赘述。
步骤503，通过光刻和离子注入工艺，在衬底上形成第一类阱、第二类阱。
通过光刻工艺定义第一类阱图案，通过离子注入工艺向衬底注入第一类掺杂离子，在外延层中形成第一类阱。
通过光刻工艺定义第二类阱图案，通过离子注入工艺向衬底注入第二类掺杂离子，在第一类阱中形成第二类阱。如图8所示，第二类阱25被第一类24阱包围。
第一类掺杂离子和第二类掺杂离子的导电类型相反。
步骤504，通过光刻和刻蚀工艺，在第二类阱中形成第二类辅助阱。
第二类辅助阱的导电类型和第二类阱的导电类型相同。
第二类辅助阱的掺杂浓度大于第二类阱的掺杂浓度。第二类辅助阱令第二类阱内的掺杂浓度增加，有助于降低JFET器件的阈值电压。
如图12所示，第二类阱25中形成第二类辅助阱34。
步骤505，通过光刻工艺和离子注入工艺，形成第一类掺杂区域、第二类掺杂区域。
通过光刻工艺和离子注入工艺，在第一类阱24中形成第二类掺杂区域27；通过光刻工艺和离子注入工艺，在第二类阱25中形成第一类掺杂区域26，如图13所示。
需要说明的是，第一类掺杂区域26和第二类掺杂区域27的形成顺序根据实际情况确定，本申请实施例对此不作限定。
如图13所示，第一类掺杂区域26位于第二类阱25中且第一类掺杂区域26靠近第二类阱25的边缘；第二类掺杂区域27位于第一类阱24中且第二类掺杂区域27靠近第二类阱25的边缘。第二类辅助阱34位于第一类掺杂区域26之间。
步骤506，形成场板结构，场板结构覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构。
沉积用于形成场板结构的材料，通过光刻和刻蚀工艺，形成场板结构。
如图14所示，衬底21上形成场板结构，场板结构覆盖第一类掺杂区域26和第一类掺杂区域内的隔离结构23。
步骤507，通过光刻和离子注入工艺，在第二类阱和外延层中形成第二类重掺杂区、在第二类掺杂区域中形成第一类重掺杂区。
通过光刻和离子注入工艺，在第二类阱25和外延层22中形成第二类重掺杂区29、在第二类掺杂区域27中形成第一类重掺杂区30，如图15所示。
步骤508，在第一类重掺杂区、第二类重掺杂区和场板结构的顶部形成金属电极。
淀积金属层，通过光刻和刻蚀工艺，在第一类重掺杂区、第二类重掺杂区和场板结构的顶部形成金属电极，形成的JFET器件如图3所示。
在基于图4和图11所示实施例的可选实施例中，步骤“形成场板结构”，即步骤“404”或步骤“506”，可以通过如下步骤实现：
步骤601，在衬底上形成氧化层。
步骤602，在氧化层表面形成多晶硅层。
可选的，在多晶硅层形成后，通过离子注入工艺，对多晶硅层进行掺杂；掺杂离子为N型离子或P型离子。
步骤603，通过光刻工艺定义场板结构图案。
步骤604，根据场板结构图案刻蚀多晶硅层和氧化层，形成场板结构。
如图9或图10或图14或图15所示，场板结构包括氧化层31和多晶硅层32。
在图4或图11所示的JFET器件的制作方法中，第一类阱、第一类掺杂区域、第一类重掺杂区的导电类型为第一导电类型；第二类阱、第二类掺杂区域、第二类重掺杂区的导电类型为第二导电类型；第一导电类型和第二导电类型相反。
需要说明是，在BCD工艺平台制作JFET器件时，用于制作JFET器件的各类工艺等步骤可以根据实际的设计需求与其他器件的工艺步骤同时进行。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (13)

1.一种JFET器件，其特征在于，包括：
衬底；
位于所述衬底上的外延层；
位于所述外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，所述第二类阱被所述第一类阱包围，所述第一类掺杂区域位于所述第二类阱中且所述第一类掺杂区域靠近所述第二类阱的边缘，所述第二类掺杂区域位于所述第一类阱中且所述第二类掺杂区域靠近所述第二类阱的边缘；
场板结构，所述场板结构覆盖所述第一类掺杂区域和所述第一类掺杂区域内的隔离结构；
所述第二类阱和所述外延层中形成有第二类重掺杂区，所述第二类掺杂区域中形成有第一类重掺杂区；
位于所述第一类重掺杂区、所述第二类重掺杂区和所述场板结构顶部的金属电极。
2.根据权利要求1所述的JFET器件，其特征在于，还包括第二类辅助阱，所述第二类辅助阱位于所述第二类阱中，所述第二类辅助阱的掺杂浓度大于所述第二类阱的掺杂浓度。
3.根据权利要求1或2所述的JFET器件，其特征在于，所述场板结构由氧化层、多晶硅层构成。
4.根据权利要求3所述的JFET器件，其特征在于，所述场板结构中的所述多晶硅层为掺杂多晶硅层。
5.根据权利要求1至4任一所述的JFET器件，其特征在于，所述衬底上形成有第二类区域，所述外延层位于所述第二类区域的上方。
6.根据权利要求1至5任一所述的JFET器件，其特征在于，所述第一类阱、所述第一类掺杂区域、所述第一类重掺杂区的导电类型为第一导电类型；
所述外延层、所述第二类阱、所述第二类掺杂区域、所述第二类重掺杂区的导电类型为第二导电类型；
所述第一导电类型和所述第二导电类型相反。
7.一种JFET器件的制作方法，其特征在于，所述方法包括：
在衬底上形成外延层；
在所述衬底上形成隔离结构；
通过光刻和离子注入工艺，在所述衬底上形成第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，所述第一类阱位于所述外延层中，所述第二类阱被所述第一类阱包围，所述第一类掺杂区域位于所述第二类阱中且所述第一类掺杂区域靠近所述第二类阱的边缘，所述第二类掺杂区域位于所述第一类阱中且所述第二类掺杂区域靠近所述第二类阱的边缘；
形成场板结构，所述场板结构覆盖所述第一类掺杂区域和所述第一类掺杂区域内的隔离结构；
通过光刻和离子注入工艺，在所述第二类阱和所述外延层中形成第二类重掺杂区，在所述第二类掺杂区域中形成第一类重掺杂区；
在所述第一类重掺杂区、所述第二类重掺杂区和所述场板结构的顶部形成金属电极。
8.根据权利要求7所述的方法，其特征在于，在形成所述第一类掺杂区域和所述第二类掺杂区域之前，所述方法还包括：
通过光刻和离子注入工艺，在所述第二类阱中形成第二类辅助阱，所述第二类辅助阱的掺杂浓度大于所述第二类阱的掺杂浓度。
9.根据权利要求7或8所述的方法，其特征在于，用于形成所述第一类掺杂区域的注入能量小于用于形成所述第二类阱的注入能量，用于形成所述第一类掺杂区域的注入剂量小于用于形成所述第二类阱的注入剂量；
用于形成所述第二类掺杂区域的注入能量小于用于形成所述第一类阱的注入能量，用于形成所述第二类掺杂区域的注入剂量小于用于形成所述第一类阱的注入剂量。
10.根据权利要求7至9任一所述的方法，其特征在于，所述形成场板结构，包括：
在所述衬底上形成氧化层；
在所述氧化层表面形成多晶硅层；
通过光刻工艺定义场板结构图案；
根据所述场板结构图案刻蚀所述多晶硅层和所述氧化层，形成所述场板结构。
11.根据权利要求10所述的方法，其特征在于，所述通过光刻工艺定义场板结构图案之前，所述方法还包括：
通过离子注入工艺，对所述多晶硅层进行掺杂。
12.根据权利要求7所述的方法，其特征在于，所述在衬底上形成外延层，包括：
在所述衬底上形成第二类区域；
在所述第二类区域上形成所述外延层。
13.根据权利要求7至12任一所述的方法，其特征在于，所述第一类阱、所述第一类掺杂区域、所述第一类重掺杂区的导电类型为第一导电类型；
所述第二类阱、所述第二类掺杂区域、所述第二类重掺杂区的导电类型为第二导电类型；
所述第一导电类型和所述第二导电类型相反。
CN202110775135.5A 2021-07-07 2021-07-07 Jfet器件及其制作方法 Pending CN113629152A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110775135.5A CN113629152A (zh) 2021-07-07 2021-07-07 Jfet器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110775135.5A CN113629152A (zh) 2021-07-07 2021-07-07 Jfet器件及其制作方法

Publications (1)

Publication Number Publication Date
CN113629152A true CN113629152A (zh) 2021-11-09

Family

ID=78379583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110775135.5A Pending CN113629152A (zh) 2021-07-07 2021-07-07 Jfet器件及其制作方法

Country Status (1)

Country Link
CN (1) CN113629152A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012555A (ja) * 1998-06-18 2000-01-14 Toshiba Corp ラテラルバイポーラトランジスタ
KR20050000001A (ko) * 2003-06-23 2005-01-03 매그나칩 반도체 유한회사 반도체소자 및 그 제조방법
US20080067560A1 (en) * 2004-04-08 2008-03-20 Martin Knaipp High Voltage Depletion Layer Field Effect Transistor
CN101467261A (zh) * 2006-06-12 2009-06-24 帝斯曼方案公司 用于小线宽和下降的线宽的jfet的可扩展工艺和结构
CN102301484A (zh) * 2009-02-19 2011-12-28 国际商业机器公司 非对称结型场效应晶体管及其制造方法
US20140225156A1 (en) * 2013-02-11 2014-08-14 Freescale Semiconductor, Inc. Esd protection with integrated ldmos triggering junction
US20200212207A1 (en) * 2018-12-28 2020-07-02 Richtek Technology Corporation Manufacturing method of junction field effect transistor
CN112151620A (zh) * 2020-10-27 2020-12-29 杰华特微电子（杭州）有限公司 一种具有esd防护结构的结型场效应管

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012555A (ja) * 1998-06-18 2000-01-14 Toshiba Corp ラテラルバイポーラトランジスタ
KR20050000001A (ko) * 2003-06-23 2005-01-03 매그나칩 반도체 유한회사 반도체소자 및 그 제조방법
US20080067560A1 (en) * 2004-04-08 2008-03-20 Martin Knaipp High Voltage Depletion Layer Field Effect Transistor
CN101467261A (zh) * 2006-06-12 2009-06-24 帝斯曼方案公司 用于小线宽和下降的线宽的jfet的可扩展工艺和结构
CN102301484A (zh) * 2009-02-19 2011-12-28 国际商业机器公司 非对称结型场效应晶体管及其制造方法
US20140225156A1 (en) * 2013-02-11 2014-08-14 Freescale Semiconductor, Inc. Esd protection with integrated ldmos triggering junction
US20200212207A1 (en) * 2018-12-28 2020-07-02 Richtek Technology Corporation Manufacturing method of junction field effect transistor
CN112151620A (zh) * 2020-10-27 2020-12-29 杰华特微电子（杭州）有限公司 一种具有esd防护结构的结型场效应管

Similar Documents

Publication Publication Date Title
EP1168455B1 (en) Power semiconductor switching element
US9837508B2 (en) Manufacturing method of trench power MOSFET
US20100276750A1 (en) Metal Oxide Semiconductor (MOS) Structure and Manufacturing Method Thereof
KR20140091956A (ko) 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
CN210110783U (zh) 一种集成高性能的ldmos结构
US8748980B2 (en) U-shape RESURF MOSFET devices and associated methods of manufacturing
CN111354677B (zh) 深沟槽隔离结构的制备方法及半导体器件
US9466665B2 (en) High voltage diode
CN112018187B (zh) Ldmos器件及其制造方法
CN105140289A (zh) N型ldmos器件及工艺方法
JP5055722B2 (ja) 半導体装置および半導体装置の製造方法
US6451645B1 (en) Method for manufacturing semiconductor device with power semiconductor element and diode
CN213601874U (zh) 一种mosfet器件
CN113629152A (zh) Jfet器件及其制作方法
CN111863750B (zh) 半导体器件的制备方法
US11417761B1 (en) Transistor structure and method for fabricating the same
KR101483721B1 (ko) 오목한 셀 구조를 갖는 파워 모스펫 및 그 제조방법
CN117497602B (zh) 一种分离栅沟槽型mosfet及其制备方法、芯片
CN116884832B (zh) 半导体器件及其制作方法
CN117577691B (zh) 一种具有终端结构的半导体器件及其制造方法
US7741693B1 (en) Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices
US20100090275A1 (en) Transistor structure having an active region and a dielectric platform region
CN113937149A (zh) 半导体功率器件的终端结构及其制造方法
CN116864394A (zh) Sgt mos器件的终端保护环结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination