JPH0831843A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JPH0831843A
JPH0831843A JP16393894A JP16393894A JPH0831843A JP H0831843 A JPH0831843 A JP H0831843A JP 16393894 A JP16393894 A JP 16393894A JP 16393894 A JP16393894 A JP 16393894A JP H0831843 A JPH0831843 A JP H0831843A
Authority
JP
Japan
Prior art keywords
diffusion layer
conductivity type
base diffusion
insulating film
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16393894A
Other languages
English (en)
Other versions
JP3537494B2 (ja
Inventor
Yasushi Kinoshita
靖史 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16393894A priority Critical patent/JP3537494B2/ja
Publication of JPH0831843A publication Critical patent/JPH0831843A/ja
Application granted granted Critical
Publication of JP3537494B2 publication Critical patent/JP3537494B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 電流増幅率のエミッタ面積依存性によるばら
つきを低減し、品質の均一な半導体装置を得る。 【構成】 コレクタ領域層１上に形成されたｐ型のベー
ス拡散層２と、ベース拡散層２内の上部に形成されたｎ
型のエミッタ拡散層３と、ベース拡散層２上に形成され
た層間絶縁膜１１と、層間絶縁膜１１上にエミッタ拡散
層３と接続するように形成されたエミッタ電極用の多結
晶シリコン膜１２とを備え、エミッタ開口部となる箇
所、すなわち層間絶縁膜１１の多結晶シリコン１２が積
層されている箇所が開口部の上部に至るほど開口径が大
きくなるような傾斜を有している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、バイポーラおよびＢ
ｉ−ＣＭＯＳトランジスタに係り、特にエミッタ電極が
多結晶シリコンから成る半導体装置および半導体装置の
製造方法に関するものである。
【０００２】
【従来の技術】図１２は従来の半導体装置を示す断面図
である。図において、１はＰ型の半導体基板（図示せ
ず）上に形成されたＮ型のコレクタ領域層、２はコレク
タ領域層１上に形成されたＰ型のベース拡散層で、真性
ベース拡散層２ａと外部ベース拡散層２ｂとから成る。
３は真性ベース拡散層２ａ内上部に形成されたＮ型のエ
ミッタ拡散層、４はベース拡散層２上にエミッタ拡散層
３に至るまでのエミッタ開口部５を有して形成された層
間絶縁膜、６はエミッタ開口部５を介してエミッタ拡散
層３上に形成されたエミッタ電極用の多結晶シリコン膜
である。
【０００３】次に上記のように構成された半導体装置の
製造方法について図１２および図１３に基づいて説明す
る。まず、半導体基板上にエピタキシャル成長によりコ
レクタ領域層１を形成し、このコレクタ領域層１にｐ型
の不純物イオンを注入して熱処理を行い真性ベース拡散
層２ａを形成する（図１３（ａ））。次に、真性ベース
拡散層２ａ上に層間絶縁膜４を積層させ、所望の領域に
真性ベース拡散層２ａに至るまでのエミッタ開口部５を
形成する（図１３（ｂ））。
【０００４】次に、層間絶縁膜４上に多結晶シリコン膜
を積層させレジスト７によりパターニングを行いエミッ
タ電極となる多結晶シリコン膜６を形成する（図１３
（ｃ））。次に、レジスト７をマスクとして真性ベース
拡散層２ａにｐ型の不純物イオン８を注入して仮設外部
ベース拡散層２ｃを形成する（図１３（ｄ））。次に、
レジスト７を除去し、層間絶縁膜４をマスクとして多結
晶シリコン膜６にｎ型の不純物イオン９を注入して仮設
エミッタ拡散層３ａを形成する（図１３（ｅ））。次
に、熱処理を行って外部ベース拡散層２ｂおよびエミッ
タ拡散層３を形成し、図１２に示すような半導体装置を
形成する。
【０００５】ところで、製造工程の諸条件から図１４に
示すようにエミッタ開口部５1の開口幅が図１２のエミ
ッタ開口部５の開口幅より小さく形成されることがあ
る。ここで図１２と図１４とを比較すると、エミッタ開
口部５、５1の中央部での多結晶シリコン膜６、６1の厚
みＴ、Ｔ1が異なり、又、図１５に示すような多結晶シ
リコン膜６のエミッタ開口部５の側壁近傍部分６ｂには
不純物イオンが注入されない（プラグ効果）という現象
が生じることから、図１２と図１４とでは不純物イオン
の注入されない部分の割合が異なっている。
【０００６】以上のことより、図１２と図１４とのエミ
ッタ拡散層３、３1の不純物の濃度が異なり、図１２と
図１４とでは、同一の真性ベース拡散層２ａの厚みに対
するエミッタ拡散層３、３1の厚みｔ、ｔ1（エミッタ面
積依存性）が異なり、電流増幅率ｈFEの異なるものがで
きることになる。
【０００７】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成され、電流増幅率ｈFEのエミッタ面積依
存性によるばらつきが生じるため、特性の等しい半導体
装置を製造することが難しいという問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので電流増幅率ｈFEのエミッタ面積依
存性によるばらつきを低減し、製造を容易に行うことが
できる半導体装置および半導体装置の製造方法を得るこ
とを目的とする。
【０００９】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、エミッタ開口部の側壁がエミッタ開口
部の上部に至るほど開口径が大きくなるような傾斜を有
しているものである。
【００１０】又、この発明の請求項２に係る半導体装置
は、半導体基板上に形成された第１導電型のコレクタ領
域層と、コレクタ領域層上に形成された第２導電型のベ
ース拡散層と、ベース拡散層上の所望の位置に形成され
た第１導電型のエミッタ拡散層と、ベース拡散層上にエ
ミッタ拡散層の上面と同一高さの上面を有するように形
成された層間絶縁膜と、エミッタ拡散層上に形成された
エミッタ電極用の多結晶シリコン膜とを備えたものであ
る。
【００１１】又、この発明の請求項３に係る半導体装置
の製造方法は、半導体基板上に第１導電型のコレクタ領
域層を形成し、コレクタ領域層に酸化膜および耐酸化性
膜を順次積層させパターニングを行い、耐酸化性膜をマ
スクとしてコレクタ領域層を酸化して層間絶縁膜を形成
し、耐酸化性膜を除去し層間絶縁膜をマスクとしてコレ
クタ領域層に第２導電型の不純物を導入しベース拡散層
としての真性ベース拡散層を形成する。そして、酸化膜
を除去し多結晶シリコン膜を積層させレジストによりパ
ターニングを行いレジストをマスクとしてコレクタ領域
層に第２導電型の不純物を導入しベース拡散層としての
外部ベース拡散層を形成し、レジストを除去し層間絶縁
膜をマスクとして第１導電型の不純物を導入しエミッタ
拡散層を形成するようにしたものである。
【００１２】又、この発明の請求項４に係る半導体装置
の製造方法は、半導体基板上に第１導電型のコレクタ領
域層を形成し、コレクタ領域層に第２導電型の不純物を
導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上に層間絶縁膜を形成し所望の領域に
真性ベース拡散層に至るまでのエミッタ開口部を形成
し、層間絶縁膜上にＣＶＤ絶縁膜を積層させ、異方性エ
ッチングによりエミッタ開口部の側壁に枠付絶縁膜を形
成する。そして、層間絶縁膜上に多結晶シリコン膜を積
層させレジストによりパターニングを行いレジストをマ
スクとしてコレクタ領域層に第２導電型の不純物を導入
しベース拡散層としての外部ベース拡散層を形成し、レ
ジストを除去し層間絶縁膜をマスクとして第１導電型の
不純物を導入しエミッタ拡散層を形成するようにしたも
のである。
【００１３】又、この発明の請求項５に係る半導体装置
の製造方法は、半導体基板上に第１導電型のコレクタ領
域層を形成し、コレクタ領域層に第２導電型の不純物を
導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上の所望の箇所にレジストを形成して
異方性エッチングを行い凸状に形成し、ベース拡散層上
にＣＶＤ絶縁膜から成る層間絶縁膜を積層し、この上部
にＳＯＧ膜を上面が平坦となるまで塗布し、エッチバッ
クによりベース拡散層の凸部の上面を露出させる。そし
て、層間絶縁膜上に多結晶シリコン膜を積層させレジス
トによりパターニングを行いレジストをマスクとしてコ
レクタ領域層に第２導電型の不純物を導入しベース拡散
層としての外部ベース拡散層を形成し、レジストを除去
し層間絶縁膜をマスクとして第１導電型の不純物を導入
しエミッタ拡散層を形成するようにしたものである。
【００１４】又、この発明の請求項６に係る半導体装置
の製造方法は、半導体基板上に第１導電型のコレクタ領
域層を形成し、コレクタ領域層に第２導電型の不純物を
導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上に層間絶縁膜を形成し所望の領域に
真性ベース拡散層に至るまでのエミッタ開口部を形成
し、エミッタ開口部内に選択エピタキシャル成長にて第
１導電型のエピタキシャル層を形成する。そして、層間
絶縁膜上に多結晶シリコン膜を積層させレジストにより
パターニングを行いレジストをマスクとしてコレクタ領
域層に第２導電型の不純物を導入しベース拡散層として
の外部ベース拡散層を形成し、レジストを除去し層間絶
縁膜をマスクとして第１導電型の不純物を導入しエミッ
タ拡散層を形成するようにしたものである。
【００１５】又、この発明の請求項７に係る半導体装置
の製造方法は、半導体基板上に第１導電型のコレクタ領
域層を形成し、コレクタ領域層上に多結晶シリコンを積
層させレジストによりパターニングを行う。そして、レ
ジストをマスクとしてコレクタ領域層に第２導電型の不
純物と酸素とを、第２導電型の不純物が酸素より深くま
で導入し、ベース拡散層としての外部ベース拡散層とこ
の上部に層間絶縁膜とを形成し、レジストを除去し層間
絶縁膜をマスクとして第２導電型の不純物と第１導電型
の不純物とを、第２導電型の不純物が第１導電型の不純
物より深くまで導入し、ベース拡散層としての真性拡散
層とこの上部にエミッタ拡散層とを形成するものであ
る。
【００１６】
【作用】この発明の請求項１における半導体装置のエミ
ッタ開口部の側壁部分はこの上部に形成される多結晶シ
リコン膜の厚みを低減することにより、エミッタ拡散層
への不純物の拡散が均等になされる。
【００１７】又、この発明の請求項２における半導体装
置のエミッタ拡散層はこの上部に形成される多結晶シリ
コン膜の厚みを均一にすることにより、この箇所への不
純物の拡散を均一にする。
【００１８】又、この発明の請求項３における半導体装
置の製造方法は、半導体基板上に第１導電型のコレクタ
領域層を形成し、コレクタ領域層に酸化膜および耐酸化
性膜を順次積層させパターニングを行い、耐酸化性膜を
マスクとしてコレクタ領域層を酸化して層間絶縁膜を形
成し、耐酸化性膜を除去し層間絶縁膜をマスクとしてコ
レクタ領域層に第２導電型の不純物を導入しベース拡散
層としての真性ベース拡散層を形成する。そして、酸化
膜を除去し多結晶シリコン膜を積層させレジストにより
パターニングを行いレジストをマスクとしてコレクタ領
域層に第２導電型の不純物を導入しベース拡散層として
の外部ベース拡散層を形成し、レジストを除去し層間絶
縁膜をマスクとして第１導電型の不純物を導入しエミッ
タ拡散層を形成するので、層間絶縁膜の多結晶シリコン
膜が積層されている箇所には上部に至るほど開口径が大
きくなるような傾斜を有したエミッタ開口部が形成され
ている。
【００１９】又、この発明の請求項４における半導体装
置の製造方法は、半導体基板上に第１導電型のコレクタ
領域層を形成し、コレクタ領域層に第２導電型の不純物
を導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上に層間絶縁膜を形成し所望の領域に
真性ベース拡散層に至るまでのエミッタ開口部を形成
し、層間絶縁膜上にＣＶＤ絶縁膜を積層させ、異方性エ
ッチングによりエミッタ開口部の側壁に枠付絶縁膜を形
成する。そして、層間絶縁膜上に多結晶シリコン膜を積
層させレジストによりパターニングを行いレジストをマ
スクとしてコレクタ領域層に第２導電型の不純物を導入
しベース拡散層としての外部ベース拡散層を形成し、レ
ジストを除去し層間絶縁膜をマスクとして第１導電型の
不純物を導入しエミッタ拡散層を形成するので、エミッ
タ開口部の側壁が枠付絶縁膜によりエミッタ開口部の上
部に至るほど開口径が大きくなるような傾斜に形成され
る。
【００２０】又、この発明の請求項５における半導体装
置の製造方法は、半導体基板上に第１導電型のコレクタ
領域層を形成し、コレクタ領域層に第２導電型の不純物
を導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上の所望の箇所にレジストを形成して
異方性エッチングを行い凸状に形成し、ベース拡散層上
にＣＶＤ絶縁膜から成る層間絶縁膜を積層し、この上部
にＳＯＧ膜を上面が平坦となるまで塗布し、エッチバッ
クによりベース拡散層の凸部の上面を露出させる。そし
て、層間絶縁膜上に多結晶シリコン膜を積層させレジス
トによりパターニングを行いレジストをマスクとしてコ
レクタ領域層に第２導電型の不純物を導入しベース拡散
層としての外部ベース拡散層を形成し、レジストを除去
し層間絶縁膜をマスクとして第１導電型の不純物を導入
しエミッタ拡散層を形成するので、エミッタ拡散層の上
面と層間絶縁膜の上面とは同一高さを有するように形成
される。
【００２１】又、この発明の請求項６における半導体装
置の製造方法は、半導体基板上に第１導電型のコレクタ
領域層を形成し、コレクタ領域層に第２導電型の不純物
を導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上に層間絶縁膜を形成し所望の領域に
真性ベース拡散層に至るまでのエミッタ開口部を形成
し、エミッタ開口部内に選択エピタキシャル成長にて第
１導電型のエピタキシャル層を形成する。そして、層間
絶縁膜上に多結晶シリコン膜を積層させレジストにより
パターニングを行いレジストをマスクとしてコレクタ領
域層に第２導電型の不純物を導入しベース拡散層として
の外部ベース拡散層を形成し、レジストを除去し層間絶
縁膜をマスクとして第１導電型の不純物を導入しエミッ
タ拡散層を形成するので、エミッタ拡散層の上面と層間
絶縁膜の上面とは同一高さを有するように形成される。
【００２２】又、この発明の請求項７における半導体装
置の製造方法は、半導体基板上に第１導電型のコレクタ
領域層を形成し、コレクタ領域層上に多結晶シリコンを
積層させレジストによりパターニングを行う。そして、
レジストをマスクとしてコレクタ領域層に第２導電型の
不純物と酸素とを、第２導電型の不純物が酸素より深く
まで導入し、ベース拡散層としての外部ベース拡散層と
この上部に層間絶縁膜とを形成し、レジストを除去し層
間絶縁膜をマスクとして第２導電型の不純物と第１導電
型の不純物とを、第２導電型の不純物が第１導電型の不
純物より深くまで導入し、ベース拡散層としての真性拡
散層とこの上部にエミッタ拡散層とを形成するので、エ
ミッタ拡散層の上面と層間絶縁膜の上面とは同一高さを
有するように形成される。
【００２３】
【実施例】
実施例１．以下、この発明の実施例を図について説明す
る。図１はこの発明の実施例１における半導体装置の構
成を示す断面図である。図において、従来の場合と同様
の部分は同一符号を付して説明を省略する。１０は真性
ベース拡散層２ａ上に形成されたエミッタ拡散層、１１
はベース拡散層２上に積層された層間絶縁膜、１２はエ
ミッタ拡散層１０上に形成されたエミッタ電極用の多結
晶シリコン膜で、層間絶縁膜１１は多結晶シリコン膜１
２が積層されている箇所に、上部に至るほど開口径が大
きくなる傾斜を有している。
【００２４】次に上記のように構成された半導体装置の
製造方法について図１ないし図３に基づいて説明する。
まず、半導体基板（図示せず）上にエピタキシャル成長
にてコレクタ領域層１を形成し、この上面に熱酸化膜１
３および耐酸化性膜としての窒化膜１４を順次積層させ
パターニングを行う（図２（ａ））。次に、窒化膜１４
をマスクとしてコレクタ領域層１の酸化を行い熱酸化膜
から成る層間絶縁膜１１を形成する。この際、層間絶縁
膜１１の熱酸化膜１３と接する端部は熱酸化膜１３に向
かうほど薄く成るように形成される（図２（ｂ））。
【００２５】次に、窒化膜１４を除去し、層間絶縁膜１
１をマスクとしてｐ型の不純物イオン１５をコレクタ領
域層１に注入して仮設真性ベース拡散層２ｄを形成する
（図２（ｃ））。次に、熱処理を行い真性ベース拡散層
２ａを形成し、熱酸化膜１３を除去した後、層間絶縁膜
１１上に多結晶シリコン膜を積層させレジスト７により
パターニングを行いエミッタ電極用の多結晶シリコン膜
１２を形成する。そして、レジスト７をマスクとしてコ
レクタ領域層１にｐ型の不純物イオン８を注入して仮設
外部ベース拡散層２ｃを形成する（図３（ａ））。
【００２６】次に、レジスト７を除去し、層間絶縁膜１
１をマスクとして多結晶シリコン膜１２にｎ型の不純物
イオン９を注入して仮設エミッタ拡散層１０ａを形成す
る（図３（ｂ））。次に、熱処理を行って外部ベース拡
散層２ｂおよびエミッタ拡散層１０を形成し、図１に示
すような半導体装置を形成する。
【００２７】上記のように構成された実施例１の半導体
装置のエミッタ開口部となる箇所、すなわち層間絶縁膜
１１の多結晶シリコン膜１２が積層されている箇所が、
上部に至るほど開口径が大きくなるような傾斜を有して
いるので、その上部に形成される多結晶シリコン膜１２
の厚みを従来の場合より均一にすることができ、延いて
は多結晶シリコン膜１２の表面積を増加させることがで
きる。よって、この箇所での不純物イオン９の多結晶シ
リコン膜１２への注入量を均等にすることができ、又、
エミッタ開口側壁の傾斜によりプラグ効果が減少するた
めエミッタ拡散層１０の拡散濃度のエミッタ開口部の開
口幅による差が低減され、延いては電流増幅率ｈFEのエ
ミッタ面積依存性によるばらつきを低減することとなる
ので、均一な品質の半導体装置を製造することが容易と
なる。
【００２８】実施例２．図４はこの発明の実施例２にお
ける半導体装置の構成を示す断面図である。図におい
て、上記実施例１と同様の部分は同一符号を付して説明
を省略する。１６は真性ベース拡散層２ａの上部に形成
されたエミッタ拡散層、１７はエミッタ拡散層１６に向
かって順次層が厚くなるようにエミッタ開口部５の側壁
に形成された絶縁膜、５ａはこの絶縁膜１７により形成
されたエミッタ開口部、１８はこのエミッタ開口部５ａ
を介して形成されたエミッタ電極用の多結晶シリコン膜
である。
【００２９】次に上記のように構成された実施例２の半
導体装置の製造方法について図４および図５にもとづい
て説明する。まず、従来の場合と同様の工程を経て層間
絶縁膜４にエミッタ開口部５を形成して、全面に例えば
ＣＶＤ絶縁膜を積層して、異方性エッチングを行いエミ
ッタ開口部５の側壁に絶縁膜１７を形成して、側壁が上
部に至るほど開口径が大きくなるような傾斜を有してい
るエミッタ開口部５ａが形成される（図５（ａ））。
【００３０】次に、層間絶縁膜４上に多結晶シリコン膜
を積層させレジスト７によりパターニングを行いエミッ
タ電極用の多結晶シリコン膜１８を形成する（図５
（ｂ））。次に、レジスト７をマスクとして真性ベース
拡散層２ａにｐ型の不純物イオン８を注入して仮設外部
ベース拡散層２ｃを形成する（図５（ｃ））。次に、レ
ジスト７を除去し、層間絶縁膜４をマスクとして多結晶
シリコン膜１８にｎ型の不純物イオン９を注入して仮設
エミッタ拡散層１６ａを形成する（図５（ｄ））。次
に、熱処理を行って外部ベース拡散層２ｂおよびエミッ
タ拡散層１６を形成する（図４）。
【００３１】上記のように構成された実施例２の半導体
装置のエミッタ開口部５ａは、上部に至るほど開口径が
大きくなるような傾斜を有しているので、上記実施例１
と同様の効果を奏することができる。
【００３２】実施例３．図６はこの発明の実施例３にお
ける半導体装置の構成を示す断面図である。図におい
て、上記各実施例と同様の部分は同一符号を付して説明
を省略する。１９は真性ベース拡散層２ａ上に形成され
たエミッタ拡散層、２０はこのエミッタ拡散層１９の上
面と同一高さの上面を有するように形成された層間絶縁
膜、２１はエミッタ拡散層１９上に形成されたエミッタ
電極用の多結晶シリコン膜である。
【００３３】次に上記のように構成された実施例３の半
導体装置の製造方法について図６および図７に基づいて
説明する。まず、従来の場合と同様にコレクタ領域層１
および真性ベース拡散層２ａを形成し、この真性ベース
拡散層２ａ上の所望の位置にレジスト２２を形成してパ
ターニングを行い、真性ベース拡散層２ａの異方性エッ
チングを行い凸状に形成する（図７（ａ））。次に、レ
ジスト２２を取り除き、凸状の真性ベース拡散層２ａ上
にＣＶＤ絶縁膜２０ａを積層させ、この上部にＳＯＧ膜
２３を上面が平坦になるまで塗布する（図７（ｂ））。
【００３４】次に、真性ベース拡散層２ａの凸部の上面
が露出するまでエッチバックを行い、真性ベース拡散層
２ａの凸部の上面と同一高さを有する層間絶縁膜２０を
形成する。次に、層間絶縁膜２０上に多結晶シリコン膜
を積層させレジスト７によりパターニングを行いエミッ
タ電極用の多結晶シリコン膜２１を形成する。次に、レ
ジスト７をマスクとして真性ベース拡散層２ａにｐ型の
不純物イオン８を注入して仮設外部ベース拡散層２ｃを
形成する（図７（ｃ））。次に、レジスト７を除去し、
層間絶縁膜２０をマスクとして多結晶シリコン膜２１に
ｎ型の不純物イオン９を注入して仮設エミッタ拡散層１
９ａを形成する（図７（ｄ））。次に、熱処理を行って
外部ベース拡散層２ｂおよびエミッタ拡散層１９を形成
し、図６に示すような半導体装置を形成する。
【００３５】上記のように構成された実施例３の半導体
装置はエミッタ拡散層１９の上面と同一高さの上面を有
するような層間絶縁膜２０を形成するようにしたので、
この上の多結晶シリコン膜２１を一定の厚みに形成する
ことができる。よって、不純物イオン９の多結晶シリコ
ン膜２１への注入量を均一にすることができるため、エ
ミッタ拡散層１９の拡散濃度のエミッタ拡散層１９の幅
による差が生じにくくなり、延いては電流増幅率ｈFEの
エミッタ面積依存性によるばらつきはほとんど生じなく
なるので、均一な品質の半導体装置の製造が容易とな
る。
【００３６】実施例４．図８はこの発明の実施例４にお
ける半導体装置の構成を示す断面図である。図におい
て、上記各実施例と同様の部分は同一符号を付して説明
を省略する。２４は真性ベース拡散層２ａ上の後述する
エミッタ開口部内に形成されたエミッタ拡散層、２５は
このエミッタ拡散層２４の上面と同一高さの上面を有す
るように形成された層間絶縁膜で、真性ベース拡散層２
ａ上に至るまでのエミッタ開口部２６を有している。２
７はエミッタ拡散層２４上に形成されたエミッタ電極用
の多結晶シリコン膜である。
【００３７】次に上記のように構成された実施例４にお
ける半導体装置の製造方法について図８および図９にも
とづいて説明する。まず、上記実施例２と同様の工程を
経て層間絶縁膜２５にエミッタ開口部２６を形成する
（図９（ａ））。次に、低温で層間絶縁膜２５の表面で
のＳｉ核成長の抑制を行うためのＨＣｌガスを導入した
条件で選択エピタキシャル成長を行い、エミッタ開口部
２６内にｎ型のエピタキシャル層２８を形成する（図９
（ｂ））。
【００３８】次に、層間絶縁膜２５上に多結晶シリコン
膜を積層させレジスト７によりパターニングを行いエミ
ッタ電極用の多結晶シリコン膜２７を形成する。次に、
レジスト７をマスクとして真性ベース拡散層２ａにｐ型
の不純物イオン８を注入して仮設外部ベース拡散層２ｃ
を形成する（図９（ｃ））。次に、レジスト７を除去
し、層間絶縁膜２５をマスクとして多結晶シリコン膜２
６にｎ型の不純物イオン９を注入して仮設エミッタ拡散
層２４ａを形成する（図９（ｄ））。次に、熱処理を行
って不純物を拡散させて外部ベース拡散層２ｂおよびエ
ミッタ拡散層２４を形成し、図８に示すような半導体装
置を形成する。
【００３９】上記のように構成された実施例４の半導体
装置はエミッタ拡散層２４の上面と同一高さの上面を有
するような層間絶縁膜２５が形成され、この上の多結晶
シリコン膜２７を一定の厚みに形成することができる。
よって、上記実施例３と同様の効果を奏することができ
る。
【００４０】実施例５．図１０はこの発明の実施例５に
おける半導体装置の構成を示す断面図である。図におい
て、上記各実施例と同様の部分は同一符号を付して説明
を省略する。２９は真性ベース拡散層２ａ上に形成され
たエミッタ拡散層、３０はこのエミッタ拡散層２９の上
面と同一高さの上面を有するように形成された層間絶縁
膜、３１はエミッタ拡散層２９上に形成されたエミッタ
電極用の多結晶シリコン膜である。
【００４１】次に上記のように構成された実施例５にお
ける半導体装置の製造方法について図１０および図１１
に基づいて説明する。まず、コレクタ領域層１上に多結
晶シリコン膜を積層させレジスト７によりパターニング
を行い所望の箇所にエミッタ電極用の多結晶シリコン膜
３１を形成する（図１１（ａ））。次に、レジスト７を
マスクとしてコレクタ領域層１にｐ型の不純物イオン８
および酸素イオン３２を順次注入し、仮設外部ベース拡
散層２ｃおよび仮設層間絶縁膜３０ａを形成する。この
際、不純物イオン８が酸素イオン３２より深くまで導入
されるようにする（図１１（ｂ））。
【００４２】次に、レジスト７を除去し、例えば１００
０℃以上の熱処理を行い外部ベース拡散層２ｂおよび層
間絶縁膜３０を形成する（図１１（ｃ））。次に、層間
絶縁膜３０とマスクとして多結晶シリコン膜３１にｐ型
の不純物イオン１５およびｎ型の不純物イオン９を順次
注入し、仮設真性ベース拡散層２ｄおよび仮設エミッタ
拡散層２９ａを形成する（図１１（ｄ））。次に、熱処
理を行い拡散係数の差より真性ベース拡散層２ａがエミ
ッタ拡散層２９より深い位置に形成される（図１０）。
【００４３】上記のように構成された実施例５の半導体
装置はエミッタ拡散層２９の上面と同一高さの上面を有
するような層間絶縁膜３０が形成され、この上の多結晶
シリコン膜３１を一定の厚みに形成することができる。
よって、上記各実施例と同様の効果を奏することができ
る。尚、上記各実施例ではＮＰＮトランジスタ型につい
て説明したがＰＮＰトランジスタ型も同様に形成できる
ことは言うまでもない。
【００４４】
【発明の効果】以上のように、この発明の請求項１によ
れば、エミッタ開口部の側壁がエミッタ開口部の上部に
至るほど開口径が大きくなるような傾斜を有しているの
で、エミッタ拡散層内の不純物の拡散が従来より均等に
行われ、電流増幅率ｈFEのエミッタ面積依存性によるば
らつきを低減して、品質の均一な半導体装置を得ること
ができる。
【００４５】又、この発明の請求項２によれば、半導体
基板上に形成された第１導電型のコレクタ領域層と、コ
レクタ領域層上に形成された第２導電型のベース拡散層
と、ベース拡散層上の所望の位置に形成された第１導電
型のエミッタ拡散層と、ベース拡散層上にエミッタ拡散
層の上面と同一高さの上面を有するように形成された層
間絶縁膜と、エミッタ拡散層上に形成されたエミッタ電
極用の多結晶シリコン膜とを備えるので、エミッタ拡散
層内の不純物の分布が均一となり、電流増幅率ｈFEのエ
ミッタ面積依存性によるばらつきをより一層低減し、品
質の均一な半導体装置を得ることができる。
【００４６】又、この発明の請求項３によれば、半導体
基板上に第１導電型のコレクタ領域層を形成し、コレク
タ領域層に酸化膜および耐酸化性膜を順次積層させパタ
ーニングを行い、耐酸化性膜をマスクとしてコレクタ領
域層を酸化して層間絶縁膜を形成し、耐酸化性膜を除去
し層間絶縁膜をマスクとしてコレクタ領域層に第２導電
型の不純物を導入しベース拡散層としての真性ベース拡
散層を形成する。そして、酸化膜を除去し多結晶シリコ
ン膜を積層させレジストによりパターニングを行いレジ
ストをマスクとしてコレクタ領域層に第２導電型の不純
物を導入しベース拡散層としての外部ベース拡散層を形
成し、レジストを除去し層間絶縁膜をマスクとして第１
導電型の不純物を導入しエミッタ拡散層を形成するよう
にしたので、エミッタ拡散層の上に形成される多結晶シ
リコン膜の厚みを均一とし、表面積を増加することによ
り、エミッタ拡散層内の不純物を均等にさせることがで
きる半導体装置の製造方法を得ることができる。
【００４７】又、この発明の請求項４によれば、半導体
基板上に第１導電型のコレクタ領域層を形成し、コレク
タ領域層に第２導電型の不純物を導入しベース拡散層と
しての真性ベース拡散層を形成し、ベース拡散層上に層
間絶縁膜を形成し所望の領域に真性ベース拡散層に至る
までのエミッタ開口部を形成し、層間絶縁膜上にＣＶＤ
絶縁膜を積層させ、異方性エッチングによりエミッタ開
口部の側壁に枠付絶縁膜を形成する。そして、層間絶縁
膜上に多結晶シリコン膜を積層させレジストによりパタ
ーニングを行いレジストをマスクとしてコレクタ領域層
に第２導電型の不純物を導入しベース拡散層としての外
部ベース拡散層を形成し、レジストを除去し層間絶縁膜
をマスクとして第１導電型の不純物を導入しエミッタ拡
散層を形成するようにしたので、エミッタ拡散層の上に
形成される多結晶シリコン膜の厚みを均一とし、表面積
を増加することにより、エミッタ拡散層内の不純物を均
等にさせることができる半導体装置の製造方法を得るこ
とができる。
【００４８】又、この発明の請求項５によれば、半導体
基板上に第１導電型のコレクタ領域層を形成し、コレク
タ領域層に第２導電型の不純物を導入しベース拡散層と
しての真性ベース拡散層を形成し、ベース拡散層上の所
望の箇所にレジストを形成して異方性エッチングを行い
凸状に形成し、ベース拡散層上にＣＶＤ絶縁膜から成る
層間絶縁膜を積層し、この上部にＳＯＧ膜を上面が平坦
となるまで塗布し、エッチバックによりベース拡散層の
凸部の上面を露出させる。そして、層間絶縁膜上に多結
晶シリコン膜を積層させレジストによりパターニングを
行いレジストをマスクとしてコレクタ領域層に第２導電
型の不純物を導入しベース拡散層としての外部ベース拡
散層を形成し、レジストを除去し層間絶縁膜をマスクと
して第１導電型の不純物を導入しエミッタ拡散層を形成
するようにしたので、エミッタ拡散層の上に形成される
多結晶シリコン膜の厚みを一定にし、エミッタ拡散層内
の不純物の分布を均一に導入することができる半導体装
置の製造方法を得ることができる。
【００４９】又、この発明の請求粉６によれば、半導体
基板上に第１導電型のコレクタ領域層を形成し、コレク
タ領域層に第２導電型の不純物を導入しベース拡散層と
しての真性ベース拡散層を形成し、ベース拡散層上に層
間絶縁膜を形成し所望の領域に真性ベース拡散層に至る
までのエミッタ開口部を形成し、エミッタ開口部内に選
択エピタキシャル成長にて第１導電型のエピタキシャル
層を形成する。そして、層間絶縁膜上に多結晶シリコン
膜を積層させレジストによりパターニングを行いレジス
トをマスクとしてコレクタ領域層に第２導電型の不純物
を導入しベース拡散層としての外部ベース拡散層を形成
し、レジストを除去し層間絶縁膜をマスクとして第１導
電型の不純物を導入しエミッタ拡散層を形成するように
したので、エミッタ拡散層の上に形成される多結晶シリ
コン膜の厚みを一定にし、エミッタ拡散層内の不純物の
分布を均一に導入することができる半導体装置の製造方
法を得ることができる。
【００５０】又、この発明の請求項７によれば、半導体
基板上に第１導電型のコレクタ領域層を形成し、コレク
タ領域層上に多結晶シリコンを積層させレジストにより
パターニングを行う。そして、レジストをマスクとして
コレクタ領域層に第２導電型の不純物と酸素とを、第２
導電型の不純物が酸素より深くまで導入し、ベース拡散
層としての外部ベース拡散層とこの上部に層間絶縁膜と
を形成し、レジストを除去し層間絶縁膜をマスクとして
第２導電型の不純物と第１導電型の不純物とを、第２導
電型の不純物が第１導電型の不純物より深くまで導入
し、ベース拡散層としての真性拡散層とこの上部にエミ
ッタ拡散層とを形成するようにしたので、エミッタ拡散
層の上に形成される多結晶シリコン膜の厚みを一定に
し、エミッタ拡散層内の不純物の分布を均一に導入する
ことができる半導体装置の製造方法を得ることができ
る。
【図面の簡単な説明】
【図１】 この発明の実施例における半導体装置の構成
を示す断面図である。
【図２】 図１に示す半導体装置の製造方法の一工程を
示す断面図である。
【図３】 図１に示す半導体装置の製造方法の一工程を
示す断面図である。
【図４】 この発明の実施例２における半導体装置の構
成を示す断面図である。
【図５】 図４に示す半導体装置の製造方法を示す断面
図である。
【図６】 この発明の実施例３における半導体装置の構
成を示す断面図である。
【図７】 図６に示す半導体装置の製造方法を示す断面
図である。
【図８】 この発明の実施例４における半導体装置の構
成を示す断面図である。
【図９】 図８に示す半導体装置の製造方法を示す断面
図である。
【図１０】 この発明の実施例５における半導体装置の
構成を示す断面図である。
【図１１】 図１０に示す半導体装置の製造方法を示す
断面図である。
【図１２】 従来の半導体装置の構成を示す断面図であ
る。
【図１３】 図１２に示す半導体装置の製造方法を示す
断面図である。
【図１４】 従来の半導体装置の他の例の構成を示す断
面図である。
【図１５】 不純物のイオン注入時における現象を説明
するための断面図である。
【符号の説明】
１ コレクタ領域層、２ ベース拡散層、２ａ 真性ベ
ース拡散層、２ｂ 外部ベース拡散層、４，１１，２
０，２５，３０ 層間絶縁膜、７ レジスト、１０，１
６，１９，２４，２９ エミッタ拡散層、１２，１８，
２１，２７，３１ 多結晶シリコン膜、１３ 熱酸化
膜、１４ 窒化膜、１９ 枠付絶縁膜、２２ レジス
ト、２３ ＳＯＧ膜、２８ エピタキシャル層、３２
酸素イオン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された第１導電型の
    コレクタ領域層と、上記コレクタ領域層上に形成された
    第２導電型のベース拡散層と、上記ベース拡散層内の上
    部に形成された第１導電型のエミッタ拡散層と、上記ベ
    ース拡散層上に上記エミッタ拡散層に至るまでのエミッ
    タ開口部を有して形成された層間絶縁膜と、上記層間絶
    縁膜のエミッタ開口部を介して形成されたエミッタ電極
    用の多結晶シリコン膜とを備えた半導体装置において、
    上記エミッタ開口部の側壁が上記エミッタ開口部の上部
    に至るほど開口径が大きくなるような傾斜を有している
    ことを特徴とする半導体装置。
  2. 【請求項２】 半導体基板上に形成された第１導電型の
    コレクタ領域層と、上記コレクタ領域層上に形成された
    第２導電型のベース拡散層と、上記ベース拡散層上の所
    望の位置に形成された第１導電型のエミッタ拡散層と、
    上記ベース拡散層上に上記エミッタ拡散層の上面と同一
    高さの上面を有するように形成された層間絶縁膜と、上
    記エミッタ拡散層上に形成されたエミッタ電極用の多結
    晶シリコン膜とを備えたことを特徴とする半導体装置。
  3. 【請求項３】 半導体基板上に第１導電型のコレクタ領
    域層を形成する工程と、上記コレクタ領域層に酸化膜お
    よび耐酸化性膜を順次積層させパターニングを行い、上
    記耐酸化性膜をマスクとして上記コレクタ領域層を酸化
    して層間絶縁膜を形成する工程と、上記耐酸化性膜を除
    去し上記層間絶縁膜をマスクとして上記コレクタ領域層
    に第２導電型の不純物を導入しベース拡散層としての真
    性ベース拡散層を形成する工程と、上記酸化膜を除去し
    多結晶シリコン膜を積層させレジストによりパターニン
    グを行い上記レジストをマスクとして上記コレクタ領域
    層に上記第２導電型の不純物を導入し上記ベース拡散層
    としての外部ベース拡散層を形成する工程と、上記レジ
    ストを除去し上記層間絶縁膜をマスクとして第１導電型
    の不純物を導入しエミッタ拡散層を形成する工程とを備
    えたことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 半導体基板上に第１導電型のコレクタ領
    域層を形成する工程と、上記コレクタ領域層に第２導電
    型の不純物を導入しベース拡散層としての真性ベース拡
    散層を形成する工程と、上記ベース拡散層上に層間絶縁
    膜を形成し所望の領域に上記真性ベース拡散層に至るま
    でのエミッタ開口部を形成する工程と、上記層間絶縁膜
    上にＣＶＤ絶縁膜を積層させ、異方性エッチングにより
    上記エミッタ開口部の側壁に枠付絶縁膜を形成する工程
    と、上記層間絶縁膜上に多結晶シリコン膜を積層させレ
    ジストによりパターニングを行い上記レジストをマスク
    として上記コレクタ領域層に上記第２導電型の不純物を
    導入し上記ベース拡散層としての外部ベース拡散層を形
    成する工程と、上記レジストを除去し上記層間絶縁膜を
    マスクとして第１導電型の不純物を導入しエミッタ拡散
    層を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  5. 【請求項５】 半導体基板上に第１導電型のコレクタ領
    域層を形成する工程と、上記コレクタ領域層に第２導電
    型の不純物を導入しベース拡散層としての真性ベース拡
    散層を形成する工程と、上記ベース拡散層上の所望の箇
    所にレジストを形成して異方性エッチングを行い凸状に
    形成する工程と、上記ベース拡散層上にＣＶＤ絶縁膜か
    ら成る層間絶縁膜を積層し、この上部にＳＯＧ膜を上面
    が平坦となるまで塗布し、エッチバックにより上記ベー
    ス拡散層の凸部の上面を露出させる工程と、上記層間絶
    縁膜上に多結晶シリコン膜を積層させレジストによりパ
    ターニングを行い上記レジストをマスクとして上記コレ
    クタ領域層に上記第２導電型の不純物を導入し上記ベー
    ス拡散層としての外部ベース拡散層を形成する工程と、
    上記レジストを除去し上記層間絶縁膜をマスクとして第
    １導電型の不純物を導入しエミッタ拡散層を形成する工
    程とを備えたことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 半導体基板上に第１導電型のコレクタ領
    域層を形成する工程と、上記コレクタ領域層に第２導電
    型の不純物を導入しベース拡散層としての真性ベース拡
    散層を形成する工程と、上記ベース拡散層上に層間絶縁
    膜を形成し所望の領域に上記真性ベース拡散層に至るま
    でのエミッタ開口部を形成する工程と、上記エミッタ開
    口部内に選択エピタキシャル成長にて第１導電型のエピ
    タキシャル層を形成する工程と、上記層間絶縁膜上に多
    結晶シリコン膜を積層させレジストによりパターニング
    を行い上記レジストをマスクとして上記コレクタ領域層
    に上記第２導電型の不純物を導入し上記ベース拡散層と
    しての外部ベース拡散層を形成する工程と、上記レジス
    トを除去し上記層間絶縁膜をマスクとして第１導電型の
    不純物を導入しエミッタ拡散層を形成する工程とを備え
    たことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 半導体基板上に第１導電型のコレクタ領
    域層を形成する工程と、上記コレクタ領域層上に多結晶
    シリコンを積層させレジストによりパターニングを行う
    工程と、上記レジストをマスクとして上記コレクタ領域
    層に第２導電型の不純物と酸素とを、上記第２導電型の
    不純物が上記酸素より深くまで導入し、ベース拡散層と
    しての外部ベース拡散層とこの上部に層間絶縁膜とを形
    成する工程と、上記レジストを除去し上記層間絶縁膜を
    マスクとして第２導電型の不純物と第１導電型の不純物
    とを、上記第２導電型の不純物が上記第１導電型の不純
    物より深くまで導入し、ベース拡散層としての真性拡散
    層とこの上部にエミッタ拡散層とを形成する工程とを備
    えたことを特徴とする半導体装置の製造方法。
JP16393894A 1994-07-15 1994-07-15 半導体装置および半導体装置の製造方法 Expired - Fee Related JP3537494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16393894A JP3537494B2 (ja) 1994-07-15 1994-07-15 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16393894A JP3537494B2 (ja) 1994-07-15 1994-07-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0831843A true JPH0831843A (ja) 1996-02-02
JP3537494B2 JP3537494B2 (ja) 2004-06-14

Family

ID=15783681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16393894A Expired - Fee Related JP3537494B2 (ja) 1994-07-15 1994-07-15 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3537494B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344678B1 (en) 1999-09-09 2002-02-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344678B1 (en) 1999-09-09 2002-02-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising transistor

Also Published As

Publication number Publication date
JP3537494B2 (ja) 2004-06-14

Similar Documents

Publication Publication Date Title
JPH11289006A (ja) 集積回路にトレンチアイソレ―ションを形成する方法
KR20010021740A (ko) 무선 주파수에서 사용되는 집적 회로 소자를 제조하는 방법
JPS6226590B2 (ja)
KR100346010B1 (ko) 베이스 폭의 변화를 억제하기 위한 바이폴라 트랜지스터를형성하는 방법
JP2501806B2 (ja) 壁スペ−サを有するバイポ−ラ半導体装置の製造方法
EP1187193A2 (en) Semiconductor integrated circuit device and method of manufacturing the same
US7042064B2 (en) Integrated circuit with a MOS capacitor
JPH0831843A (ja) 半導体装置および半導体装置の製造方法
JPH1145890A (ja) 半導体装置の製造方法
JPH09186170A (ja) バイポーラトランジスターの製造方法
JPH10135453A (ja) 半導体装置及びその製造方法
JPH0812866B2 (ja) バイポーラ型半導体装置
JPH0778833A (ja) バイポーラトランジスタとその製造方法
JP2004022720A (ja) 半導体装置
JP3317289B2 (ja) 半導体装置の製造方法
JP2836393B2 (ja) 半導体装置およびその製造方法
KR930000294B1 (ko) 고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법
JPH06505127A (ja) バイポーラトランジスタ構造及びその製造方法
JP2557840B2 (ja) 半導体装置の製造法
TW423079B (en) A process for manufacturing ic-components to be used at radio frequencies
JP2812298B2 (ja) バイポーラトランジスタの製造方法
JP5238941B2 (ja) 半導体装置の製造方法
JP2002016081A (ja) 半導体装置の製造方法
JPH1154743A (ja) 半導体装置及びその製造方法
JPH10335343A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Effective date: 20040317

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080326

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090326

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees