JPH09186170A - バイポーラトランジスターの製造方法 - Google Patents

バイポーラトランジスターの製造方法

Info

Publication number
JPH09186170A
JPH09186170A JP8306215A JP30621596A JPH09186170A JP H09186170 A JPH09186170 A JP H09186170A JP 8306215 A JP8306215 A JP 8306215A JP 30621596 A JP30621596 A JP 30621596A JP H09186170 A JPH09186170 A JP H09186170A
Authority
JP
Japan
Prior art keywords
material layer
layer
oxide film
etching
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8306215A
Other languages
English (en)
Inventor
Kishaku Den
喜 錫 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09186170A publication Critical patent/JPH09186170A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 リンクアップ領域と真性ベース領域のイオン
注入が独立的に行なわれることにある。 【解決手段】 第１の導電型の半導体基板１上に第２の
導電型の埋めこみ層２およびエピタキシャル層３を順次
に形成してから、前記エピタキシャル層３上に第１の導
電型の第１のポリシリコン層４および第１の酸化膜５を
順次に形成する。そして、フォトエッチング工程によっ
て前記第１の酸化膜５および第１のポリシリコン層４を
パターニングして窓を形成し、その結果物上に第２の酸
化膜６、第１の物質層７および第２の物質層８を順次に
積層する。また、前記第２の物質層８上に第３の物質層
を沈積させ、これを異方性エッチングして第１の側壁ス
ペーサ９を形成する。第１の側壁スペーサ９をマスクと
して露出された前記第２の物質層８を酸化させてから、
前記第１の側壁スペーサ９を除去した後、第２の物質層
８が酸化された部分をエッチングマスクとして用いて第
２の物質層８の酸化されなかった部分と第１の物質層７
とを選択的にエッチングすることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にリンクアップ（ｌｉｎｋｕｐ）領域と真
性ベース（ｉｎｔｒｉｎｓｉｃ ｂａｓｅ）領域のイオ
ン注入が独立的に行なわれることができるバイポーラト
ランジスターの製造方法に関する。
【０００２】
【従来の技術】バイポーラ素子において、酸化膜の素子
分離はバイポーラ素子のサイズを減少させることができ
るが、素子内のコンタクト間の距離は減少させることが
できない。即ち、マスクのミスアライメントエラーを考
慮して素子分離の境界内に比較的大きな非活性素子領域
が求められる。この非活性素子領域は使用できるシリコ
ン領域を消費するばかりではなく、寄生抵抗および寄生
キャパシタンスを誘発してトランジスターの性能を劣化
させる。このような非活性素子の領域の面積を効果的に
減少させることができる方法が二重−ポリシリコン自己
整合構造（ｄｏｕｂｌｅ−ｐｏｌｙｓｉｌｉｃｏｎ ｓ
ｅｌｆ−ａｌｉｇｎｅｄ ｓｔｒｕｃｔｕｒｅ）を使用
するものである。
【０００３】前記二重−ポリシリコン自己整合構造によ
ると、エミッタがベースに自己整合されて形成される。
即ち、ベース電極として使用されるｐ+型にドープされ
た第１のポリシリコンおよびエミッタ領域に接触される
ｎ+型にドープされた第２のポリシリコンを形成し、前
記第１および第２のポリシリコンからそれぞれ外方拡散
法（ｏｕｔ ｄｉｆｆｕｓｉｏｎ）によってエミッタと
不純物ベース（ｅｘｔｒｉｎｓｉｃ ｂａｓｅ）とが設
けられる。前記不純物ベース領域に接触される真性ベー
ス領域はイオン注入を通して設けられる。
【０００４】ここで、前記不純物ベース領域と真性ベー
ス領域とを連結する部分をリンクアップまたは移植−ベ
ース領域と称するが、この領域がバイポーラ素子の特性
に決定的に作用する。ベース領域のエッジとエミッタコ
ンタクト間の距離はｐ+型ポリシリコンの垂直側壁上に
成長した酸化膜の側壁スペーサの厚さによって決めら
れ、前記二つのベース領域（不純物および真性ベース領
域）間のオーバーラップ程度は前記スペーサの厚さとｐ
+型ポリシリコンからの横方向の拡散程度に依存する。
したがって、高い歩留りを有する自己整合構造を製造す
るためには、前記の二つの要素の制御が大変重要であ
る。
【０００５】前記リンクアップ領域において前記真性ベ
ースと不純物ベース間のオーバーラップが過大になる
と、エミッタ−ベース接合破壊電圧ＢＶEBO、共通−エ
ミッタ電流の利得βおよび単一−利得周波数ｆT等が減
少される。反面、前記二つのベース間のスペースが過大
であると、ベース直列抵抗ＲBの増加と周辺パンチスル
ー電圧が低下する。
【０００６】このように問題点を解決するためには、酸
化膜の側壁スペースの厚さを適切に選択して上述の素子
の特性をトレードオフ（ｔｒａｄｅ ｏｆｆ）すると
か、またはリンクアップ領域を他の方法によって形成し
なければならない。このような従来の方法を図５（Ａ）
から図６を参照して説明する。
【０００７】図５（Ａ）を参照すると、シリコン基板上
にｎ+型埋めこみ層１００を形成してから、その上にｐ+
型にドープされた第１のポリシリコン層１０２を形成す
る。次に、エミッタコンタクトを開口するために前記第
１のポリシリコン層１０２をエッチングした後、前記エ
ッチングされた前記第１のポリシリコン層１０２の側壁
とシリコン基板の表面に薄膜の酸化膜１０４を成長させ
る。次に、ｐ型不純物イオン、例えばＢＦ2またはホウ
素イオン１０５を低エネルギーで薄く注入して低濃度に
ドープされたリンクアップ領域１０６を形成する。
【０００８】図５（Ｂ）を参照すると、前記第１のポリ
シリコン層１０２の側壁上に酸化膜の側壁スペーサ１０
７を形成してから、第２のポリシリコン層１０８を前記
結果物上に沈積させる。次に、前記第２のポリシリコン
層１０８にホウ素イオン１０９を注入した後、これを拡
散させて真性ベース領域を設ける。
【０００９】図６を参照すると、前記結果物上にｎ型不
純物イオン、例えばヒ素を注入した後、アニーリングを
実施してエミッタ領域を形成する。
【００１０】
【発明が解決しようとする課題】上述のような従来の方
法によると、次のような問題点が発生する。
【００１１】第一に、真性ベース領域における濃度はリ
ンクアップイオン注入（薄いＢＦ2またはホウ素イオン
注入）と酸化膜の側壁スペーサの形成後に実施されるベ
ースイオン注入の全体の線量により決定される。したが
って、常にリンクアップ領域の濃度より真性ベース領域
が高濃度に調節される。
【００１２】第二に、リンクアップイオン注入後に酸化
膜の側壁スペーサを形成するので、スペーサ形成のため
のエッチング工程時に酸化膜の過エッチングによって発
生されるシリコン基板の損失に因ってドープ剤の損失が
招来されてホウ素濃度の調節が困るようになる。
【００１３】したがって、本発明の目的は上述の従来の
方法の問題点を解決するためのもので、リンクアップ領
域と真性ベース領域のイオン注入が独立的に行なわれる
ことができるバイポーラトランジスターの製造方法を提
供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の第１の発明は、第１の導電型の半導
体基板上に第２の導電型の埋めこみ層およびエピタキシ
ャル層を順次に形成する段階と、前記エピタキシャル層
上に第１の導電型の第１のポリシリコン層および第１の
酸化膜を順次に形成する段階と、フォトエッチング工程
によって前記第１の酸化膜および第１のポリシリコン層
をパターニングして窓を形成する段階と、前記窓が形成
された結果物上に第２の酸化膜、第１の物質層および第
２の物質層を順次に積層する段階と、前記第２の物質層
上に第３の物質層を沈積させ、これを異方性エッチング
して第１の側壁スペーサを形成する段階と、前記第１の
側壁スペーサをマスクとして露出された前記第２の物質
層を酸化させる段階と、前記第１の側壁スペーサを除去
する段階と、前記第２の物質層が酸化された部分をエッ
チングマスクとして用いて第２の物質層の酸化されなか
った部分と第１の物質層とを選択的にエッチングする段
階とを備えることを要旨とする。従って、リンクアップ
領域と真性ベース領域のイオン注入が独立的に行うこと
ができる。
【００１５】請求項２記載の第２の発明は、前記第１お
よび第３の物質層はシリコン窒化物であることが望まし
い。従って、安定な酸化膜が作成でき、集積化しやすく
なる。
【００１６】請求項３記載の第３の発明は、前記第２の
物質層はポリシリコンであることが望ましい。従って、
安定な酸化膜が作成でき、集積化しやすくなる。
【００１７】請求項４記載の第４の発明は、前記第１の
側壁スペーサは湿式エッチング方法によって除去するこ
とが望ましい。従って、エッチングしたい物質だけを取
り除くことができる。
【００１８】請求項５記載の第５の発明は、前記第２の
物質層の酸化されなかった部分と第１の物質層は等方性
の乾式エッチング方法によって選択的にエッチングする
ことが望ましい。従って、エッチングしたい物質だけを
取り除くことができる。
【００１９】請求項６記載の第６の発明は、前記選択的
にエッチングする段階後に、露出された第１の物質層を
選択的にエッチングする段階と、前記結果物上にリンク
アップ領域の形成のため第１の導電型の第１の不純物を
イオン注入する段階と、前記酸化された第２の物質層お
よび第１の物質層を除去する段階と、前記結果物上に第
３の酸化膜を沈積させ、これを異方性エッチングして第
２の側壁スペーサを形成する段階と、前記結果物上に真
性ベース領域の形成のため第１の導電型の第２の不純物
をイオン注入する段階とをさらに備えることを要旨とす
る。従って、ｐ型真性ベース領域を形成できる。
【００２０】
【発明の実施の形態】以下、添付の図面に基づいて本発
明の好ましい実施形態をより詳しく説明する。
【００２１】図１は本発明によるリンクアップ領域の形
成方法を説明するための断面図である。ここで、同図に
おける、符号１はシリコン基板、２はｎ+型埋めこみ
層、３はエピタキシャル層、４は第１のポリシリコン
層、５は第１の酸化膜、６は第２の酸化膜、７は第１の
物質層、そして１０は第３の酸化膜を示している。
【００２２】図１において、本発明によると、真性ベー
ス領域が設けられる部位が前記第２の酸化膜６、第１の
物質層７および第３の酸化膜１０の多層構造にマスキン
グされており、リンクアップイオン注入される領域のみ
が露出される。したがって、リンクアップ領域と真性ベ
ース領域をそれぞれ独立的に形成することができる。
【００２３】図２（Ａ）から図４（Ｂ）は本発明による
バイポーラトランジスターの製造方法を説明するための
断面図である。
【００２４】図２（Ａ）は前記第１のポリシリコン層４
および第１の酸化膜５を形成する段階を示している。ｐ
型不純物、例えばホウ素によりドープされたシリコン基
板１上にｎ+型埋めこみ層２を形成してから、その上に
エピタキシャル層３を成長させる。次に、前記エピタキ
シャル層３上に第１のポリシリコン層４を２０００〜３
０００Å程度の厚さに沈積させてから、これをｐ型にド
ーピングさせる。次に、ｐ型にドープされた前記第１の
ポリシリコン層４上に前記第１の酸化膜５を２０００〜
３０００Å程度の厚さに沈積させてから、フォトエッチ
ング工程によって前記第１のポリシリコン層４をパター
ニングすることによって窓ｗを形成する。
【００２５】図２（Ｂ）は前記第２の酸化膜６、第１の
物質層７、第２の物質層８および第１の側壁スペーサ９
を形成する段階を示している。前記窓ｗによって露出さ
れた前記第１のポリシリコン層４の側壁とシリコン基板
１の表面に５０〜２５０Å厚さの薄い前記第２の酸化膜
６を熱酸化方法で成長させる。次に、前記結果物上に前
記第１の物質層７、例えば窒化膜を３００〜５００Å程
度の厚さに沈積させてから、その上に前記第２の物質層
８、例えばポリシリコンを１００〜３００Å程度の厚さ
に沈積させる。引続き、前記第２の物質層８上に第３の
物質層、例えば窒化膜を１０００〜２０００Å程度の厚
さに沈積させてから、これを異方性の乾式エッチングす
ることによって窒化膜からなる第１の側壁スペーサ９を
形成する。
【００２６】図３（Ａ）は第３の酸化膜１０を形成する
段階を図示する。前記第１の側壁スペーサ９を酸化防止
マスクとして前記第２の物質層８がすべて酸化されるよ
うに熱酸化工程を実施することによって、前記第３の酸
化膜１０を成長させる。
【００２７】図３（Ｂ）は前記リンクアップ領域１１を
形成する段階を示している。リン酸を使用した湿式エッ
チング工程によって前記第１の側壁スペーサ９を除去し
てから、露出された前記第２の物質層８を等方性の乾式
エッチング方法によって除去する。このとき、前記第２
の物質層８は酸化された部分と前記第１の側壁スペース
９の下方において酸化されなかった部分の選択的なエッ
チングが可能になる。次に、前記第３の酸化膜１０をエ
ッチングマスクとして露出された第１の物質層７を乾式
エッチング方法により選択的に除去する。その結果、真
性ベース領域が形成される個所が前記第２の酸化膜６、
第１の物質層７および第３の酸化膜１０の多層構造にマ
スキングされ、リンクアップイオン注入される領域のみ
が露出される。次いで、前記結果物上にｐ型不純物、例
えばＢＦ2またはホウ素イオンを利用してリンクアップ
イオン注入を実施することによって、前記リンクアップ
領域１１を形成する。
【００２８】図４（Ａ）は第２の側壁スペーサ１２を形
成する段階を示している。湿式エッチング工程によって
前記第３の酸化膜１０を除去してから、続いて、前記第
１の物質層７を除去する。次に、前記結果物上に２００
０〜３０００Å厚さの第４の酸化膜（ドーピングされな
かった酸化膜）を沈積させ、これを異方性の乾式エッチ
ングして第２の側壁スペーサ１２を形成する。更に、前
記結果物上に真性ベース領域の形成のためにｐ型不純物
を１Ｅ１３イオン／ｃｍ2または１Ｅ１４イオン／ｃｍ2
の線量をもってイオン注入し、所定の熱処理を経て前記
ｐ型不純物を拡散させることによってｐ型真性ベース領
域を形成する。
【００２９】図４（Ｂ）はｎ+型エミッタ領域を形成す
る段階を示している。前記ｐ型真性ベース領域が形成さ
れた結果物上にｎ+型にドープされた第２のポリシリコ
ン層１３を形成してから、所定の熱処理を介して前記ｎ
+型不純物を外方拡散法によってｎ+型エミッタ領域を形
成する。次に、フォトエッチング工程により前記第２の
ポリシリコン層１３をパターニングした後、結果物上に
絶縁膜１４を形成する。更にフォトエッチング工程によ
って前記絶縁膜１４をエッチングしてコンタクトホール
を形成してから、その上に金属配線１５を形成すること
によってバイポーラトランジスターを完成する。
【００３０】本発明によると、リンクアップイオン注入
を実施する段階から真性ベース領域が形成される部位が
多層構造にマスキングされ、リンクアップイオン注入さ
れる領域のみが露出される。したがって、前記リンクア
ップ領域および真性ベース領域形成のためのイオン注入
が独立的に行なわれることができる。
【００３１】この発明は前記の実施形態に限定されず、
本発明の技術的な思想内で当該分野における通常の知識
を有する者なら容易に変形ができるということは明らか
である。
【００３２】
【発明の効果】以上述べたように、第１の発明によると
リンクアップイオン注入を実施する段階において真性ベ
ース領域が形成される部位が多層構造にマスキングさ
れ、リンクアップイオン注入される領域のみが露出され
る。したがって、前記リンクアップ領域と真性ベース領
域のイオン注入が独立的に行なわれることができるの
で、リンクアップ領域の濃度を真性ベース領域の濃度よ
り高濃度に調節することができる。また、真性ベース領
域からは酸化膜側壁スペーサの形成時に酸化膜の過エッ
チングによってシリコン基板の損失が発生されるとして
も、ベースイオン注入が実施される前であるため、ドー
プ剤の損失が発生することはない。したがって、真性ベ
ース領域における濃度の調節が容易になる。
【００３３】第２の発明は、前記第１および第３の物質
層はシリコン窒化物であるので、安定な酸化膜が作成で
き、集積化しやすくなる。
【００３４】第３の発明は、前記第２の物質層はポリシ
リコンであるので、安定な酸化膜が作成でき、集積化し
やすくなる。
【００３５】第４の発明は、前記第１の側壁スペーサは
湿式エッチング方法によって除去するので、エッチング
したい物質だけを取り除くことができる。
【００３６】第５の発明は、前記第２の物質層の酸化さ
れなかった部分と第１の物質層は等方性の乾式エッチン
グ方法によって選択的にエッチングするので、エッチン
グしたい物質だけを取り除くことができる。
【００３７】第６の発明は、前記選択的にエッチングす
る段階後に、露出された第１の物質層を選択的にエッチ
ングする段階と、前記結果物上にリンクアップ領域の形
成のため第１の導電型の第１の不純物をイオン注入する
段階と、前記酸化された第２の物質層および第１の物質
層を除去する段階と、前記結果物上に第３の酸化膜を沈
積させ、これを異方性エッチングして第２の側壁スペー
サを形成する段階と、前記結果物上に真性ベース領域の
形成のため第１の導電型の第２の不純物をイオン注入す
る段階とをさらに備えるので、ｐ型真性ベース領域を形
成できる。
【図面の簡単な説明】
【図１】本発明によるリンクアップ領域の形成方法を説
明するための断面図である。
【図２】本発明によるバイポーラトランジスターの製造
方法を説明するための断面図である。
【図３】本発明によるバイポーラトランジスターの製造
方法を説明するための断面図である。
【図４】本発明によるバイポーラトランジスターの製造
方法を説明するための断面図である。
【図５】従来の方法によるリンクアップ領域の形成方法
を説明するための断面図である。
【図６】従来の方法によるリンクアップ領域の形成方法
を説明するための断面図である。
【符号の説明】
１ シリコン基板 ２ 埋めこみ層 ３ エピタキシャル層 ４ 第１のポリシリコン層 １１ リンクアップ領域 １３ 第２のポリシリコン層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１の導電型の半導体基板上に第２の導
    電型の埋めこみ層およびエピタキシャル層を順次に形成
    する段階と、 前記エピタキシャル層上に第１の導電型の第１のポリシ
    リコン層および第１の酸化膜を順次に形成する段階と、 フォトエッチング工程によって前記第１の酸化膜および
    第１のポリシリコン層をパターニングして窓を形成する
    段階と、 前記窓が形成された結果物上に第２の酸化膜、第１の物
    質層および第２の物質層を順次に積層する段階と、 前記第２の物質層上に第３の物質層を沈積させ、これを
    異方性エッチングして第１の側壁スペーサを形成する段
    階と、 前記第１の側壁スペーサをマスクとして露出された前記
    第２の物質層を酸化させる段階と、 前記第１の側壁スペーサを除去する段階と、 前記第２の物質層が酸化された部分をエッチングマスク
    として用いて第２の物質層の酸化されなかった部分と第
    １の物質層とを選択的にエッチングする段階と、を備え
    ることを特徴とするバイポーラトランジスターの製造方
    法。
  2. 【請求項２】 前記第１および第３の物質層はシリコン
    窒化物であることを特徴とする請求項１記載のバイポー
    ラトランジスターの製造方法。
  3. 【請求項３】 前記第２の物質層はポリシリコンである
    ことを特徴とする請求項１記載のバイポーラトランジス
    ターの製造方法。
  4. 【請求項４】 前記第１の側壁スペーサは湿式エッチン
    グ方法によって除去することを特徴とする請求項１記載
    のバイポーラトランジスターの製造方法。
  5. 【請求項５】 前記第２の物質層の酸化されなかった部
    分と第１の物質層は等方性の乾式エッチング方法によっ
    て選択的にエッチングすることを特徴とする請求項１記
    載のバイポーラトランジスターの製造方法。
  6. 【請求項６】 前記選択的にエッチングする段階後に、 露出された第１の物質層を選択的にエッチングする段階
    と、 前記結果物上にリンクアップ領域の形成のため第１の導
    電型の第１の不純物をイオン注入する段階と、 前記酸化された第２の物質層および第１の物質層を除去
    する段階と、 前記結果物上に第３の酸化膜を沈積させ、これを異方性
    エッチングして第２の側壁スペーサを形成する段階と、 前記結果物上に真性ベース領域の形成のため第１の導電
    型の第２の不純物をイオン注入する段階とをさらに備え
    ることを特徴とする請求項１記載のバイポーラトランジ
    スターの製造方法。
JP8306215A 1995-12-28 1996-11-18 バイポーラトランジスターの製造方法 Pending JPH09186170A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950061307A KR0182000B1 (ko) 1995-12-28 1995-12-28 바이폴라 트랜지스터의 제조방법
KR1995-61307 1995-12-28

Publications (1)

Publication Number Publication Date
JPH09186170A true JPH09186170A (ja) 1997-07-15

Family

ID=19445857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8306215A Pending JPH09186170A (ja) 1995-12-28 1996-11-18 バイポーラトランジスターの製造方法

Country Status (4)

Country Link
US (1) US5747374A (ja)
JP (1) JPH09186170A (ja)
KR (1) KR0182000B1 (ja)
TW (1) TW326557B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108433A1 (ja) * 2006-03-20 2007-09-27 Daikin Industries, Ltd. 空気調和装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248504B1 (ko) * 1997-04-01 2000-03-15 윤종용 바이폴라 트랜지스터 및 그의 제조 방법
US5869380A (en) * 1998-07-06 1999-02-09 Industrial Technology Research Institute Method for forming a bipolar junction transistor
US6444536B2 (en) * 1999-07-08 2002-09-03 Agere Systems Guardian Corp. Method for fabricating bipolar transistors
DE19933959A1 (de) * 1999-07-20 2001-02-01 Infineon Technologies Ag Verfahren zur Herstellung zweier unterschiedlich dotierter benachbarter Gebiete in einem integrierten Halbleiter
JP2005032930A (ja) * 2003-07-10 2005-02-03 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545114A (en) * 1982-09-30 1985-10-08 Fujitsu Limited Method of producing semiconductor device
DE3680520D1 (de) * 1986-03-22 1991-08-29 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
JPS6318673A (ja) * 1986-07-11 1988-01-26 Yamaha Corp 半導体装置の製法
JPS6362272A (ja) * 1986-09-02 1988-03-18 Seiko Instr & Electronics Ltd 半導体装置の製造方法
NL8800157A (nl) * 1988-01-25 1989-08-16 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPH01274470A (ja) * 1988-04-26 1989-11-02 Nec Corp バイポーラ・トランジスタ装置及びその製造方法
US4839305A (en) * 1988-06-28 1989-06-13 Texas Instruments Incorporated Method of making single polysilicon self-aligned transistor
JPH0786296A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 高速バイポーラトランジスタの製造方法
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108433A1 (ja) * 2006-03-20 2007-09-27 Daikin Industries, Ltd. 空気調和装置

Also Published As

Publication number Publication date
KR0182000B1 (ko) 1999-04-15
US5747374A (en) 1998-05-05
TW326557B (en) 1998-02-11
KR970052989A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
JPS6226590B2 (ja)
JPH11330084A (ja) バイポ―ラトランジスタ―の製造方法及びその構造
JPS63292674A (ja) 縦型バイポーラ・トランジスタ及びその製造方法
JPH0727915B2 (ja) 半導体装置の製造方法
KR100346010B1 (ko) 베이스 폭의 변화를 억제하기 위한 바이폴라 트랜지스터를형성하는 방법
US5882976A (en) Method of fabricating a self-aligned double polysilicon NPN transistor with poly etch stop
JPH09186170A (ja) バイポーラトランジスターの製造方法
JP4395442B2 (ja) バイポーラトランジスタおよび関連構造におけるアライメント許容誤差を向上させるための方法
US6255716B1 (en) Bipolar junction transistors having base electrode extensions
KR0161415B1 (ko) BiCMOS 반도체장치 및 그 제조방법
US6444536B2 (en) Method for fabricating bipolar transistors
JPH0744184B2 (ja) シリサイド接触を有するバイポーラ半導体デバイスの製造方法
JP2633104B2 (ja) 半導体装置の製造方法
JPH10284504A (ja) バイポーラトランジスター及びその製造方法
JPH01246874A (ja) バイポーラトランジスタおよびバイポーラトランジスタの製法
KR100212157B1 (ko) 바이폴라 트랜지스터 제조방법
KR100286349B1 (ko) 반도체 소자의 제조방법
KR100422360B1 (ko) 바이폴라트랜지스터및그의제조방법
JP2842075B2 (ja) 半導体装置の製造方法
JP3159527B2 (ja) 半導体装置の製造方法
JP3317289B2 (ja) 半導体装置の製造方法
JPH1174366A (ja) 半導体装置およびその製造方法
JP2836393B2 (ja) 半導体装置およびその製造方法
JPS6295871A (ja) 半導体装置の製造方法
KR100274604B1 (ko) 반도체장치제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041214