JPH1174366A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1174366A JPH1174366A JP9232560A JP23256097A JPH1174366A JP H1174366 A JPH1174366 A JP H1174366A JP 9232560 A JP9232560 A JP 9232560A JP 23256097 A JP23256097 A JP 23256097A JP H1174366 A JPH1174366 A JP H1174366A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- epitaxial growth
- growth layer
- frequency
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 工程数を増加させることなく、高耐圧トラン
ジスタの耐圧を充分確保でき、高周波トランジスタのコ
レクタ抵抗を低くすることのできる半導体装置の製造方
法を提供する。 【解決手段】 Ｐ型半導体基板１上にＮ型埋込層２およ
びＰ型埋込層３を形成した後、Ｎ型エピタキシャル成長
層４を形成する。その後、パターニングした窒化膜１６
をマスクとしてフィールド酸化膜６を形成する。レジス
ト（図示せず）をマスクとして等方性エッチング、異方
性エッチングの順にエッチングを行い、ベース電極形成
領域を形成し、高耐圧トランジスタＡおよび高周波トラ
ンジスタＢ領域にベース電極用ポリシリコン９ａを形成
する。
ジスタの耐圧を充分確保でき、高周波トランジスタのコ
レクタ抵抗を低くすることのできる半導体装置の製造方
法を提供する。 【解決手段】 Ｐ型半導体基板１上にＮ型埋込層２およ
びＰ型埋込層３を形成した後、Ｎ型エピタキシャル成長
層４を形成する。その後、パターニングした窒化膜１６
をマスクとしてフィールド酸化膜６を形成する。レジス
ト（図示せず）をマスクとして等方性エッチング、異方
性エッチングの順にエッチングを行い、ベース電極形成
領域を形成し、高耐圧トランジスタＡおよび高周波トラ
ンジスタＢ領域にベース電極用ポリシリコン９ａを形成
する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置および
その製造方法に関し、特に高耐圧および高周波バイポー
ラトランジスタを混載したデバイスに関するものであ
る。
その製造方法に関し、特に高耐圧および高周波バイポー
ラトランジスタを混載したデバイスに関するものであ
る。
【０００２】
【従来の技術】近年、バイポーラデバイスにおいては回
路構成の自由度を上げ、集積度を向上させるために高耐
圧トランジスタと高周波トランジスタとを同一チップ上
に混載させることが行われている。このことにより、チ
ップ面積の縮小化が図れ、コスト低減につながることに
なる。
路構成の自由度を上げ、集積度を向上させるために高耐
圧トランジスタと高周波トランジスタとを同一チップ上
に混載させることが行われている。このことにより、チ
ップ面積の縮小化が図れ、コスト低減につながることに
なる。
【０００３】図４は従来の高耐圧および高周波バイポー
ラトランジスタを混載した半導体装置を示す断面図であ
る。図において、１はＰ型半導体基板、２はＮ型埋込
層、３はＰ型埋込層、４はエピタキシャル成長層、５は
Ｐ型ウエル拡散層、６はフィールド酸化膜、７はＮ型コ
レクタウォール、８はＰ型チャネルカット、９はベース
電極用ポリシリコン膜、１０は真性ベース、１１は外部
ベース拡散層、１２はエミッタ電極用ポリシリコン膜、
１３はエミッタ拡散層、１４は層間絶縁膜であり、Ａは
高耐圧トランジスタ、Ｂは高周波トランジスタである。
ラトランジスタを混載した半導体装置を示す断面図であ
る。図において、１はＰ型半導体基板、２はＮ型埋込
層、３はＰ型埋込層、４はエピタキシャル成長層、５は
Ｐ型ウエル拡散層、６はフィールド酸化膜、７はＮ型コ
レクタウォール、８はＰ型チャネルカット、９はベース
電極用ポリシリコン膜、１０は真性ベース、１１は外部
ベース拡散層、１２はエミッタ電極用ポリシリコン膜、
１３はエミッタ拡散層、１４は層間絶縁膜であり、Ａは
高耐圧トランジスタ、Ｂは高周波トランジスタである。
【０００４】
【発明が解決しようとする課題】従来の高耐圧および高
周波バイポーラトランジスタを混載した半導体装置は以
上のように構成されており、高耐圧トランジスタＡでは
耐圧マージンを考慮してエピタキシャル成長層４の厚さ
を充分に厚くする必要がある。ところが従来の製造方法
では、高周波トランジスタＢにおいても高耐圧トランジ
スタＡと同様のエピタキシャル成長層４厚となってしま
う。エピタキシャル成長層４厚が厚いと高周波トランジ
スタＢのコレクタ抵抗が高くなりトランジスタ特性が劣
化するという問題点があった。
周波バイポーラトランジスタを混載した半導体装置は以
上のように構成されており、高耐圧トランジスタＡでは
耐圧マージンを考慮してエピタキシャル成長層４の厚さ
を充分に厚くする必要がある。ところが従来の製造方法
では、高周波トランジスタＢにおいても高耐圧トランジ
スタＡと同様のエピタキシャル成長層４厚となってしま
う。エピタキシャル成長層４厚が厚いと高周波トランジ
スタＢのコレクタ抵抗が高くなりトランジスタ特性が劣
化するという問題点があった。
【０００５】これを解決するものとして、特開昭６０−
１６７４６０号公報には酸化膜を厚く形成することによ
ってエピタキシャル成長層の膜厚を薄くする方法が開示
されているが、この方法では酸化膜の形成および除去と
いう工程が追加されることになり工程数が増加するとい
う問題点があった。
１６７４６０号公報には酸化膜を厚く形成することによ
ってエピタキシャル成長層の膜厚を薄くする方法が開示
されているが、この方法では酸化膜の形成および除去と
いう工程が追加されることになり工程数が増加するとい
う問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、工程数を増加させることなく、
高耐圧トランジスタの耐圧を充分確保でき、高周波トラ
ンジスタのコレクタ抵抗を低くすることのできる半導体
装置およびその製造方法を提供することを目的としてい
る。
ためになされたもので、工程数を増加させることなく、
高耐圧トランジスタの耐圧を充分確保でき、高周波トラ
ンジスタのコレクタ抵抗を低くすることのできる半導体
装置およびその製造方法を提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置の製造方法は、高周波バイポーラトランジ
スタ形成領域にフィールド酸化膜を形成する工程と、上
記フィールド酸化膜をエッチングしてベース電極形成領
域を形成する工程と、上記高耐圧バイポーラトランジス
タ形成領域と高周波バイポーラトランジスタ形成領域と
にベース電極用ポリシリコン膜を形成する工程とを備え
るようにしたものである。
る半導体装置の製造方法は、高周波バイポーラトランジ
スタ形成領域にフィールド酸化膜を形成する工程と、上
記フィールド酸化膜をエッチングしてベース電極形成領
域を形成する工程と、上記高耐圧バイポーラトランジス
タ形成領域と高周波バイポーラトランジスタ形成領域と
にベース電極用ポリシリコン膜を形成する工程とを備え
るようにしたものである。
【０００８】この発明の請求項２に係る半導体装置の製
造方法は、フィールド酸化膜のエッチングが等方性エッ
チングと異方性エッチングとを順に行うようにしたもの
である。
造方法は、フィールド酸化膜のエッチングが等方性エッ
チングと異方性エッチングとを順に行うようにしたもの
である。
【０００９】この発明の請求項３に係る半導体装置の製
造方法は、高周波バイポーラトランジスタ形成領域のエ
ピタキシャル成長層内にレジストパターンをマスクとし
て上記エピタキシャル成長層と同形の不純物をイオン注
入するようにしたものである。
造方法は、高周波バイポーラトランジスタ形成領域のエ
ピタキシャル成長層内にレジストパターンをマスクとし
て上記エピタキシャル成長層と同形の不純物をイオン注
入するようにしたものである。
【００１０】この発明の請求項４に係る半導体装置の製
造方法は、イオン注入が高周波バイポーラトランジスタ
下部のエピタキシャル成長層厚のほぼ中央にイオン高濃
度層を形成するようにしたものである。
造方法は、イオン注入が高周波バイポーラトランジスタ
下部のエピタキシャル成長層厚のほぼ中央にイオン高濃
度層を形成するようにしたものである。
【００１１】この発明の請求項５に係る半導体装置は、
高周波バイポーラトランジスタ形成領域の上記エピタキ
シャル成長層の不純物濃度が上記高耐圧バイポーラトラ
ンジスタ形成領域の上記エピタキシャル成長層の不純物
濃度よりも高いものである。
高周波バイポーラトランジスタ形成領域の上記エピタキ
シャル成長層の不純物濃度が上記高耐圧バイポーラトラ
ンジスタ形成領域の上記エピタキシャル成長層の不純物
濃度よりも高いものである。
【００１２】
実施の形態１．図１および図２はこの発明の高耐圧およ
び高周波バイポーラトランジスタを混載した半導体装置
の製造方法を示す工程断面図である。図にしたがって順
次説明を行う。まず、図１（ａ）に示すように、Ｐ型半
導体基板１上にＮ型埋込層２およびＰ型埋込層３を形成
した後、Ｎ型エピタキシャル成長層４を形成する。その
後、素子分離のためのＰ型ウエル拡散層５を形成した
後、全面を酸化して酸化膜１５を形成し、さらに全面に
窒化膜１６を形成する。
び高周波バイポーラトランジスタを混載した半導体装置
の製造方法を示す工程断面図である。図にしたがって順
次説明を行う。まず、図１（ａ）に示すように、Ｐ型半
導体基板１上にＮ型埋込層２およびＰ型埋込層３を形成
した後、Ｎ型エピタキシャル成長層４を形成する。その
後、素子分離のためのＰ型ウエル拡散層５を形成した
後、全面を酸化して酸化膜１５を形成し、さらに全面に
窒化膜１６を形成する。
【００１３】次に、図１（ｂ）に示すように、レジスト
パターン１７を形成し、レジストパターン１７をマスク
として窒化膜１６をパターニングする。次に、図１
（ｃ）に示すように、レジストパターン１７を除去した
後、パターニングした窒化膜１６をマスクとしてフィー
ルド酸化膜６を形成する。このとき、高周波トランジス
タＢのエピタキシャル成長層４はフィールド酸化膜６の
成長に使われるのでエピタキシャル成長層４厚は高耐圧
トランジスタＡに比べて薄く形成することができる。
パターン１７を形成し、レジストパターン１７をマスク
として窒化膜１６をパターニングする。次に、図１
（ｃ）に示すように、レジストパターン１７を除去した
後、パターニングした窒化膜１６をマスクとしてフィー
ルド酸化膜６を形成する。このとき、高周波トランジス
タＢのエピタキシャル成長層４はフィールド酸化膜６の
成長に使われるのでエピタキシャル成長層４厚は高耐圧
トランジスタＡに比べて薄く形成することができる。
【００１４】次に、図２（ａ）に示すように、コレクタ
領域の窒化膜１６のみを除去し、イオン注入することに
よりＮ型コレクタウォール７を形成する。その後、残り
の窒化膜１６を除去しレジスト（図示せず）をマスクと
してフィールド酸化膜６越しにイオン注入しＰ型チャネ
ルカット８を形成する。
領域の窒化膜１６のみを除去し、イオン注入することに
よりＮ型コレクタウォール７を形成する。その後、残り
の窒化膜１６を除去しレジスト（図示せず）をマスクと
してフィールド酸化膜６越しにイオン注入しＰ型チャネ
ルカット８を形成する。
【００１５】次に、図２（ｂ）に示すように、高周波ト
ランジスタＢ領域にあるフィールド酸化膜６に、レジス
ト（図示せず）をマスクとして等方性エッチング、異方
性エッチングの順にエッチングを行い、ベース電極形成
領域を形成する。この様にすれば、フィールド酸化膜６
の膜厚が厚く、エッチング時のアスペクト比が高くても
良好なベース電極形成領域を形成することができる。そ
の後、高耐圧トランジスタＡおよび高周波トランジスタ
Ｂ領域にベース電極用ポリシリコン９ａを形成する。そ
の後、通常の製造工程を経て高耐圧および高周波バイポ
ーラトランジスタを混載した半導体装置が得られる。
ランジスタＢ領域にあるフィールド酸化膜６に、レジス
ト（図示せず）をマスクとして等方性エッチング、異方
性エッチングの順にエッチングを行い、ベース電極形成
領域を形成する。この様にすれば、フィールド酸化膜６
の膜厚が厚く、エッチング時のアスペクト比が高くても
良好なベース電極形成領域を形成することができる。そ
の後、高耐圧トランジスタＡおよび高周波トランジスタ
Ｂ領域にベース電極用ポリシリコン９ａを形成する。そ
の後、通常の製造工程を経て高耐圧および高周波バイポ
ーラトランジスタを混載した半導体装置が得られる。
【００１６】この様に、フィールド酸化膜６形成時に高
周波トランジスタＢのエピタキシャル成長層４を削減で
きるようにしたので、高周波トランジスタＢのエピタキ
シャル成長層４厚は高耐圧トランジスタＡに比べて薄く
形成することができ、コレクタ抵抗を低減できる。従っ
て、工程数を増やすことなく良好な高周波特性を有する
半導体装置が得られる。
周波トランジスタＢのエピタキシャル成長層４を削減で
きるようにしたので、高周波トランジスタＢのエピタキ
シャル成長層４厚は高耐圧トランジスタＡに比べて薄く
形成することができ、コレクタ抵抗を低減できる。従っ
て、工程数を増やすことなく良好な高周波特性を有する
半導体装置が得られる。
【００１７】実施の形態２．図３は実施の形態２の高耐
圧および高周波バイポーラトランジスタを混載した半導
体装置の製造方法を示す工程断面図である。図におい
て、Ｐ型半導体基板１上にＮ型埋込層２およびＰ型埋込
層３を形成した後、Ｎ型エピタキシャル成長層４を形成
する。その後、素子分離のためのＰ型ウエル拡散層５を
形成した後、フィールド酸化膜６を形成する。さらに、
イオン注入することによりＰ型チャネルカット８を形成
する。
圧および高周波バイポーラトランジスタを混載した半導
体装置の製造方法を示す工程断面図である。図におい
て、Ｐ型半導体基板１上にＮ型埋込層２およびＰ型埋込
層３を形成した後、Ｎ型エピタキシャル成長層４を形成
する。その後、素子分離のためのＰ型ウエル拡散層５を
形成した後、フィールド酸化膜６を形成する。さらに、
イオン注入することによりＰ型チャネルカット８を形成
する。
【００１８】その後、レジストパターン１８をマスクと
して高周波トランジスタＢ領域のＮ型エピタキシャル成
長層４にＮ型不純物をイオン注入する。このとき、イオ
ン注入位置はＮ型エピタキシャル成長層４の厚み方向の
ほぼ中央あたりとする。その後、通常の製造工程を経て
見掛上は従来の図４に示したものと同様の高耐圧および
高周波バイポーラトランジスタを混載した半導体装置が
得られる。
して高周波トランジスタＢ領域のＮ型エピタキシャル成
長層４にＮ型不純物をイオン注入する。このとき、イオ
ン注入位置はＮ型エピタキシャル成長層４の厚み方向の
ほぼ中央あたりとする。その後、通常の製造工程を経て
見掛上は従来の図４に示したものと同様の高耐圧および
高周波バイポーラトランジスタを混載した半導体装置が
得られる。
【００１９】しかし、Ｎ型エピタキシャル成長層４の厚
み方向のほぼ中央あたりに注入された不純物はその後の
工程を経ることによって高周波トランジスタＢ下部のＮ
型エピタキシャル成長層４全域に拡散され、高周波トラ
ンジスタＢのコレクタ領域のＮ型不純物の濃度が上る。
つまり、図４に示した構造を有するのであるが、高耐圧
トランジスタＡのコレクタ領域よりも高周波トランジス
タＢのコレクタ領域の方が濃度が高くなり、高周波トラ
ンジスタＢではコレクタ抵抗を低減でき、良好な高周波
特性を有する半導体装置が得られる。
み方向のほぼ中央あたりに注入された不純物はその後の
工程を経ることによって高周波トランジスタＢ下部のＮ
型エピタキシャル成長層４全域に拡散され、高周波トラ
ンジスタＢのコレクタ領域のＮ型不純物の濃度が上る。
つまり、図４に示した構造を有するのであるが、高耐圧
トランジスタＡのコレクタ領域よりも高周波トランジス
タＢのコレクタ領域の方が濃度が高くなり、高周波トラ
ンジスタＢではコレクタ抵抗を低減でき、良好な高周波
特性を有する半導体装置が得られる。
【００２０】
【発明の効果】以上のようにこの発明によれば、高周波
バイポーラトランジスタ形成領域にフィールド酸化膜を
形成する工程と、上記フィールド酸化膜をエッチングし
てベース電極形成領域を形成する工程と、上記高耐圧バ
イポーラトランジスタ形成領域と高周波バイポーラトラ
ンジスタ形成領域とにベース電極用ポリシリコン膜を形
成する工程とを備えるようにしたので、フィールド酸化
膜形成時に高周波トランジスタのエピタキシャル成長層
を削減でき、高周波トランジスタのコレクタ抵抗が低減
でき、工程数を増やすことなく良好な高周波特性を有す
る半導体装置が得られる。
バイポーラトランジスタ形成領域にフィールド酸化膜を
形成する工程と、上記フィールド酸化膜をエッチングし
てベース電極形成領域を形成する工程と、上記高耐圧バ
イポーラトランジスタ形成領域と高周波バイポーラトラ
ンジスタ形成領域とにベース電極用ポリシリコン膜を形
成する工程とを備えるようにしたので、フィールド酸化
膜形成時に高周波トランジスタのエピタキシャル成長層
を削減でき、高周波トランジスタのコレクタ抵抗が低減
でき、工程数を増やすことなく良好な高周波特性を有す
る半導体装置が得られる。
【００２１】また、フィールド酸化膜のエッチングが等
方性エッチングと異方性エッチングとを順に行うように
したので、フィールド酸化膜の膜厚が厚く、エッチング
時のアスペクト比が高くても良好なベース電極形成領域
が形成できる。
方性エッチングと異方性エッチングとを順に行うように
したので、フィールド酸化膜の膜厚が厚く、エッチング
時のアスペクト比が高くても良好なベース電極形成領域
が形成できる。
【００２２】また、高周波バイポーラトランジスタ形成
領域のエピタキシャル成長層内にレジストパターンをマ
スクとして上記エピタキシャル成長層と同形の不純物を
イオン注入するようにしたので、高周波バイポーラトラ
ンジスタのコレクタ領域のＮ型不純物の濃度が上り、高
周波バイポーラトランジスタのコレクタ抵抗を低減で
き、良好な高周波特性を有する半導体装置が得られる。
領域のエピタキシャル成長層内にレジストパターンをマ
スクとして上記エピタキシャル成長層と同形の不純物を
イオン注入するようにしたので、高周波バイポーラトラ
ンジスタのコレクタ領域のＮ型不純物の濃度が上り、高
周波バイポーラトランジスタのコレクタ抵抗を低減で
き、良好な高周波特性を有する半導体装置が得られる。
【００２３】また、イオン注入が高周波バイポーラトラ
ンジスタ下部のエピタキシャル成長層厚のほぼ中央にイ
オン高濃度層を形成するようにしたので、高周波バイポ
ーラトランジスタ下部のエピタキシャル成長層全域にイ
オンを拡散することができる。
ンジスタ下部のエピタキシャル成長層厚のほぼ中央にイ
オン高濃度層を形成するようにしたので、高周波バイポ
ーラトランジスタ下部のエピタキシャル成長層全域にイ
オンを拡散することができる。
【００２４】また、高周波バイポーラトランジスタ形成
領域の上記エピタキシャル成長層の不純物濃度が上記高
耐圧バイポーラトランジスタ形成領域の上記エピタキシ
ャル成長層の不純物濃度よりも高いので、高周波バイポ
ーラトランジスタではコレクタ抵抗を低減でき、良好な
高周波特性を有する半導体装置が得られる。
領域の上記エピタキシャル成長層の不純物濃度が上記高
耐圧バイポーラトランジスタ形成領域の上記エピタキシ
ャル成長層の不純物濃度よりも高いので、高周波バイポ
ーラトランジスタではコレクタ抵抗を低減でき、良好な
高周波特性を有する半導体装置が得られる。
【図１】 この発明の実施の形態１の半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図２】 この発明の実施の形態１の半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図３】 この発明の実施の形態２の半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図４】 従来の半導体装置を示す断面図である。
１ 半導体基板、２ Ｎ型埋込層、４ エピタキシャル
成長層、６ フィールド酸化膜、９ａ ベース電極、１
８ レジストパターン、Ａ 高耐圧バイポーラトランジ
スタ、Ｂ 高周波バイポーラトランジスタ。
成長層、６ フィールド酸化膜、９ａ ベース電極、１
８ レジストパターン、Ａ 高耐圧バイポーラトランジ
スタ、Ｂ 高周波バイポーラトランジスタ。
Claims (5)
- 【請求項１】 第１導電型の半導体基板上に第２導電型
の埋込層と第２導電型のエピタキシャル成長層とを形成
した後、上記第２導電型のエピタクシャル層に高耐圧バ
イポーラトランジスタと高周波バイポーラトランジスタ
とを形成する半導体装置の製造方法において、 上記高周波バイポーラトランジスタ形成領域にフィール
ド酸化膜を形成する工程と、上記フィールド酸化膜をエ
ッチングしてベース電極形成領域を形成する工程と、上
記高耐圧バイポーラトランジスタ形成領域と高周波バイ
ポーラトランジスタ形成領域とにベース電極用ポリシリ
コン膜を形成する工程とを備えたことを特徴とする半導
体装置の製造方法。 - 【請求項２】 フィールド酸化膜のエッチングが等方性
エッチングと異方性エッチングとを順に行うようにした
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 第１導電型の半導体基板上に第２導電型
の埋込層と第２導電型のエピタキシャル成長層とを形成
した後、上記第２導電型エピタキシャル層に高耐圧バイ
ポーラトランジスタと高周波バイポーラトランジスタと
を形成する半導体装置の製造方法において、 上記高周波バイポーラトランジスタ形成領域の上記エピ
タキシャル成長層内にレジストパターンをマスクとして
上記エピタキシャル成長層と同形の不純物をイオン注入
することを特徴とする半導体装置の製造方法。 - 【請求項４】 イオン注入が高周波バイポーラトランジ
スタ下部のエピタキシャル成長層厚のほぼ中央にイオン
高濃度層を形成するようにしたことを特徴とする請求項
３記載の半導体装置の製造方法。 - 【請求項５】 第１導電型の半導体基板上に第２導電型
の埋込層と第２導電型のエピタキシャル成長層とを備
え、上記第２導電型エピタキシャル層に高耐圧バイポー
ラトランジスタと高周波バイポーラトランジスタとを備
えた半導体装置において、 上記高周波バイポーラトランジスタ形成領域の上記エピ
タキシャル成長層の不純物濃度が上記高耐圧バイポーラ
トランジスタ形成領域の上記エピタキシャル成長層の不
純物濃度よりも高いことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23256097A JP3785258B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23256097A JP3785258B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174366A true JPH1174366A (ja) | 1999-03-16 |
| JP3785258B2 JP3785258B2 (ja) | 2006-06-14 |
Family
ID=16941253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23256097A Expired - Fee Related JP3785258B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3785258B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208641A (ja) * | 2001-01-10 | 2002-07-26 | Sony Corp | 半導体装置及びその製造方法 |
| JP2008177543A (ja) * | 2006-12-21 | 2008-07-31 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8377808B2 (en) | 2006-12-21 | 2013-02-19 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1997
- 1997-08-28 JP JP23256097A patent/JP3785258B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208641A (ja) * | 2001-01-10 | 2002-07-26 | Sony Corp | 半導体装置及びその製造方法 |
| JP2008177543A (ja) * | 2006-12-21 | 2008-07-31 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8377808B2 (en) | 2006-12-21 | 2013-02-19 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3785258B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| US20010038121A1 (en) | TDMOS device and method of fabricating TDMOS device using self-align technique | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US4966858A (en) | Method of fabricating a lateral semiconductor structure including field plates for self-alignment | |
| EP0233202B1 (en) | Fabricating a semiconductor device with buried oxide | |
| KR100498503B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법 | |
| KR100245813B1 (ko) | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 | |
| KR100248504B1 (ko) | 바이폴라 트랜지스터 및 그의 제조 방법 | |
| JP3785258B2 (ja) | 半導体装置の製造方法 | |
| KR0182000B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| JP2633104B2 (ja) | 半導体装置の製造方法 | |
| US7084484B2 (en) | Semiconductor integrated circuit | |
| KR100264519B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 | |
| KR100286349B1 (ko) | 반도체 소자의 제조방법 | |
| JP2797774B2 (ja) | 半導体装置およびその製造方法 | |
| KR100319872B1 (ko) | 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법 | |
| JP3168971B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3902412B2 (ja) | 半導体装置の製造方法 | |
| JP2625373B2 (ja) | 半導体装置の製造方法 | |
| JPH05299590A (ja) | 半導体装置の製造方法 | |
| KR19980013700A (ko) | 반도체 트랜지스터 제조방법(Semiconductor Transister Menufacturing Method) | |
| JPH0982722A (ja) | トランジスタの製法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |