JPH0786295A - バイポーラｉｃの構造及び製造方法 - Google Patents
バイポーラｉｃの構造及び製造方法Info
- Publication number
- JPH0786295A JPH0786295A JP5187328A JP18732893A JPH0786295A JP H0786295 A JPH0786295 A JP H0786295A JP 5187328 A JP5187328 A JP 5187328A JP 18732893 A JP18732893 A JP 18732893A JP H0786295 A JPH0786295 A JP H0786295A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- bipolar
- emitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】本発明は、エミッタが比較的小さく構成され得
るようにした、ＰＮＰ型トランジスタを有するバイポー
ラＩＣの構造及び製造方法を提供することを目的とす
る。 【構成】ｐ型シリコン基板１１の表面に対して、熱拡散
等によってｎ+型埋込層１２を形成し、その上から表面
全体に亘ってエピタキシャル成長等によりｎ-型層１３
を形成して分離し、続いて、該ｎ-型層の表面を酸化１
４し、多結晶シリコン１５を堆積させ、エミッタ及びコ
レクタ領域を窓開けして、上記窓から、拡散またはイオ
ン注入によりｐ型エミッタ層１７ｂ及びコレクタ層１７
ａ，１７ｃを形成して、ＰＮＰトランジスタを構成する
ことにより、トランジスタを有するバイポーラＩＣ１０
を構成する。
るようにした、ＰＮＰ型トランジスタを有するバイポー
ラＩＣの構造及び製造方法を提供することを目的とす
る。 【構成】ｐ型シリコン基板１１の表面に対して、熱拡散
等によってｎ+型埋込層１２を形成し、その上から表面
全体に亘ってエピタキシャル成長等によりｎ-型層１３
を形成して分離し、続いて、該ｎ-型層の表面を酸化１
４し、多結晶シリコン１５を堆積させ、エミッタ及びコ
レクタ領域を窓開けして、上記窓から、拡散またはイオ
ン注入によりｐ型エミッタ層１７ｂ及びコレクタ層１７
ａ，１７ｃを形成して、ＰＮＰトランジスタを構成する
ことにより、トランジスタを有するバイポーラＩＣ１０
を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＮＰ型トランジスタ
を有するバイポーラＩＣの構造及びその製造方法に関す
るものである。
を有するバイポーラＩＣの構造及びその製造方法に関す
るものである。
【０００２】
【従来の技術】従来、ラテラルＰＮＰ型トランジスタを
含むバイポーラＩＣは、例えば、図３に示すように構成
されている。即ち、図３において、バイポーラＩＣ１
は、ｐ型シリコン基板２の表面に対して、熱拡散等によ
ってｎ+型埋込層３を形成し、該基板２の表面全体に亘
ってエピタキシャル成長等によりｎ-型層４を形成した
後に、該ｎ- 型層４の周囲にｐ+型層２ａ，２ｂを形成す
ることにより、上記ｎ-型層４を分離し、続いて、該ｎ-
型層４の表面に、熱拡散等（イオン注入の場合もあり）
によりｐ型拡散層５ａ，５ｂ，５ｃを形成すると共に、
該ｐ型拡散層５ｃとｐ+型層２ｂとの間の領域に、熱拡
散等によりｎ+型拡散層６を形成することにより、ＰＮ
Ｐ型トランジスタが構成されている。
含むバイポーラＩＣは、例えば、図３に示すように構成
されている。即ち、図３において、バイポーラＩＣ１
は、ｐ型シリコン基板２の表面に対して、熱拡散等によ
ってｎ+型埋込層３を形成し、該基板２の表面全体に亘
ってエピタキシャル成長等によりｎ-型層４を形成した
後に、該ｎ- 型層４の周囲にｐ+型層２ａ，２ｂを形成す
ることにより、上記ｎ-型層４を分離し、続いて、該ｎ-
型層４の表面に、熱拡散等（イオン注入の場合もあり）
によりｐ型拡散層５ａ，５ｂ，５ｃを形成すると共に、
該ｐ型拡散層５ｃとｐ+型層２ｂとの間の領域に、熱拡
散等によりｎ+型拡散層６を形成することにより、ＰＮ
Ｐ型トランジスタが構成されている。
【０００３】このように構成されたバイポーラＩＣ１
は、さらに、その表面を酸化させてＳｉＯ２の絶縁膜７
を形成し、該絶縁膜７にエッチング等によりコンタクト
ホール７ａ，７ｂ，７ｃを形成した後、該各コンタクト
ホール７ａ，７ｂ，７ｃを覆うように、電極８ａ，８
ｂ，８ｃを形成することにより、完成する。
は、さらに、その表面を酸化させてＳｉＯ２の絶縁膜７
を形成し、該絶縁膜７にエッチング等によりコンタクト
ホール７ａ，７ｂ，７ｃを形成した後、該各コンタクト
ホール７ａ，７ｂ，７ｃを覆うように、電極８ａ，８
ｂ，８ｃを形成することにより、完成する。
【０００４】かくして、バイポーラＩＣ１は、ｐ型拡散
層５ｂに接続された電極８ａがエミッタとして、ｐ型拡
散層５ｃに接続された電極８ｂがコレクタとして、また
ｎ+型拡散層６に接続された電極８ｃがベースとして、
それぞれ作用するようになっている。
層５ｂに接続された電極８ａがエミッタとして、ｐ型拡
散層５ｃに接続された電極８ｂがコレクタとして、また
ｎ+型拡散層６に接続された電極８ｃがベースとして、
それぞれ作用するようになっている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな構成のバイポーラＩＣ１においては、ＰＮＰ型トラ
ンジスタは、そのエミッタとして作用するｐ型拡散層５
ｂが、絶縁層７のコンタクトホール７ａとの合わせに余
裕を持たせる必要があるため、その面積が比較的大きく
なってしまう。従って、ＰＮＰトランジスタ全体が比較
的大きくなり、これによりバイポーラＩＣ１自体も大き
くなってしまうことになる。
うな構成のバイポーラＩＣ１においては、ＰＮＰ型トラ
ンジスタは、そのエミッタとして作用するｐ型拡散層５
ｂが、絶縁層７のコンタクトホール７ａとの合わせに余
裕を持たせる必要があるため、その面積が比較的大きく
なってしまう。従って、ＰＮＰトランジスタ全体が比較
的大きくなり、これによりバイポーラＩＣ１自体も大き
くなってしまうことになる。
【０００６】また、エミッタが比較的大きいことから、
ＰＮＰ型トランジスタの特性として、ｈＦＥが比較的低
くなってしまうという問題もあった。
ＰＮＰ型トランジスタの特性として、ｈＦＥが比較的低
くなってしまうという問題もあった。
【０００７】本発明は、以上の点に鑑み、エミッタが比
較的小さく構成され得るようにした、ＰＮＰ型トランジ
スタを有するバイポーラＩＣの構造及び製造方法を提供
することを目的としている。
較的小さく構成され得るようにした、ＰＮＰ型トランジ
スタを有するバイポーラＩＣの構造及び製造方法を提供
することを目的としている。
【０００８】
【課題を解決するための手段】上記目的は、ｐ型シリコ
ン基板の表面に対して、熱拡散等によってｎ+型埋込層
を形成し、その上から表面全体に亘ってエピタキシャル
成長等によりｎ-型層を形成して分離し、続いて、該ｎ-
型層の表面を酸化し、多結晶シリコンを堆積させ、エミ
ッタ及びコレクタ領域を窓開けして、上記窓から、拡散
またはイオン注入によりｐ型エミッタ層及びコレクタ層
を形成して、ＰＮＰトランジスタを構成するようにした
ことを特徴とする、トランジスタを有するバイポーラＩ
Ｃ及びその製造方法により、達成される。
ン基板の表面に対して、熱拡散等によってｎ+型埋込層
を形成し、その上から表面全体に亘ってエピタキシャル
成長等によりｎ-型層を形成して分離し、続いて、該ｎ-
型層の表面を酸化し、多結晶シリコンを堆積させ、エミ
ッタ及びコレクタ領域を窓開けして、上記窓から、拡散
またはイオン注入によりｐ型エミッタ層及びコレクタ層
を形成して、ＰＮＰトランジスタを構成するようにした
ことを特徴とする、トランジスタを有するバイポーラＩ
Ｃ及びその製造方法により、達成される。
【０００９】
【作用】上記構成によれば、バイポーラＩＣ内のＰＮＰ
トランジスタは、エミッタの２つのコンタクトホールが
セルフアラインにて形成されるため、エミッタを構成す
るｐ型拡散層自体は比較的小さく形成され得ると共に、
コンタクトホールは、上記ｐ型拡散領域を含む多結晶シ
リコン上に形成され得ることになり、従って、コンタク
トホールの合わせ余裕が十分確保され得ることになる。
トランジスタは、エミッタの２つのコンタクトホールが
セルフアラインにて形成されるため、エミッタを構成す
るｐ型拡散層自体は比較的小さく形成され得ると共に、
コンタクトホールは、上記ｐ型拡散領域を含む多結晶シ
リコン上に形成され得ることになり、従って、コンタク
トホールの合わせ余裕が十分確保され得ることになる。
【００１０】かくして、エミッタとして作用するｐ型拡
散層自体が、例えば最小線幅として小さく形成され得る
ことから、ＰＮＰ型トランジスタが小型に構成され得る
ことになり、バイポーラＩＣ全体も小型に構成され得る
こととなる。
散層自体が、例えば最小線幅として小さく形成され得る
ことから、ＰＮＰ型トランジスタが小型に構成され得る
ことになり、バイポーラＩＣ全体も小型に構成され得る
こととなる。
【００１１】また、エミッタとして作用するｐ型拡散層
が小さいことから、ＰＮＰ型トランジスタの特性として
のｈＦＥが高められ得ることになる。
が小さいことから、ＰＮＰ型トランジスタの特性として
のｈＦＥが高められ得ることになる。
【００１２】
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図１は、本発明によるバイポーラ
ＩＣの一実施例を示している。
明を詳細に説明する。図１は、本発明によるバイポーラ
ＩＣの一実施例を示している。
【００１３】図１において、バイポーラＩＣ１０は、ｐ
型シリコン基板１１の表面に対して、熱拡散等によって
ｎ+型埋込層１２を形成し、該基板１１の表面全体に亘
ってエピタキシャル成長等によりｎ-型層１３を形成し
た後に、該ｎ-型層１３の周囲にｐ+型層１２ａ，１２ｂ
を形成することにより、上記ｎ-型層１３を分離し、続
いて、該ｎ-型層１３の表面を薄く酸化させて、酸化膜
１４を形成した後に、その上に多結晶シリコン層１５を
堆積させる。そして、該多結晶シリコン層１５をエミッ
タ−コレクタ間（ベース領域）及びコレクタを囲む領域
を残してパターニングする（図１（Ａ）参照）。
型シリコン基板１１の表面に対して、熱拡散等によって
ｎ+型埋込層１２を形成し、該基板１１の表面全体に亘
ってエピタキシャル成長等によりｎ-型層１３を形成し
た後に、該ｎ-型層１３の周囲にｐ+型層１２ａ，１２ｂ
を形成することにより、上記ｎ-型層１３を分離し、続
いて、該ｎ-型層１３の表面を薄く酸化させて、酸化膜
１４を形成した後に、その上に多結晶シリコン層１５を
堆積させる。そして、該多結晶シリコン層１５をエミッ
タ−コレクタ間（ベース領域）及びコレクタを囲む領域
を残してパターニングする（図１（Ａ）参照）。
【００１４】その後、該多結晶シリコン層１５の上に、
レジスト１６を塗布して、フォトリソグラフィー法によ
って、該レジスト１６のパターンニングを行なう（図１
（Ｂ）参照）。
レジスト１６を塗布して、フォトリソグラフィー法によ
って、該レジスト１６のパターンニングを行なう（図１
（Ｂ）参照）。
【００１５】さらに、レジスト１６及び上記多結晶シリ
コン層１５をマスクとして、窓１５ａ，１５ｂ，１５ｃ
からイオン注入によって、ｎ-型層１３の表面領域に、
それぞれｐ型拡散層１７ａ，１７ｂ，１７ｃを形成する
と共に、該ｐ型拡散層１７ｃとｐ+型層１２ｂの間の領
域に、熱拡散またはイオン注入等によりｎ+型層１８を
形成する（図１（Ｃ）参照）ことにより、ラテラルＰＮ
Ｐ型トランジスタが構成されている。
コン層１５をマスクとして、窓１５ａ，１５ｂ，１５ｃ
からイオン注入によって、ｎ-型層１３の表面領域に、
それぞれｐ型拡散層１７ａ，１７ｂ，１７ｃを形成する
と共に、該ｐ型拡散層１７ｃとｐ+型層１２ｂの間の領
域に、熱拡散またはイオン注入等によりｎ+型層１８を
形成する（図１（Ｃ）参照）ことにより、ラテラルＰＮ
Ｐ型トランジスタが構成されている。
【００１６】その後、レジスト２０のパターニングを行
いコンタクトホールの領域の酸化膜１４をエッチングし
て除去する。この時、エミッタ部分は、さらにエミッタ
の周囲の多結晶シリコンに重なるように窓開けする（図
１（Ｄ）参照）。最後に図１（Ｅ）に示すように、表面
に、各電極１９ａ，１９ｂ及び１９ｃを形成することに
より、バイポーラＩＣ１０が完成する。
いコンタクトホールの領域の酸化膜１４をエッチングし
て除去する。この時、エミッタ部分は、さらにエミッタ
の周囲の多結晶シリコンに重なるように窓開けする（図
１（Ｄ）参照）。最後に図１（Ｅ）に示すように、表面
に、各電極１９ａ，１９ｂ及び１９ｃを形成することに
より、バイポーラＩＣ１０が完成する。
【００１７】ここで、該ｐ型層１７ｂは、比較的小さ
く、例えば最小線幅となるように形成されている。この
ｐ型層１７ｂに対しては、コンタクトホールの外周が多
結晶シリコン上に位置するように配置することで合わせ
余裕が確保される。
く、例えば最小線幅となるように形成されている。この
ｐ型層１７ｂに対しては、コンタクトホールの外周が多
結晶シリコン上に位置するように配置することで合わせ
余裕が確保される。
【００１８】本発明によるバイポーラＩＣ１０は、以上
のように構成されており、ＰＮＰ型トランジスタが、エ
ミッタとして作用するｐ型層１７ｂ，コレクタとして作
用するｐ型層１７ａ，１７ｃ、そしてベースとして作用
するｎ+型層１２，ｎ-型層１３，ｎ+型層１８により構
成される。従って、少なくともｐ型層１７ｂが小さく形
成され得るので、ＰＮＰ型トランジスタが小さく形成さ
れ得ることになり、かくして、バイポーラＩＣ１０全体
も小型に構成され得ることになる。
のように構成されており、ＰＮＰ型トランジスタが、エ
ミッタとして作用するｐ型層１７ｂ，コレクタとして作
用するｐ型層１７ａ，１７ｃ、そしてベースとして作用
するｎ+型層１２，ｎ-型層１３，ｎ+型層１８により構
成される。従って、少なくともｐ型層１７ｂが小さく形
成され得るので、ＰＮＰ型トランジスタが小さく形成さ
れ得ることになり、かくして、バイポーラＩＣ１０全体
も小型に構成され得ることになる。
【００１９】尚、上述した実施例においては、薄い酸化
膜１４を通してイオン注入により１７ａ，１７ｂ，１７
ｃを形成しているが、酸化膜１４を十分な厚さにし、レ
ジスト１６のパターニング後、エッチングにより１７
ａ，１７ｂ，１７ｃに該当する領域の酸化膜１４を取り
除いた後、レジストを除去し、熱拡散により１７ａ，１
７ｂ，１７ｃを形成するようにしてもよい。
膜１４を通してイオン注入により１７ａ，１７ｂ，１７
ｃを形成しているが、酸化膜１４を十分な厚さにし、レ
ジスト１６のパターニング後、エッチングにより１７
ａ，１７ｂ，１７ｃに該当する領域の酸化膜１４を取り
除いた後、レジストを除去し、熱拡散により１７ａ，１
７ｂ，１７ｃを形成するようにしてもよい。
【００２０】また、上記実施例では、ラテラルＰＮＰト
ランジスタを有するバイポーラＩＣ１０の場合について
説明したが、これに限らず、例えばバーチカルＰＮＰ型
トランジスタを有するバイポーラＩＣに本発明を適用す
ることを可能であり、このような場合にも、同様に小型
に構成され得ることになる。
ランジスタを有するバイポーラＩＣ１０の場合について
説明したが、これに限らず、例えばバーチカルＰＮＰ型
トランジスタを有するバイポーラＩＣに本発明を適用す
ることを可能であり、このような場合にも、同様に小型
に構成され得ることになる。
【００２１】
【発明の効果】以上述べたように、本発明によれば、エ
ミッタが比較的小さく構成され得るようにした、極めて
優れたＰＮＰ型トランジスタを有するバイポーラＩＣの
構造及び製造方法が提供され得ることになる。
ミッタが比較的小さく構成され得るようにした、極めて
優れたＰＮＰ型トランジスタを有するバイポーラＩＣの
構造及び製造方法が提供され得ることになる。
【図１】本発明によるバイポーラＩＣの一実施例の製造
工程を順次に示す、（Ａ）〜（Ｄ）はそれぞれ断面図で
ある。
工程を順次に示す、（Ａ）〜（Ｄ）はそれぞれ断面図で
ある。
【図２】図１のバイポーラＩＣの完成後の平面図であ
る。
る。
【図３】従来のバイポーラＩＣの一例を示す、（Ａ）は
断面図、及び（Ｂ）は平面図である。
断面図、及び（Ｂ）は平面図である。
１０ バイポーラＩＣ １１ ｐ型シリコン基板 １２ ｎ+型埋込層 １２ａ，１２ｂ ｐ+型層 １３ ｎ-型層 １４ 酸化膜 １５ 多結晶シリコン層 １６ レジスト １７ａ，１７ｂ，１７ｃ ｐ型拡散層 １９ａ，１９ｂ，１９ｃ 電極
Claims (2)
- 【請求項１】 ｐ型シリコン基板の表面に対して、熱拡
散等によってｎ+型埋込層を形成し、その上から表面全
体に亘ってエピタキシャル成長等によりｎ- 型層を形成
して分離し、続いて、該ｎ-型層の表面を酸化し、多結
晶シリコンを堆積させ、エミッタ及びコレクタ領域を窓
開けして、上記窓から、拡散またはイオン注入によりｐ
型エミッタ層及びコレクタ層を形成して、ＰＮＰトラン
ジスタを構成するようにしたことを特徴とする、トラン
ジスタを有するバイポーラＩＣの製造方法。 - 【請求項２】 ｐ型シリコン基板の表面に対して、熱拡
散等によってｎ+型埋込層を形成し、その上から表面全
体に亘ってエピタキシャル成長等によりｎ-型層を形成
して分離し、続いて、該ｎ-型層の表面を酸化し、多結
晶シリコンを堆積させ、エミッタ及びコレクタ領域を窓
開けして、上記窓から、拡散またはイオン注入によりｐ
型エミッタ層及びコレクタ層を形成して、ＰＮＰトラン
ジスタを構成するようにしたことを特徴とする、トラン
ジスタを有するバイポーラＩＣの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5187328A JPH0786295A (ja) | 1993-06-30 | 1993-06-30 | バイポーラｉｃの構造及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5187328A JPH0786295A (ja) | 1993-06-30 | 1993-06-30 | バイポーラｉｃの構造及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786295A true JPH0786295A (ja) | 1995-03-31 |
Family
ID=16204083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5187328A Pending JPH0786295A (ja) | 1993-06-30 | 1993-06-30 | バイポーラｉｃの構造及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786295A (ja) |
-
1993
- 1993-06-30 JP JP5187328A patent/JPH0786295A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0521450A (ja) | 半導体装置及びその製造方法 | |
| JPS59217364A (ja) | 半導体装置の製法 | |
| JPH0371772B2 (ja) | ||
| JPH0786295A (ja) | バイポーラｉｃの構造及び製造方法 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JPS63276263A (ja) | 半導体集積回路装置 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPH0239091B2 (ja) | ||
| JP2500427B2 (ja) | バイポ―ラ型半導体装置の製造方法 | |
| JP3104276B2 (ja) | 半導体装置の製造方法 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH0130310B2 (ja) | ||
| JPH03175676A (ja) | 半導体装置 | |
| JPS643068B2 (ja) | ||
| JPH0828368B2 (ja) | 半導体装置の製造方法 | |
| JPS61274324A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS6030150A (ja) | 半導体装置の製造方法 | |
| JPH056896A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH04100239A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPS62209858A (ja) | 半導体装置 | |
| JPH03155639A (ja) | 半導体装置の製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPS59177961A (ja) | 半導体装置の製造方法 |