JPH01319969A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高密度の素子分離が実現できる半導体装置の製
造方法に関するものである。

従来の技術 素子分離の方法として、ＰＮ接合分離、　ＬＯＧＯ３分
離などの絶縁分離などがある。第２図にＰＮ接合分離の
場合の製造工程断面図を示す。Ｐ型半導体基板１にＮ型
エピタキシャル層２を形成し、酸化膜３を形成した後、
レジストをマスクにして、分離となる領域の酸化膜３を
エツチングする。レジストを除去した後、たとえば、ボ
ロンを含むＣＶＤ５ｉ０２膜（以後ＢＳＧ膜と記す）を
堆積して熱処理を行ない、Ｎ型エピタキシャル層２にボ
ロンを拡散する。さらにＢＳＧ膜を除去した後、熱処理
を行ない少なくともＰ型半導体基板１に達するまでボロ
ンを拡散し、分離領域となるＰ型拡散層４を形成する。

発明が解決しようとする課題 このような従来の方法においては、完全に素子分離を行
なうために、エピタキシャル層よりも深（Ｐ型分離領域
を形成する必要がある。エピタキシャル層の厚さはトラ
ンジスタの耐圧等から決定されるが、特に、ＮＰＮ　ト
ランジスタとＶｅｒｔｉｃａｅ−ＰＮＰ　トランジスタ
を同一プロセスで形成する必要のあるアナログバイポー
ラプロセスにおいては、少なくとも２μｍ程度の厚さが
必要であり、それに伴ないＰ型分離領域の深さも２．５
μｍ程度にする必要がある。不純物の拡散は横方向にも
縦方向と同程度行なわれるため、たとえば分離幅を３μ
ｍで設計していたとしても出来あがりは、７μｍ程度に
なり高密度化の妨げとなる。

本発明はかかる点に鑑みてなされたもので、エピタキシ
ャル層が厚い場合でも分離領域に要する面積の小さい高
密度の半導体装置を提供することを目的としている。

課題を解決するための手段 本発明は半導体基（Ｆ７・の分離・しなる領域に溝を形
成Ｉ２、この溝に多結晶シＩＪ−ｖ７．．を充填１．た
後、多結晶シリコンから半導体基板に不純物を拡散ｉ、
、、、　”’Ｃ−分離領域を形成するこさζこよ＋１　
、分離領域に要４−る面積を小さくして高密度の半導体
装置を実現するものである。

作用 本発明は上記のように分離となる領域に形成した溝に多
結晶シリコンを充填し、この多結晶シリコンから溝の側
面及び底面を通して半導体基板（、−不純物を拡散する
ことにより、より少ない拡散で素子を完全に分離するこ
とができ、分離領域に要する面積が小さく、高密度の半
導体装置を実現することができる。

実施例 第１図は本発明の半導体装置の一実施例を示す製造工程
断面図である。

Ｐ型半導体基板１上にＮ型エピタキシャル層２を形成し
た後、たとえは５００Ａ程度の酸化膜１０、Ｉ２００Ａ
程度のＳｉ３Ｎ４膜１１．燐をｔ　ｔ；　ＣＶ　Ｄ　Ｓ
　ｉ　Ｏ２膜１２（以下ＰＳＧ膜と記す）を順次形成す
る。次にレジストをマスクにして分離となる領域のＰＳ
Ｇ膜１２．Ｓ　ｉ４　Ｎ４膜１１、酸化膜１０をドライ
エツチングし、さらにレジストを除去した後、ＰＳＧ膜
１２をマスクにしてエピタキシャル層２をドライエツチ
ングし、少なくともＰ型半導体基板１に到達するような
溝１３を形成する（第１図Ａ）。

次にＰＳＧ膜１２を除去した後、少な（とも溝が完全に
埋まる膜厚の多結晶シリコン摸１４を堆積する。次にた
とえばエッチバック法あるいはポリッシング法により溝
部にのみ多結晶シリコン膜１４が残るように多結晶シリ
コン膜１４を除去する。次にたとえばイオン注入法、気
相拡散法、固相拡散法、光ドーピング法等により、多結
晶シリコン膜１４にＰ型不純物、たとえばボロンを導入
する（第１図Ｂ）。この場合、多結晶シリコン膜１４を
堆積し、ボロンを導入した後、溝以外の多結晶シリコン
膜１４を除去してもよい。

次に熱処理を行ない、多結晶シリコン膜１４からボロン
を拡散してＰ型拡散頌域１５を形成し、分離領域の形成
は完了するく第１図（２）。

このように溝１３に多結晶シリコン膜１４を充填し、多
結晶シリコン膜１４から溝１３の側面及び底面を通して
不純物を半導体基板１及びエピタキシャル層２に拡散し
て分＠＠域を形成することにより、エピタキシャル層が
厚い場合においても、より少ない拡散で分離領域を形成
することができ、高密度化を図ることができる。

なお、Ｐ型拡散領域１５を形成するための熱処理におい
て、まず、８５０℃程度の低温で熱処理を行ない、多結
晶シリコン膜１４中のボロンの濃度分布を均一にした後
、９５０℃〜１０００℃程度の高温で熱処理を行ないＰ
型拡散領域１５を形成してもよい。この場合、Ｐ型拡散
領域１５の場所による不純物濃度のバラツキを少な（す
ることができ、分離特性を向上させることができる。

また、上記の実施例では溝１３に多結晶シリコン膜１４
を充填した後、引き続いて不純物を導入しているが、不
純物を導入する前に、たとえば９００℃で６０分程度の
熱処理を行ない、多結晶シリコン膜１４と半導体基板１
あるいはエピタキシャル層２との１面（ご形成された自
然酸化膜を破壊した後、不純物を導入し、熱処理をして
多結晶シリコン膜１４から不純物を拡散し、Ｐ型拡散領
域１５を形成してもよい。この場合、自然酸化膜による
不純物の拡散バラツキを少な（することができ、分離特
性を向上させることができる。

また、上記実施例では溝部１３に多結晶シリコン膜１４
を充填した後、不純物を導入しているが、不純物を含む
多結晶シリコン膜（ドープト多結晶シリコン）を直接溝
１３に充填してもよい。

この場合、イオン注入法等による不純物導入工程を省く
ことができ、工程数を減らすことができる。

さらに、上記実施例では少な（とも半導体基板１に到達
するように溝１３を形成しているが、半導体基板１の近
傍まで溝を形成し、後で形成するＰ型拡散領域１５が半
導体基板１に到達するように溝に充填した多結晶シリコ
ン膜１４から不純物を拡散して分離領域を形成すること
も可能である。

発明の効果 以上のように、本発明は分離となる領域に形成した溝に
多結晶シリコン膜を充填し、この多結へ１シリコン膜か
ら溝の側面、底面を通して不純物置拡散して分離領域を
形成していることにより、エピタキシャル層が厚い場合
でもより少ない拡散で素子努離を完全に行なうことがで
き、分離領域に要する面積が小さく、高密度の半導体装
置を実現できる方法であって実用的にきわめて有用であ
る。

さらに加えて、本発明では従来の多結晶シリコンを溝に
充填する絶縁分離、いわゆるトレンヂ分離のような溝の
側面及び底面に酸化膜あるい１まＳｉ３Ｎ＋膜等の異種
物質が存在している場合のように、分離工程以後の熱処
理あるいは酸化工程において、これらの異種物質とシリ
コンとの熱膨張係数の違いによるストレスの発生により
、リーク電流の増加といったようなデバイス特性の劣化
が生じることがなく、実用的にきわめて有用な分離形成
方法である。

【図面の簡単な説明】

第１図は本発明の一実施例にかかる半導体装置の製造工
程断面図、第２図は従来の半導体装置の構造断面図であ
る。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型エ
ピタキシャル層、３，１０・・・・・・酸化膜、１１・
・・・・・Ｓｉ３Ｎ４膜、１２・・・・・・ＰＳＧ膜、
１３・・・・・・溝、１４・・・・・・多結晶シリコン
膜、４，１５・・・・・・Ｐ型拡散領域。 代理人の氏名　弁理士　中尾敏男　ほか１名第１図

Claims (4)

【特許請求の範囲】
1. （１）一方導電型半導体基板に溝部を形成する工程と、
   前記溝部に多結晶シリコンを充填する工程と、前記多結
   晶シリコンに他方導電型不純物を導入する工程と、前記
   半導体基板を熱処理して前記多結晶シリコンから前記半
   導体基板に前記他方導電型不純物を拡散する工程とを少
   なくとも含む半導体装置の製造方法。
2. （２）溝部に多結晶シリコンを充填し、熱処理を施した
   後、前記多結晶シリコンに他方導電型不純物を導入する
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置の製造方法。
3. （３）熱処理工程において、まず低温で熱処理を行なっ
   た後、さらに高温で熱処理を行なうことを特徴とする特
   許請求の範囲第１項記載の半導体装置の製造方法。
4. （４）溝部を形成し、他方導電型不純物を含む多結晶シ
   リコンを前記溝部に充填した後、熱処理を行なうことを
   特徴とする特許請求の範囲第１項記載の半導体装置の製
   造方法。