CN102315154A - 绝缘体上硅结构及其制造方法、半导体器件 - Google Patents

绝缘体上硅结构及其制造方法、半导体器件 Download PDF

Info

Publication number
CN102315154A
CN102315154A CN201110296304A CN201110296304A CN102315154A CN 102315154 A CN102315154 A CN 102315154A CN 201110296304 A CN201110296304 A CN 201110296304A CN 201110296304 A CN201110296304 A CN 201110296304A CN 102315154 A CN102315154 A CN 102315154A
Authority
CN
China
Prior art keywords
silicon
substrate
layer
shallow
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110296304A
Other languages
English (en)
Inventor
李乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110296304A priority Critical patent/CN102315154A/zh
Publication of CN102315154A publication Critical patent/CN102315154A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明提供了一种绝缘体上硅结构及其制造方法、半导体器件。根据本发明的具有浅沟槽隔离的绝缘体上硅结构包括：硅顶层、掩埋氧化物层、硅基底层；其中所述硅顶层中形成有电路和第一浅沟槽隔离区域，并且所述第一浅沟槽隔离区域穿过所述掩埋氧化物层并进入所述硅基底层。邻接的第一部分和第二部分；其中所述第一部分包括硅顶层、掩埋氧化物层、硅基底层，其中所述硅顶层中形成有电路和第一浅沟槽隔离区域，并且所述第一浅沟槽隔离区域穿过所述掩埋氧化物层并进入所述硅基底层；并且所述第二部分仅具有硅基底层，且所述硅基底层中形成了第二浅沟槽隔离区域。

Description

绝缘体上硅结构及其制造方法、半导体器件
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种浅沟槽隔离及包含该浅沟槽隔离的半导体器件，此外，本发明还涉及所述绝缘体上硅结构的制造方法。
背景技术
完整的电路是由分离的器件通过特定的电学通路连接起来的，因此在集成电路制造中必须能够把器件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路结构。隔离不好会造成漏电、击穿低、闩锁效应等。因此隔离技术是集成电路制造中一项关键技术。
随着器件向深亚微米发展，由于传统的区域氧化法(local oxidation ofsilicon，LOCOS)结构存在应力和鸟嘴问题，并存在场氧减薄效应，于是出现了STI(shallow trench isolation浅沟槽隔离)隔离技术，在0.25μm及以下技术节点中，STI隔离技术被广泛采用。
浅沟槽隔离技术的基本流程包括：先淀积氮化硅，然后在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用化学气相沉积(Chemical Vapor Deposition，CVD)在沟槽中淀积二氧化硅，最后通过化学机械研磨(Chemical MechanicalPolishing，CMP)进行平坦化，形成沟槽隔离区和有源区。
图1示意性地示出了现有技术中的具有浅沟槽隔离的绝缘体上硅结构。绝缘体上硅(SOI，silicon-on-insulator)由硅顶层TS、掩埋氧化物层BOX、硅基底层Sub组成。其中，硅顶层TS中形成电路。硅基底层Sub一般较厚，其主要作用是为上面的两层提供机械支撑。其中，硅顶层TS中形成了浅沟槽隔离STIOX。该浅沟槽隔离STIOX形成在掩埋氧化物层BOX上方。
但是，如图1所示的绝缘体上硅结构存在一个问题，即通常用于制作CMOS器件的绝缘体上硅(SOI)硅片要求硅顶层TS比较薄，例如5-300纳米，而在某些特殊应用中，硅顶层TS太薄而无法满足其它与CMOS器件搭配使用的器件的制造要求，举例来说，对于COMS图像传感器中的感应二极管之类的器件来说，其厚度要求一般不小于例如1微米，这样就产生了多种器件互相不兼容的问题。
发明内容
本发明的一个目的是在上述解决绝缘体上硅(SOI)硅片上制作多种器件而造成的对顶层硅要求不兼容时，提供一种可以同时在不同区域(例如图3所示的A区域以及B区域)形成STI的简便方法。
具体地说，本发明提出的一种解决办法就是如图3所示的，在绝缘体上硅(SOI)硅片的硅顶层TS上制作CMOS器件，如图所标的A区域；而通过光刻、蚀刻工艺在部分区域去除硅顶层TS和掩埋氧化物层BOX，在该区域制作要求厚硅层的器件，如图所示的B区域。
更具体地说，根据本发明的第一方面，提供了一种具有浅沟槽隔离的绝缘体上硅结构，其包括：硅顶层、掩埋氧化物层、硅基底层；其中所述硅顶层中形成有电路和第一浅沟槽隔离区域，并且所述第一浅沟槽隔离区域穿过所述掩埋氧化物层并进入所述硅基底层。邻接的第一部分和第二部分；其中所述第一部分包括硅顶层、掩埋氧化物层、硅基底层，其中所述硅顶层中形成有电路和第一浅沟槽隔离区域，并且所述第一浅沟槽隔离区域穿过所述掩埋氧化物层并进入所述硅基底层；并且所述第二部分仅具有硅基底层，且所述硅基底层中形成了第二浅沟槽隔离区域。
优选地，在上述具有浅沟槽隔离的绝缘体上硅结构中，所述掩埋氧化物层、所述第一浅沟槽隔离区域和所述第二浅沟槽隔离区域具有同种材料。
优选地，在上述具有浅沟槽隔离的绝缘体上硅结构中，所述绝缘体上硅结构包括绝缘体上锗结构。
通过采用根据本发明第一方面所述的具有浅沟槽隔离的绝缘体上硅结构，对于不要求较大厚度的器件，可以直接形成在硅顶层中，这些形成在硅顶层中的器件通过第一浅沟槽隔离区域相互隔离，而对于要求较大厚度的器件，则可以形成在硅基底层中，且这些器件通过第二浅沟槽隔离区域来相互隔离，由此，在采用这种方案解决在绝缘体上硅硅片上制作多种器件而造成的对顶层硅要求不兼容的问题时，可以有一种更加简便的浅沟槽隔离STI形成方法。
根据本发明的第二方面，提供了一种半导体器件(例如MOS晶体管器件或者存储器件)，其采用了根据本发明第一方面所述的具有浅沟槽隔离的绝缘体上硅结构。
由于采用了根据本发明第一方面所述的具有浅沟槽隔离的绝缘体上硅结构，因此，本领域技术人员可以理解的是，根据本发明第二方面的半导体器件同样能够实现根据本发明的第一方面的具有浅沟槽隔离的绝缘体上硅结构所能实现的有益技术效果。
根据本发明的第三方面，提供了一种具有浅沟槽隔离的绝缘体上硅结构的制造方法，其包括：提供基片，所述基片具有硅顶层、掩埋氧化物层以及硅基底层；在所述基片中形成多个浅沟槽隔离区域，使得所述多个沟槽隔离区域穿过所述硅顶层和所述掩埋氧化物层并进入所述硅基底层；以及对形成有所述多个浅沟槽隔离区域的基片进行刻蚀，使得部分地去除所述基片的所述硅顶层和所述掩埋氧化物层。
根据本发明的第四方面，提供了一种具有浅沟槽隔离的绝缘体上硅结构的制造方法，其包括：提供基片，所述基片具有硅顶层、掩埋氧化物层以及硅基底层；对所述基片进行刻蚀，以将所述基片分成第一部分和第二部分的基片，其中第二部分基片中的掩埋氧化物层、硅基底层被去除；以及分别在所述第一部分和所述第二部分中形成第一浅沟槽隔离区域以及第二浅沟槽隔离区域。
通过采用根据本发明第三方面和本发明第四方面的具有浅沟槽隔离的绝缘体上硅结构的制造方法，可制造根据本发明第一方面所述的具有浅沟槽隔离的绝缘体上硅结构。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了现有技术中的具有浅沟槽隔离的绝缘体上硅结构。
图2示意性地示出了根据本发明实施例的具有浅沟槽隔离的绝缘体上硅结构的具体示例。
图3示意性地示出了根据本发明实施例的具有浅沟槽隔离的绝缘体上硅结构的另一具体示例。
图4至图6示意性地示出了根据本发明实施例的具有浅沟槽隔离的绝缘体上硅结构的制造方法的结构示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
<第一实施例>
图2示意性地示出了根据本发明实施例的具有浅沟槽隔离的绝缘体上硅结构的一个具体示例。
如图2所示，根据本发明实施例的具有浅沟槽隔离的绝缘体上硅结构包括：硅顶层TS、掩埋氧化物层BOX、硅基底层Sub；其中所述硅顶层TS中形成有电路(未示出)和第一浅沟槽隔离STIOX1。与图1所示的现有技术中的具有浅沟槽隔离的绝缘体上硅结构不同的是，所述第一浅沟槽隔离区域STIOX1穿过所述掩埋氧化物层BOX并进入所述硅基底层Sub。
其中，所述掩埋氧化物层BOX和所述第一浅沟槽隔离区域STIOX1可以是同种材料，例如二氧化硅。
此外。硅顶层TS和硅基底层Sub也可以是同种材料，例如硅。
对于任何熟悉本领域的技术人员而言，上述具有浅沟槽隔离的绝缘体上硅结构同样可以用于绝缘体上锗(GeOI)器件等，应该绝缘体上硅结构应该广义地理解为包括绝缘体上锗器件。
优选地，上述具有浅沟槽隔离的绝缘体上硅结构可有利地用于各种半导体器件，例如MOS晶体管器件或者DRAM(Dynamic Random Access Memory，动态随机存取存储器)存储器件。
图3示意性地示出了根据本发明实施例的具有浅沟槽隔离的绝缘体上硅结构的另一具体示例。
图3所示的绝缘体上硅结构被分成两部分，第一部分具有图2所示的结构，而第二部分则仅仅具有一层硅基底层Sub的结构。
并且，图3所示的绝缘体上硅结构除了具有邻接的第一部分中的第一浅沟槽隔离区域STIOX1之外，还具有第二部分中的第二浅沟槽隔离区域STIOX2。第二浅沟槽隔离区域STIOX2位于硅基底层Sub中。
由此，通过采用图3所示的具有浅沟槽隔离的绝缘体上硅结构，对于不要求较大厚度的器件，可以直接形成在硅顶层TS中，这些形成在硅顶层TS中的器件通过第一浅沟槽隔离区域STIOX1来相互隔离，而对于要求较大厚度的器件，则可以形成在硅基底层Sub中，且这些器件通过第二浅沟槽隔离区域STIOX2来相互隔离，由此通过同时在图3所示的A区域以及B区域这两个不同区域形成浅沟槽隔离STl的简便方法，在采用图3所示的这种方案解决在绝缘体上硅硅片上制作多种器件而造成的对顶层硅要求不兼容的问题时，可以有一种更加简便的浅沟槽隔离STI形成方法。
因此，本发明能够在不对现有器件结构进行大工作量的改进的前提下，有效地解决上述技术问题。
进一步，本发明还提供了采用图2或图3所示的绝缘体上硅结构的半导体器件，例如MOS器件等。
<第二实施例>
现在结合附图3至图5来描述根据本发明实施例的具有浅沟槽隔离的绝缘体上硅结构的制造方法的一个具体示例。
首先提供如图4所示的基片，该基片具有硅顶层TS、掩埋氧化物层BOX、硅基底层Sub三层结构。
随后在所述硅片结构中形成多个浅沟槽隔离区域(图中示出了2个浅沟槽隔离区域STIOX1、STIOX2)，并且使得这些浅沟槽隔离区域(STIOX1、STIOX2)进入硅基底层Sub，所形成的结构如图5所示。
此后对形成有浅沟槽隔离区域的基片进行刻蚀，使得部分地去除基片的硅顶层TS和掩埋氧化物层BOX，使得基片的去除部分仅剩余硅基底层Sub，所形成的结构如图3所示。
因此，可以利用该去除部分的硅基底层Sub中的(第二)浅沟槽隔离区域STIOX2来对浅沟槽隔离区域STIOX2两侧的区域进行隔离，从而利用隔离后的区域制造要求较大厚度的器件。
<第三实施例>
现在结合附图3、图4和图6来描述根据本发明实施例的具有浅沟槽隔离的绝缘体上硅结构的制造方法的另一个具体示例。
与第二实施例所述的制造方法不同的是，第三实施例的制造方法，相对图4所示的基片进行刻蚀，以形成图6所示的分成第一部分和第二部分的基片，其中第二部分基片中的掩埋氧化物层BOX、硅基底层Sub被去除。
此后分别在第一部分和第二部分中形成第一浅沟槽隔离区域STIOX1以及第二浅沟槽隔离区域STIOX2，从而形成图3所示的结构。
从第二实施例所述的制造方法和第三实施例所述的制造方法可以看出，本发明能仅仅通过制造工艺的简单改进，即形成可用于要求较大厚度的器件的制造，而无需对现有规范的硅片或工艺进行复杂改进。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种具有浅沟槽隔离的绝缘体上硅结构，其特征在于包括邻接的第一部分和第二部分；
其中所述第一部分包括硅顶层、掩埋氧化物层、硅基底层，其中所述硅顶层中形成有电路和第一浅沟槽隔离区域，并且所述第一浅沟槽隔离区域穿过所述掩埋氧化物层并进入所述硅基底层；
并且所述第二部分仅具有硅基底层，且所述硅基底层中形成了第二浅沟槽隔离区域。
2.根据权利要求1所述的具有浅沟槽隔离的绝缘体上硅结构，其特征在于，所述掩埋氧化物层、所述第一浅沟槽隔离区域和第二浅沟槽隔离区域具有同种材料。
3.根据权利要求1或2所述的具有浅沟槽隔离的绝缘体上硅结构，其特征在于，所述绝缘体上硅结构包括绝缘体上锗结构。
4.一种半导体器件，其特征在于包括根据权利要求1至3之一所述的具有浅沟槽隔离的绝缘体上硅结构。
5.根据权利要求4所述的半导体器件，其特征在于，所述半导体器件为MOS晶体管。
6.一种具有浅沟槽隔离的绝缘体上硅结构的制造方法，其特征在于包括：
提供基片，所述基片具有硅顶层、掩埋氧化物层以及硅基底层；
在所述基片中形成多个浅沟槽隔离区域，使得所述多个沟槽隔离区域穿过所述硅顶层和所述掩埋氧化物层并进入所述硅基底层；以及
对形成有所述多个浅沟槽隔离区域的基片进行刻蚀，使得部分地去除所述基片的所述硅顶层和所述掩埋氧化物层。
7.一种具有浅沟槽隔离的绝缘体上硅结构的制造方法，其特征在于包括：提供基片，所述基片具有硅顶层、掩埋氧化物层以及硅基底层；
对所述基片进行刻蚀，以将所述基片分成第一部分和第二部分的基片，其中第二部分基片中的掩埋氧化物层、硅基底层被去除；以及
分别在所述第一部分和所述第二部分中形成第一浅沟槽隔离区域以及第二浅沟槽隔离区域。
CN201110296304A 2011-09-30 2011-09-30 绝缘体上硅结构及其制造方法、半导体器件 Pending CN102315154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110296304A CN102315154A (zh) 2011-09-30 2011-09-30 绝缘体上硅结构及其制造方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110296304A CN102315154A (zh) 2011-09-30 2011-09-30 绝缘体上硅结构及其制造方法、半导体器件

Publications (1)

Publication Number Publication Date
CN102315154A true CN102315154A (zh) 2012-01-11

Family

ID=45428178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110296304A Pending CN102315154A (zh) 2011-09-30 2011-09-30 绝缘体上硅结构及其制造方法、半导体器件

Country Status (1)

Country Link
CN (1) CN102315154A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319969A (ja) * 1988-06-21 1989-12-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20010026995A1 (en) * 2000-03-28 2001-10-04 Keita Kumamoto Method of forming shallow trench isolation
CN1411066A (zh) * 2001-09-27 2003-04-16 株式会社东芝 半导体装置和半导体装置的制造方法
CN1430279A (zh) * 2001-12-25 2003-07-16 株式会社东芝 具有部分soi结构的半导体器件及其制造方法
CN1438712A (zh) * 2002-02-13 2003-08-27 株式会社东芝 具有部分绝缘体基或部分空洞基外延硅构造的半导体器件
US20040110383A1 (en) * 2002-12-05 2004-06-10 Hiroyuki Tanaka Method of forming device isolation trench
CN101221901A (zh) * 2007-01-11 2008-07-16 国际商业机器公司 应力绝缘体上硅场效应晶体管及其制作方法
US20080237778A1 (en) * 2007-03-27 2008-10-02 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US20090001502A1 (en) * 2007-06-29 2009-01-01 Armin Tilke Semiconductor Devices and Methods of Manufacture Thereof
US20090230504A1 (en) * 2008-03-17 2009-09-17 Kabushiki Kaisha Toshiba HOT process STI in SRAM device and method of manufacturing
US20100006973A1 (en) * 2008-03-17 2010-01-14 Kabushiki Kaisha Toshiba STI Structure At SOI/Bulk Transition For HOT Device
CN102184885A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 沟槽隔离结构及其制作方法
US20110266651A1 (en) * 2009-02-24 2011-11-03 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing components

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319969A (ja) * 1988-06-21 1989-12-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20010026995A1 (en) * 2000-03-28 2001-10-04 Keita Kumamoto Method of forming shallow trench isolation
CN1411066A (zh) * 2001-09-27 2003-04-16 株式会社东芝 半导体装置和半导体装置的制造方法
CN1430279A (zh) * 2001-12-25 2003-07-16 株式会社东芝 具有部分soi结构的半导体器件及其制造方法
CN1438712A (zh) * 2002-02-13 2003-08-27 株式会社东芝 具有部分绝缘体基或部分空洞基外延硅构造的半导体器件
US20040110383A1 (en) * 2002-12-05 2004-06-10 Hiroyuki Tanaka Method of forming device isolation trench
CN101221901A (zh) * 2007-01-11 2008-07-16 国际商业机器公司 应力绝缘体上硅场效应晶体管及其制作方法
US20080237778A1 (en) * 2007-03-27 2008-10-02 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US20090001502A1 (en) * 2007-06-29 2009-01-01 Armin Tilke Semiconductor Devices and Methods of Manufacture Thereof
US20090230504A1 (en) * 2008-03-17 2009-09-17 Kabushiki Kaisha Toshiba HOT process STI in SRAM device and method of manufacturing
US20100006973A1 (en) * 2008-03-17 2010-01-14 Kabushiki Kaisha Toshiba STI Structure At SOI/Bulk Transition For HOT Device
US20110266651A1 (en) * 2009-02-24 2011-11-03 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing components
CN102184885A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 沟槽隔离结构及其制作方法

Similar Documents

Publication Publication Date Title
US9059243B2 (en) Shallow trench isolation structures
US8823132B2 (en) Two-portion shallow-trench isolation
US7927968B2 (en) Dual stress STI
CN101996922B (zh) Soi晶片及其形成方法
US20120223408A1 (en) Semiconductor device and fabrication method thereof
CN101593718A (zh) 形成集成电路结构的方法
CN102790084A (zh) 锗和iii-v混合共平面的soi半导体结构及其制备方法
US20180358390A1 (en) Dielectric capacitor
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
JP2006013341A (ja) 半導体装置の製造方法
CN101894741A (zh) 混合半导体基片的制造方法
US20090072355A1 (en) Dual shallow trench isolation structure
US20160111295A1 (en) Method for fabricating semiconductor device
US8940615B2 (en) Method of forming isolation structure
US8963281B1 (en) Simultaneous isolation trench and handle wafer contact formation
CN102315154A (zh) 绝缘体上硅结构及其制造方法、半导体器件
CN112885840B (zh) 三维存储器及其制作方法
US20120126334A1 (en) Breakdown voltage improvement with a floating substrate
CN102386134B (zh) 制作半导体器件结构的方法
JP2011049603A (ja) 半導体装置およびその製造方法
CN103021928A (zh) 半导体隔离区制造方法
US20070166952A1 (en) Dual isolation structure of semiconductor device and method of forming the same
JP2013115199A (ja) Ｓｏｉウエハおよびｓｏｉウエハの製造方法
KR100968305B1 (ko) Ｓｏｉ 및 벌크 실리콘 영역을 포함하는 반도체 장치 내의ｓｔｉ 형성
KR20000045893A (ko) 반도체장치의 소자분리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140507

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140507

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120111