JPH05121535A - 不純物拡散方法およびウエハの誘電体分離方法 - Google Patents
不純物拡散方法およびウエハの誘電体分離方法Info
- Publication number
- JPH05121535A JPH05121535A JP28336891A JP28336891A JPH05121535A JP H05121535 A JPH05121535 A JP H05121535A JP 28336891 A JP28336891 A JP 28336891A JP 28336891 A JP28336891 A JP 28336891A JP H05121535 A JPH05121535 A JP H05121535A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- groove
- semiconductor film
- film
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体に深い溝や狭い溝を掘り込んだ場合にも
溝面に不純物を所望の不純物濃度で均一に拡散できるよ
うにし、かつこれを利用して誘電体分離構造のウエハの
半導体領域と誘電体膜の間に高不純物濃度の拡散層を作
り込む。 【構成】溝面に不純物を含む半導体膜を気相成長させた
後に熱処理を施して半導体膜から不純物を溝の半導体表
面部に拡散させ、ウエハの誘電体分離の際は分離溝の不
純物を含む半導体膜を気相成長させた後に熱酸化処理を
施して不純物を拡散させるとともに半導体膜を酸化して
酸化半導体膜とし、これを誘電体分離用の誘電体膜に利
用する。
溝面に不純物を所望の不純物濃度で均一に拡散できるよ
うにし、かつこれを利用して誘電体分離構造のウエハの
半導体領域と誘電体膜の間に高不純物濃度の拡散層を作
り込む。 【構成】溝面に不純物を含む半導体膜を気相成長させた
後に熱処理を施して半導体膜から不純物を溝の半導体表
面部に拡散させ、ウエハの誘電体分離の際は分離溝の不
純物を含む半導体膜を気相成長させた後に熱酸化処理を
施して不純物を拡散させるとともに半導体膜を酸化して
酸化半導体膜とし、これを誘電体分離用の誘電体膜に利
用する。
Description
【0001】
【産業上の利用分野】本発明は、半導体内に掘り込まれ
た溝の半導体表面部に不純物を拡散する方法およびこれ
を利用して半導体ウエハを誘電体分離する方法に関す
る。
た溝の半導体表面部に不純物を拡散する方法およびこれ
を利用して半導体ウエハを誘電体分離する方法に関す
る。
【0002】
【従来の技術】集積回路装置の将来の立体構造化等のた
めに最近では半導体内にトレンチ溝を深く掘り込む技術
が進歩し、これに関連して溝の表面への不純物拡散が種
々試みられている。以下、その代表例を図6以降を参照
して説明する。
めに最近では半導体内にトレンチ溝を深く掘り込む技術
が進歩し、これに関連して溝の表面への不純物拡散が種
々試みられている。以下、その代表例を図6以降を参照
して説明する。
【0003】図6は半導体1に掘り込まれた溝3の表面
に不純物をイオン注入法により直接導入する従来方法を
示す。溝3は半導体1の表面に付けた酸化膜等をマスク
膜2としてふつうはドライエッチング法によりトレンチ
状に掘り込まれ、図6(a) のイオン注入工程ではこのマ
スク膜2が不純物5aを溝3の表面に選択的に導入するた
めのマスクとして利用される。通常のイオン注入法では
不純物5aを溝3の底面には導入できるが側面にはほとん
ど導入できないので、イオンビームを図でAやBで示す
斜め方向から照射する。このためには、半導体1のウエ
ハをイオン注入装置のターゲット用回転台の中心からず
れた位置の受台に傾けた姿勢で装荷し、さらには受台を
回転させるようにすればよい。
に不純物をイオン注入法により直接導入する従来方法を
示す。溝3は半導体1の表面に付けた酸化膜等をマスク
膜2としてふつうはドライエッチング法によりトレンチ
状に掘り込まれ、図6(a) のイオン注入工程ではこのマ
スク膜2が不純物5aを溝3の表面に選択的に導入するた
めのマスクとして利用される。通常のイオン注入法では
不純物5aを溝3の底面には導入できるが側面にはほとん
ど導入できないので、イオンビームを図でAやBで示す
斜め方向から照射する。このためには、半導体1のウエ
ハをイオン注入装置のターゲット用回転台の中心からず
れた位置の受台に傾けた姿勢で装荷し、さらには受台を
回転させるようにすればよい。
【0004】図6(b) の熱拡散工程では、このように溝
3の表面に導入された例えばn形の不純物5aを高温熱処
理によって半導体1の溝表面部に拡散させて拡散層5と
し、例えばp形の半導体1との間にpn接合を形成させ
る。かかるpn接合の接合容量は例えば集積回路の記憶回
路要素用の縦形のキャパシタとして利用されるが、その
容量値を増すために溝3を深くすればするほど溝面への
不純物導入が困難になるので、拡散層5の不純物濃度が
平均的に低下しかつ溝3の深さ方向にも不均一になりや
すい問題がある。
3の表面に導入された例えばn形の不純物5aを高温熱処
理によって半導体1の溝表面部に拡散させて拡散層5と
し、例えばp形の半導体1との間にpn接合を形成させ
る。かかるpn接合の接合容量は例えば集積回路の記憶回
路要素用の縦形のキャパシタとして利用されるが、その
容量値を増すために溝3を深くすればするほど溝面への
不純物導入が困難になるので、拡散層5の不純物濃度が
平均的に低下しかつ溝3の深さ方向にも不均一になりや
すい問題がある。
【0005】図7の従来方法は溝面に半導体膜4を付け
た上で不純物をイオン注入することによりこの点を解決
するものである(PCTの公開公報WO85/04760号を参
照) 。図7(a) の工程では、溝3の表面に半導体1を覆
うマスク膜2上を含めて多結晶シリコンや非晶質シリコ
ンからなる薄い半導体膜4を付け、次の図7(b) の工程
でこの半導体層4に不純物5aをイオン注入する。不純物
5aは半導体膜4の溝3の底面部やマスク膜2の上側部分
に導入されて溝3の側面部にはほとんど導入されない
が、次の図7(c) の熱拡散工程では半導体膜4用の多結
晶シリコン等の中の不純物5aの拡散速度が半導体1の単
結晶シリコン中より格段に高いので、図ではUで示す底
面部からの上方拡散とDで示す上部からの下方拡散によ
り溝側面部を含む半導体膜4内の不純物濃度が短時間内
に均一になる。
た上で不純物をイオン注入することによりこの点を解決
するものである(PCTの公開公報WO85/04760号を参
照) 。図7(a) の工程では、溝3の表面に半導体1を覆
うマスク膜2上を含めて多結晶シリコンや非晶質シリコ
ンからなる薄い半導体膜4を付け、次の図7(b) の工程
でこの半導体層4に不純物5aをイオン注入する。不純物
5aは半導体膜4の溝3の底面部やマスク膜2の上側部分
に導入されて溝3の側面部にはほとんど導入されない
が、次の図7(c) の熱拡散工程では半導体膜4用の多結
晶シリコン等の中の不純物5aの拡散速度が半導体1の単
結晶シリコン中より格段に高いので、図ではUで示す底
面部からの上方拡散とDで示す上部からの下方拡散によ
り溝側面部を含む半導体膜4内の不純物濃度が短時間内
に均一になる。
【0006】半導体1への不純物拡散はかかる半導体膜
4の内部拡散後ないしそれと同時に進行するが、半導体
膜4の内部の不純物5aの濃度が均一なので拡散層5の不
純物濃度が溝3の深さ方向にほぼ均一化され、かつ半導
体膜4の溝3の近傍の部分にイオン注入された不純物5a
も半導体1に拡散されるので拡散層5の不純物濃度を図
6の場合より高めることができる。
4の内部拡散後ないしそれと同時に進行するが、半導体
膜4の内部の不純物5aの濃度が均一なので拡散層5の不
純物濃度が溝3の深さ方向にほぼ均一化され、かつ半導
体膜4の溝3の近傍の部分にイオン注入された不純物5a
も半導体1に拡散されるので拡散層5の不純物濃度を図
6の場合より高めることができる。
【0007】
【発明が解決しようとする課題】図6の従来技術では、
前述のように溝3が深くなるとイオン注入による不純物
導入が困難なので、拡散層5の不純物濃度が低下しかつ
溝の深さ方向に不均一になる問題があり、とくに溝の深
さが30μm以上になるとこの従来方法はほとんど適用で
きなくなる。図7の従来技術ではこの難点はかなり解決
されるが、溝3の幅が半導体膜4を設けただけ狭くなる
ので、溝幅が元々狭い場合はイオン注入時に半導体膜4
に充分な量の不純物を導入するのが実際上容易でなく、
拡散層5に高い不純物濃度を与えるのは困難である。さ
らに、拡散層5の不純物濃度の溝の深さ方向の均一性も
溝が深くかつ狭くなるほど低下しやすく、とくに溝の深
さが上述の30μm以上になると充分な均一性を得るのは
困難である。
前述のように溝3が深くなるとイオン注入による不純物
導入が困難なので、拡散層5の不純物濃度が低下しかつ
溝の深さ方向に不均一になる問題があり、とくに溝の深
さが30μm以上になるとこの従来方法はほとんど適用で
きなくなる。図7の従来技術ではこの難点はかなり解決
されるが、溝3の幅が半導体膜4を設けただけ狭くなる
ので、溝幅が元々狭い場合はイオン注入時に半導体膜4
に充分な量の不純物を導入するのが実際上容易でなく、
拡散層5に高い不純物濃度を与えるのは困難である。さ
らに、拡散層5の不純物濃度の溝の深さ方向の均一性も
溝が深くかつ狭くなるほど低下しやすく、とくに溝の深
さが上述の30μm以上になると充分な均一性を得るのは
困難である。
【0008】かかる現状を鑑み、本発明は溝が深くない
し狭い場合でもその側面の半導体に拡散層を所望の不純
物濃度でかつ溝の深さ方向につき良好な均一性で拡散で
きる方法を提供することを目的とする。
し狭い場合でもその側面の半導体に拡散層を所望の不純
物濃度でかつ溝の深さ方向につき良好な均一性で拡散で
きる方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上述の目的は本発明の不
純物拡散方法によれば、溝の表面に半導体膜を不純物を
含有した状態で気相成長させた後に熱処理により不純物
を半導体膜から半導体の溝表面部に熱拡散させることに
より達成される。なお、上記構成中の半導体膜は多結晶
質ないしは非晶質とすることでよく、その気相成長には
CVD法を利用するのが有利である。また、半導体膜の
膜厚は必要な不純物量等により異なるが0.05〜1μmの
範囲内とするのがよい。
純物拡散方法によれば、溝の表面に半導体膜を不純物を
含有した状態で気相成長させた後に熱処理により不純物
を半導体膜から半導体の溝表面部に熱拡散させることに
より達成される。なお、上記構成中の半導体膜は多結晶
質ないしは非晶質とすることでよく、その気相成長には
CVD法を利用するのが有利である。また、半導体膜の
膜厚は必要な不純物量等により異なるが0.05〜1μmの
範囲内とするのがよい。
【0010】かかる本発明方法により半導体の溝表面部
に不純物を拡散した後に半導体膜を除去する必要がある
場合は、上記構成にいう熱処理として熱酸化処理を施す
ことにより不純物を半導体に熱拡散させるとともに半導
体膜を酸化して酸化半導体膜とした上で、酸化半導体膜
を選択的な化学エッチング法により溝面から除去するの
が有利である。半導体がシリコンで酸化半導体膜が酸化
シリコンの場合、通常の希ふっ酸を用いる化学エッチン
グにより酸化半導体膜のみを選択的に除去することがで
きる。
に不純物を拡散した後に半導体膜を除去する必要がある
場合は、上記構成にいう熱処理として熱酸化処理を施す
ことにより不純物を半導体に熱拡散させるとともに半導
体膜を酸化して酸化半導体膜とした上で、酸化半導体膜
を選択的な化学エッチング法により溝面から除去するの
が有利である。半導体がシリコンで酸化半導体膜が酸化
シリコンの場合、通常の希ふっ酸を用いる化学エッチン
グにより酸化半導体膜のみを選択的に除去することがで
きる。
【0011】かかる不純物拡散方法を利用する本発明の
ウエハの誘電体分離方法は、1対の半導体の基板を絶縁
膜を介して相互に接合してなるウエハに対しその基板の
表面から分離溝を絶縁膜に達するように掘り込んで基板
を複数個の半導体領域に分割した上で、上述の不純物を
含む半導体膜を分離溝の表面上に気相成長させた後に熱
酸化処理により半導体膜から不純物を分離溝の半導体表
面部に熱拡散させかつ半導体膜を酸化して誘電体分離用
の酸化半導体膜とし、さらに酸化半導体膜上に多結晶半
導体を堆積させて分離溝を充填することにより、分離溝
に接する半導体領域に拡散層を均一な所望の不純物濃度
で作り込み、かつ酸化半導体膜を誘電体分離用の誘電体
膜として活用するものである。
ウエハの誘電体分離方法は、1対の半導体の基板を絶縁
膜を介して相互に接合してなるウエハに対しその基板の
表面から分離溝を絶縁膜に達するように掘り込んで基板
を複数個の半導体領域に分割した上で、上述の不純物を
含む半導体膜を分離溝の表面上に気相成長させた後に熱
酸化処理により半導体膜から不純物を分離溝の半導体表
面部に熱拡散させかつ半導体膜を酸化して誘電体分離用
の酸化半導体膜とし、さらに酸化半導体膜上に多結晶半
導体を堆積させて分離溝を充填することにより、分離溝
に接する半導体領域に拡散層を均一な所望の不純物濃度
で作り込み、かつ酸化半導体膜を誘電体分離用の誘電体
膜として活用するものである。
【0012】
【作用】本発明は、半導体の溝表面部に拡散すべき不純
物を従来のようにイオン注入法により導入する限り、溝
が深くないしは狭くなると前述のような問題を解決する
のは原理的にむりがある点に着目したもので、不純物を
イオン注入するかわりに前項の構成にいうように最初か
ら不純物を含有した状態で半導体膜を溝の表面に気相成
長させることによって問題を解決するものである。な
お、本発明方法でも図7の従来方法と同様に多結晶質や
非晶質の半導体膜を溝面にCVD法等により堆積させる
が、従来の半導体膜がそれにイオン注入される不純物を
半導体に仲介するいわば不純物伝達膜であるに対して、
本発明の半導体膜は最初から不純物を含む状態で成膜さ
れる不純物含有膜である点が異なる。
物を従来のようにイオン注入法により導入する限り、溝
が深くないしは狭くなると前述のような問題を解決する
のは原理的にむりがある点に着目したもので、不純物を
イオン注入するかわりに前項の構成にいうように最初か
ら不純物を含有した状態で半導体膜を溝の表面に気相成
長させることによって問題を解決するものである。な
お、本発明方法でも図7の従来方法と同様に多結晶質や
非晶質の半導体膜を溝面にCVD法等により堆積させる
が、従来の半導体膜がそれにイオン注入される不純物を
半導体に仲介するいわば不純物伝達膜であるに対して、
本発明の半導体膜は最初から不純物を含む状態で成膜さ
れる不純物含有膜である点が異なる。
【0013】この半導体膜はごく薄いものでよいので溝
が狭くても溝面に容易に成膜でき、しかも気相成長させ
るので溝が深くても溝の奥まで均一な膜厚でかつ所望濃
度の不純物を均質に含有した状態で堆積させることがで
きる。この成膜後には通常の高温熱処理によって不純物
を半導体膜から半導体の溝表面部に熱拡散させることに
より、半導体の溝表面部に溝面に沿う均一な不純物濃度
分布と半導体膜に含有させた不純物量に応じた不純物濃
度値をもつ拡散層を容易にかつ良好な再現性で作り込む
ことができる。
が狭くても溝面に容易に成膜でき、しかも気相成長させ
るので溝が深くても溝の奥まで均一な膜厚でかつ所望濃
度の不純物を均質に含有した状態で堆積させることがで
きる。この成膜後には通常の高温熱処理によって不純物
を半導体膜から半導体の溝表面部に熱拡散させることに
より、半導体の溝表面部に溝面に沿う均一な不純物濃度
分布と半導体膜に含有させた不純物量に応じた不純物濃
度値をもつ拡散層を容易にかつ良好な再現性で作り込む
ことができる。
【0014】本発明のウエハの誘電体分離方法は、半導
体基板がふつうは30μm以上の深い分離溝により半導体
領域に分割される誘電体分離ウエハに対し上述の不純物
拡散方法がもつ特質を利用するもので、前項の構成にい
うよう基板の表面から分離溝を掘り込んだ後にその溝面
に不純物を含む半導体膜を気相成長させ、次に熱処理と
酸化処理を兼ねた熱酸化処理を施すことにより、半導体
膜から不純物を熱拡散させて分離溝の半導体表面部に拡
散層を作り込むとともに、半導体膜を酸化することによ
り酸化半導体膜に変えて誘電体分離用の誘電体膜として
利用するようにしたものである。
体基板がふつうは30μm以上の深い分離溝により半導体
領域に分割される誘電体分離ウエハに対し上述の不純物
拡散方法がもつ特質を利用するもので、前項の構成にい
うよう基板の表面から分離溝を掘り込んだ後にその溝面
に不純物を含む半導体膜を気相成長させ、次に熱処理と
酸化処理を兼ねた熱酸化処理を施すことにより、半導体
膜から不純物を熱拡散させて分離溝の半導体表面部に拡
散層を作り込むとともに、半導体膜を酸化することによ
り酸化半導体膜に変えて誘電体分離用の誘電体膜として
利用するようにしたものである。
【0015】なお、この誘電体分離方法によってウエハ
内の各半導体領域の周囲の分離溝の表面部に作り込む拡
散層は、半導体領域の周縁部に誘電体膜との熱膨張係数
の差により発生しやすい欠陥を防止してその中に作り込
まれる集積回路の回路要素の性能や動作信頼性を高める
ためのものである。
内の各半導体領域の周囲の分離溝の表面部に作り込む拡
散層は、半導体領域の周縁部に誘電体膜との熱膨張係数
の差により発生しやすい欠陥を防止してその中に作り込
まれる集積回路の回路要素の性能や動作信頼性を高める
ためのものである。
【0016】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1に本発明の不純物拡散方法の実施例を主な工
程ごとの状態で, 図2にこの方法の異なる実施例を熱酸
化工程の状態で, 図3に本発明のウエハの誘電体分離方
法の実施例を主な工程ごとの状態で, 図4にこの誘電体
分離ウエハに作り込まれた集積回路を, 図5にこれに対
応する従来の集積回路をそれぞれ示す。
する。図1に本発明の不純物拡散方法の実施例を主な工
程ごとの状態で, 図2にこの方法の異なる実施例を熱酸
化工程の状態で, 図3に本発明のウエハの誘電体分離方
法の実施例を主な工程ごとの状態で, 図4にこの誘電体
分離ウエハに作り込まれた集積回路を, 図5にこれに対
応する従来の集積回路をそれぞれ示す。
【0017】本発明の不純物拡散方法を示す図1におい
て、同図(a) は単結晶シリコンからなる半導体1に溝3
を掘り込んだ状態を示す。この溝3は半導体1の上面の
酸化シリコンや窒化シリコンのマスク膜2の開口部にド
ライエッチング法等によって垂直な側面形状で掘り込ま
れ、例えばその溝幅が2〜5μm, 深さが10〜20μmと
される。次の図1(b) は半導体膜4を成膜した状態を示
す。この半導体膜4は本発明方法では気相成長された所
定の導電形の不純物を含む多結晶質や非晶質の膜とさ
れ、この実施例では熱CVD法により成長されたn形の
不純物として燐を含む多結晶シリコン膜とされる。半導
体膜4により溝3の表面を均一に覆うためにはその膜厚
は0.05μm以上とするのがよく、実際の膜厚は含有させ
る不純物の量により異なるがふつう1μm以下で充分で
ある。
て、同図(a) は単結晶シリコンからなる半導体1に溝3
を掘り込んだ状態を示す。この溝3は半導体1の上面の
酸化シリコンや窒化シリコンのマスク膜2の開口部にド
ライエッチング法等によって垂直な側面形状で掘り込ま
れ、例えばその溝幅が2〜5μm, 深さが10〜20μmと
される。次の図1(b) は半導体膜4を成膜した状態を示
す。この半導体膜4は本発明方法では気相成長された所
定の導電形の不純物を含む多結晶質や非晶質の膜とさ
れ、この実施例では熱CVD法により成長されたn形の
不純物として燐を含む多結晶シリコン膜とされる。半導
体膜4により溝3の表面を均一に覆うためにはその膜厚
は0.05μm以上とするのがよく、実際の膜厚は含有させ
る不純物の量により異なるがふつう1μm以下で充分で
ある。
【0018】図1(c) では 950℃以上の高温下で熱処理
を施すが、この実施例では1100℃で熱酸化処理が施され
る。この高温下で図1(b) の半導体膜4に含まれる不純
物が半導体1の溝表面部に熱拡散して図の例ではn形の
拡散層5が形成され、同時に半導体膜4が高温の酸素を
含むふん囲気内で酸化半導体膜4aに, この実施例では酸
化シリコン膜に酸化される。この図1(c) の工程で熱処
理だけを施す場合は、高温ふん囲気をもちろん不活性と
するだけでよい。いずれの場合も、半導体膜4の多結晶
シリコン等の内部の不純物の拡散が前述のように半導体
1内より非常に速いので、マスク膜2上の半導体膜4の
溝3の近傍部分に含まれていた不純物を本発明方法では
拡散層5の拡散用に利用できる。
を施すが、この実施例では1100℃で熱酸化処理が施され
る。この高温下で図1(b) の半導体膜4に含まれる不純
物が半導体1の溝表面部に熱拡散して図の例ではn形の
拡散層5が形成され、同時に半導体膜4が高温の酸素を
含むふん囲気内で酸化半導体膜4aに, この実施例では酸
化シリコン膜に酸化される。この図1(c) の工程で熱処
理だけを施す場合は、高温ふん囲気をもちろん不活性と
するだけでよい。いずれの場合も、半導体膜4の多結晶
シリコン等の内部の不純物の拡散が前述のように半導体
1内より非常に速いので、マスク膜2上の半導体膜4の
溝3の近傍部分に含まれていた不純物を本発明方法では
拡散層5の拡散用に利用できる。
【0019】以上で拡散層5に対する不純物拡散は終了
するが、次の図1(d) に示すように溝3内の半導体膜4
ないし酸化半導体膜4aを除去するのがふつう望ましく、
この実施例では希ふっ酸液により酸化半導体膜4aの酸化
シリコンをマスク膜2の酸化シリコンとともにエッチン
グ除去して図示の状態とする。酸化シリコンに対するふ
っ酸の選択性は非常に良好なので、この実施例のように
図1(c) の熱処理工程で熱酸化処理を施すのが、図1
(d) の工程で酸化半導体膜4aの除去を容易にする上で非
常に有利である。
するが、次の図1(d) に示すように溝3内の半導体膜4
ないし酸化半導体膜4aを除去するのがふつう望ましく、
この実施例では希ふっ酸液により酸化半導体膜4aの酸化
シリコンをマスク膜2の酸化シリコンとともにエッチン
グ除去して図示の状態とする。酸化シリコンに対するふ
っ酸の選択性は非常に良好なので、この実施例のように
図1(c) の熱処理工程で熱酸化処理を施すのが、図1
(d) の工程で酸化半導体膜4aの除去を容易にする上で非
常に有利である。
【0020】以上説明した本発明の不純物拡散方法で
は、溝3が狭くても半導体膜4をその溝面に容易に成膜
でき、半導体膜4を気相成長させるので溝3が非常に深
くてもその奥まで均一な膜厚で堆積させ、かつその不純
物含有量を気相成長条件により正確に設定でき、半導体
膜4内の不純物濃度も溝3の奥まで均一化できる。この
半導体膜4から熱処理により不純物を半導体1に拡散さ
せる際、半導体膜4内の不純物拡散が半導体1に比べて
格段に速いので拡散層5の不純物濃度を溝3の奥まで均
一化することができる。また、半導体1への不純物の拡
散量を半導体膜4の不純物含有濃度とその膜厚によって
設定できるので、拡散層5の不純物濃度を容易に従来よ
り高めることができる。
は、溝3が狭くても半導体膜4をその溝面に容易に成膜
でき、半導体膜4を気相成長させるので溝3が非常に深
くてもその奥まで均一な膜厚で堆積させ、かつその不純
物含有量を気相成長条件により正確に設定でき、半導体
膜4内の不純物濃度も溝3の奥まで均一化できる。この
半導体膜4から熱処理により不純物を半導体1に拡散さ
せる際、半導体膜4内の不純物拡散が半導体1に比べて
格段に速いので拡散層5の不純物濃度を溝3の奥まで均
一化することができる。また、半導体1への不純物の拡
散量を半導体膜4の不純物含有濃度とその膜厚によって
設定できるので、拡散層5の不純物濃度を容易に従来よ
り高めることができる。
【0021】図2は本発明の不純物拡散方法のかかる特
質を利用して複雑な断面形状の溝3の表面に不純物を拡
散する実施例を示す。この図2に示されたウエハ10は1
対の半導体の基板11と12を絶縁膜13を介し相互に接合し
たいわゆる基板接合形ウエハであって、溝3はその基板
11の表面からドライエッチング法により縦方向に深く掘
り込まれた後に絶縁膜13を化学エッチングすることによ
り図示のように側方に広げられている。このように溝3
の形状は異なるが、この実施例でも拡散層5を作り込む
ための不純物拡散方法は図1と同じであって、図2は便
宜上図1(c) に対応する熱酸化工程の状態を示す。側方
溝3aの部分では半導体膜を酸化した酸化半導体膜4aがそ
の上下両面に付くので、これに対応して拡散層5も基板
11の下面と基板12の上面に拡散される。この側方溝3aの
溝面に不純物源としての半導体膜を気相成長させるに
は、絶縁膜13の膜厚を最低1μm, 望ましくは 1.5μm
以上とするのがよい。なお、この図2のような構造のウ
エハ10は例えば集積回路内に極小形の加速度センサを作
り込むために用いられる。
質を利用して複雑な断面形状の溝3の表面に不純物を拡
散する実施例を示す。この図2に示されたウエハ10は1
対の半導体の基板11と12を絶縁膜13を介し相互に接合し
たいわゆる基板接合形ウエハであって、溝3はその基板
11の表面からドライエッチング法により縦方向に深く掘
り込まれた後に絶縁膜13を化学エッチングすることによ
り図示のように側方に広げられている。このように溝3
の形状は異なるが、この実施例でも拡散層5を作り込む
ための不純物拡散方法は図1と同じであって、図2は便
宜上図1(c) に対応する熱酸化工程の状態を示す。側方
溝3aの部分では半導体膜を酸化した酸化半導体膜4aがそ
の上下両面に付くので、これに対応して拡散層5も基板
11の下面と基板12の上面に拡散される。この側方溝3aの
溝面に不純物源としての半導体膜を気相成長させるに
は、絶縁膜13の膜厚を最低1μm, 望ましくは 1.5μm
以上とするのがよい。なお、この図2のような構造のウ
エハ10は例えば集積回路内に極小形の加速度センサを作
り込むために用いられる。
【0022】図3に本発明によるウエハの誘電体分離方
法の実施例を示す。同図(a) に示すその適用対象として
のウエハ10は前の図2と同様に1対の基板11と12を絶縁
膜13を介して接合した基板接合形であるが、それの誘電
体分離に際して上述の不純物拡散方法を利用する意味合
いをまず図5を参照して説明する。
法の実施例を示す。同図(a) に示すその適用対象として
のウエハ10は前の図2と同様に1対の基板11と12を絶縁
膜13を介して接合した基板接合形であるが、それの誘電
体分離に際して上述の不純物拡散方法を利用する意味合
いをまず図5を参照して説明する。
【0023】図5に示すウエハ10の誘電体分離は、その
基板11の表面から溝15を絶縁膜13に達するよう掘り込ん
で基板11を複数の半導体領域に分割し、誘電体膜16aで
溝15の表面を覆い、かつ溝15に多結晶シリコン19を充填
して行なわれ、図示の例では基板11はn形でその下側の
絶縁膜13と接する面に強いn形層が各半導体領域用の埋
込層11aとして拡散されている。このように誘電体分離
された半導体領域には図の例ではいずれも縦形の npnバ
イポーラトランジスタ20とnチャネル電界効果トランジ
スタ30が作り込まれており、バイポーラトランジスタ20
はp形のベース層21とn形のエミッタ層22とp形のベー
ス接続層23とn形のコレクタ接続層24とを備え、電界効
果トランジスタ30はp形のチャネル形成層31とゲート32
とn形のソース層33とn形のドレイン接続層34とを備え
る。
基板11の表面から溝15を絶縁膜13に達するよう掘り込ん
で基板11を複数の半導体領域に分割し、誘電体膜16aで
溝15の表面を覆い、かつ溝15に多結晶シリコン19を充填
して行なわれ、図示の例では基板11はn形でその下側の
絶縁膜13と接する面に強いn形層が各半導体領域用の埋
込層11aとして拡散されている。このように誘電体分離
された半導体領域には図の例ではいずれも縦形の npnバ
イポーラトランジスタ20とnチャネル電界効果トランジ
スタ30が作り込まれており、バイポーラトランジスタ20
はp形のベース層21とn形のエミッタ層22とp形のベー
ス接続層23とn形のコレクタ接続層24とを備え、電界効
果トランジスタ30はp形のチャネル形成層31とゲート32
とn形のソース層33とn形のドレイン接続層34とを備え
る。
【0024】この誘電体分離ウエハ10内に作り込まれる
集積回路のトランジスタ20や30は、半導体領域が誘電体
膜16aにより相互に絶縁されているため動作上の相互干
渉がほとんどなく、半導体領域の相互間に寄生トランジ
スタや寄生ダイオードがないので動作上の信頼性が高い
利点があるが、半導体領域とそれを囲む誘電体膜16aの
熱膨張係数が異なるため集積回路の製造プロセス中に繰
り返して掛かる高温下で熱歪みが発生し、これにより半
導体領域の周縁部に結晶欠陥が発生して次第に内部に深
く伸びるので、トランジスタ20や30の耐圧が低下したり
漏れ電流が増加したりするトラブルが発生しやすく、例
えば400Vの耐圧が必要なのに 200〜300Vの耐圧しか得ら
れず漏れ電流が1桁以上増加する場合がある。
集積回路のトランジスタ20や30は、半導体領域が誘電体
膜16aにより相互に絶縁されているため動作上の相互干
渉がほとんどなく、半導体領域の相互間に寄生トランジ
スタや寄生ダイオードがないので動作上の信頼性が高い
利点があるが、半導体領域とそれを囲む誘電体膜16aの
熱膨張係数が異なるため集積回路の製造プロセス中に繰
り返して掛かる高温下で熱歪みが発生し、これにより半
導体領域の周縁部に結晶欠陥が発生して次第に内部に深
く伸びるので、トランジスタ20や30の耐圧が低下したり
漏れ電流が増加したりするトラブルが発生しやすく、例
えば400Vの耐圧が必要なのに 200〜300Vの耐圧しか得ら
れず漏れ電流が1桁以上増加する場合がある。
【0025】この防止には、図4に示すように各半導体
領域の誘電体膜16aに接する周面にそれと同じn形の拡
散層17をできるだけ高不純物濃度で拡散して、欠陥に対
するいわゆるゲッタ効果とその半導体領域内部への伝播
に対する抑止効果を持たせるのが有利なことが従来から
知られている。しかし、分離溝15の幅が10μm以下と狭
くその深さも30μm以上になるので、従来は拡散層17を
充分高い不純物濃度で拡散するのが非常に困難であっ
た。本発明によるウエハの接合分離方法は分離に際して
この拡散層17を作り込むためのものである。
領域の誘電体膜16aに接する周面にそれと同じn形の拡
散層17をできるだけ高不純物濃度で拡散して、欠陥に対
するいわゆるゲッタ効果とその半導体領域内部への伝播
に対する抑止効果を持たせるのが有利なことが従来から
知られている。しかし、分離溝15の幅が10μm以下と狭
くその深さも30μm以上になるので、従来は拡散層17を
充分高い不純物濃度で拡散するのが非常に困難であっ
た。本発明によるウエハの接合分離方法は分離に際して
この拡散層17を作り込むためのものである。
【0026】前述の図3(a) のウエハ10は、n形の基板
11の下面に強いn形の埋込層11aを拡散した後に、基板
12と1〜2μmの膜厚の酸化シリコン等の絶縁膜13を介
して高温下で接合し、かつ基板11の方を30〜50μmの厚
みに研削してその表面を鏡面研磨してなる。次の図3
(b) は分離溝15の掘り込み工程であり、基板11の表面に
例えば1μmの膜厚の酸化シリコンのマスク膜14を付け
フォトエッチングにより開口を設けた上で、リアクティ
ブイオンエッチング法等によってこの開口部から分離溝
15を5〜10μmの幅で絶縁膜13に達するまで深く掘り込
む。これにより、基板11は分離溝15で取り囲まれた複数
個の半導体領域に分割される。
11の下面に強いn形の埋込層11aを拡散した後に、基板
12と1〜2μmの膜厚の酸化シリコン等の絶縁膜13を介
して高温下で接合し、かつ基板11の方を30〜50μmの厚
みに研削してその表面を鏡面研磨してなる。次の図3
(b) は分離溝15の掘り込み工程であり、基板11の表面に
例えば1μmの膜厚の酸化シリコンのマスク膜14を付け
フォトエッチングにより開口を設けた上で、リアクティ
ブイオンエッチング法等によってこの開口部から分離溝
15を5〜10μmの幅で絶縁膜13に達するまで深く掘り込
む。これにより、基板11は分離溝15で取り囲まれた複数
個の半導体領域に分割される。
【0027】図3(c) は半導体膜16の気相成長工程であ
り、この実施例ではこの半導体膜16としてn形不純物と
して燐を含む多結晶シリコンを熱CVD法により分離溝
15の表面とマスク膜14の上に成膜する。CVD法による
気相成長は、5容のヘリウム希釈のモノシランと2容の
フォスフィンを混合した原料ガスを用いてウエハ10を61
0℃に保った状態で行ない、半導体膜16用の燐ドープ多
結晶シリコンを例えば0.2μmの膜厚に成膜する。な
お、この半導体膜16の不純物をp形とする場合は通常の
ようにボロンを用いることでよい。
り、この実施例ではこの半導体膜16としてn形不純物と
して燐を含む多結晶シリコンを熱CVD法により分離溝
15の表面とマスク膜14の上に成膜する。CVD法による
気相成長は、5容のヘリウム希釈のモノシランと2容の
フォスフィンを混合した原料ガスを用いてウエハ10を61
0℃に保った状態で行ない、半導体膜16用の燐ドープ多
結晶シリコンを例えば0.2μmの膜厚に成膜する。な
お、この半導体膜16の不純物をp形とする場合は通常の
ようにボロンを用いることでよい。
【0028】次の図3(d) は熱処理工程であり、この実
施例では図1と同様に熱酸化処理を施す。この熱酸化温
度は例えば1100℃とし、半導体膜16が上述の 0.2μmの
とき20〜30分の熱酸化によって酸化半導体膜16a, この
例では酸化シリコンに完全に酸化させる。同時に半導体
膜16に含まれていた不純物が半導体領域に熱拡散し、そ
の分離溝15の表面部に溝の底で埋込層11aと連続したn
形の拡散層17が例えば2μmの深さに拡散される。この
拡散層17の不純物濃度が分離溝15の深さ方向について非
常に均一になるのは前の図1と同様である。なお、半導
体膜16の膜厚が上述の 0.2μmの場合は熱酸化は20分以
内で完了して酸化半導体膜16aの膜厚は0.5μm程度に
なるが、本発明ではこれを誘電体膜として用いるので熱
酸化時間を30分程度に延長して半導体領域のシリコンま
で酸化させ、酸化半導体膜16aの膜厚を1μm程度とす
るのがよい。
施例では図1と同様に熱酸化処理を施す。この熱酸化温
度は例えば1100℃とし、半導体膜16が上述の 0.2μmの
とき20〜30分の熱酸化によって酸化半導体膜16a, この
例では酸化シリコンに完全に酸化させる。同時に半導体
膜16に含まれていた不純物が半導体領域に熱拡散し、そ
の分離溝15の表面部に溝の底で埋込層11aと連続したn
形の拡散層17が例えば2μmの深さに拡散される。この
拡散層17の不純物濃度が分離溝15の深さ方向について非
常に均一になるのは前の図1と同様である。なお、半導
体膜16の膜厚が上述の 0.2μmの場合は熱酸化は20分以
内で完了して酸化半導体膜16aの膜厚は0.5μm程度に
なるが、本発明ではこれを誘電体膜として用いるので熱
酸化時間を30分程度に延長して半導体領域のシリコンま
で酸化させ、酸化半導体膜16aの膜厚を1μm程度とす
るのがよい。
【0029】図3(e) は多結晶半導体19の堆積工程であ
り、半導体領域と同じ材料からなる多結晶半導体19, こ
の実施例では多結晶シリコンをCVD法等により酸化半
導体膜16aの上に分離溝15を完全に充填するまで堆積さ
せる。図3(f) はウエハ10の完成状態を示す。図3(e)
からこの完成状態にするには、多結晶半導体19の不要部
分を塩素系やふっ素系の反応ガスを用いるドライエッチ
ング法によりウエハ10の上面からいわゆるエッチバック
で除去した上で、マスク膜14の酸化シリコンを希ふっ酸
によりエッチングして除去することでよい。
り、半導体領域と同じ材料からなる多結晶半導体19, こ
の実施例では多結晶シリコンをCVD法等により酸化半
導体膜16aの上に分離溝15を完全に充填するまで堆積さ
せる。図3(f) はウエハ10の完成状態を示す。図3(e)
からこの完成状態にするには、多結晶半導体19の不要部
分を塩素系やふっ素系の反応ガスを用いるドライエッチ
ング法によりウエハ10の上面からいわゆるエッチバック
で除去した上で、マスク膜14の酸化シリコンを希ふっ酸
によりエッチングして除去することでよい。
【0030】図4はこのようにして誘電体分離されたウ
エハ10に高耐圧集積回路の基本回路要素としてバイポー
ラトランジスタ20と電界効果トランジスタ30をいずれも
縦形構造で作り込んだ状態を示す。両トランジスタ20と
30の半導体層構造はもちろん図5と同様であるが、本発
明方法によるウエハ10ではバイポーラトランジスタ20の
コレクタ接続層24と電界効果トランジスタ30のドレイン
接続層34を図のようにそれぞれ高不純物濃度の拡散層17
を介して半導体領域の下部の埋込層11aと低い抵抗で接
続して両トランジスタのオン時抵抗を減少させることが
できる。
エハ10に高耐圧集積回路の基本回路要素としてバイポー
ラトランジスタ20と電界効果トランジスタ30をいずれも
縦形構造で作り込んだ状態を示す。両トランジスタ20と
30の半導体層構造はもちろん図5と同様であるが、本発
明方法によるウエハ10ではバイポーラトランジスタ20の
コレクタ接続層24と電界効果トランジスタ30のドレイン
接続層34を図のようにそれぞれ高不純物濃度の拡散層17
を介して半導体領域の下部の埋込層11aと低い抵抗で接
続して両トランジスタのオン時抵抗を減少させることが
できる。
【0031】この図4の構造の400V耐圧の集積回路を試
作した結果では、その各回路要素の耐圧のばらつきは設
計値の±15%の範囲内に納まり、過剰な漏れ電流も測定
されなかった。ウエハ10の拡散層17の不純物濃度の測定
結果は1019原子/cm3 程度であり、その高い不純物濃度
が結晶欠陥に起因する耐圧の低下と漏れ電流の増加を防
止していることがわかる。なお、誘電体分離用の酸化半
導体膜16aの絶縁破壊強度は数MV/cm 程度であった。
作した結果では、その各回路要素の耐圧のばらつきは設
計値の±15%の範囲内に納まり、過剰な漏れ電流も測定
されなかった。ウエハ10の拡散層17の不純物濃度の測定
結果は1019原子/cm3 程度であり、その高い不純物濃度
が結晶欠陥に起因する耐圧の低下と漏れ電流の増加を防
止していることがわかる。なお、誘電体分離用の酸化半
導体膜16aの絶縁破壊強度は数MV/cm 程度であった。
【0032】なお、以上説明した実施例では半導体をシ
リコンとしたがそれ以外の場合にも態様は異なるがもち
ろん本発明方法を適用できる。また、実施例で述べた構
造,導電形, 不純物濃度, 膜厚等の寸法もあくまで代表
的な例示であって、実際には例示に限らず本発明方法を
用途や目的に応じた種々な態様ないし形態で実施するこ
とが可能である。
リコンとしたがそれ以外の場合にも態様は異なるがもち
ろん本発明方法を適用できる。また、実施例で述べた構
造,導電形, 不純物濃度, 膜厚等の寸法もあくまで代表
的な例示であって、実際には例示に限らず本発明方法を
用途や目的に応じた種々な態様ないし形態で実施するこ
とが可能である。
【0033】
【発明の効果】以上説明したとおり本発明の不純物拡散
方法では、半導体内に掘り込まれた溝の半導体表面部に
不純物を拡散するに際し、溝面に不純物を含む半導体膜
を気相成長させた後に熱処理を施すことにより不純物を
半導体膜から半導体の溝表面部に熱拡散させることによ
り、次の効果を得ることができる。
方法では、半導体内に掘り込まれた溝の半導体表面部に
不純物を拡散するに際し、溝面に不純物を含む半導体膜
を気相成長させた後に熱処理を施すことにより不純物を
半導体膜から半導体の溝表面部に熱拡散させることによ
り、次の効果を得ることができる。
【0034】(a) 拡散用不純物源としての半導体膜をご
く薄い膜厚で気相成長させるので、溝が数μm程度に狭
くあるいは30μm以上に深くても、溝の奥まで均一な膜
厚で溝の表面に容易に成膜することができる。 (b) 半導体膜を最初から不純物を含んだ状態で溝の表面
に気相成長させるので不純物をイオン注入する従来方法
のような不純物の注入量に対する制約がなく、半導体膜
の不純物濃度と膜厚を適宜設定することにより溝の半導
体表面部に対し拡散層を所望の不純物濃度で,ないしは
必要に応じて従来より高い不純物濃度で正確に再現性よ
く作り込むことができる。 (c) 半導体膜を所望濃度の不純物を溝の奥まで均質に含
有した状態で気相成長できるので、溝が深い場合や入り
組んだ形状の場合にも半導体表面部に拡散層を従来より
格段に良好な均一性で拡散することができる。 (d) 熱酸化処理により半導体膜内の不純物を熱拡散させ
ると同時に半導体膜を酸化して酸化半導体膜とする態様
によれば、選択的な化学エッチングにより溝面から酸化
半導体膜を容易に除去し、あるいは酸化半導体膜を絶縁
膜や誘電体膜として有効に利用することができる。
く薄い膜厚で気相成長させるので、溝が数μm程度に狭
くあるいは30μm以上に深くても、溝の奥まで均一な膜
厚で溝の表面に容易に成膜することができる。 (b) 半導体膜を最初から不純物を含んだ状態で溝の表面
に気相成長させるので不純物をイオン注入する従来方法
のような不純物の注入量に対する制約がなく、半導体膜
の不純物濃度と膜厚を適宜設定することにより溝の半導
体表面部に対し拡散層を所望の不純物濃度で,ないしは
必要に応じて従来より高い不純物濃度で正確に再現性よ
く作り込むことができる。 (c) 半導体膜を所望濃度の不純物を溝の奥まで均質に含
有した状態で気相成長できるので、溝が深い場合や入り
組んだ形状の場合にも半導体表面部に拡散層を従来より
格段に良好な均一性で拡散することができる。 (d) 熱酸化処理により半導体膜内の不純物を熱拡散させ
ると同時に半導体膜を酸化して酸化半導体膜とする態様
によれば、選択的な化学エッチングにより溝面から酸化
半導体膜を容易に除去し、あるいは酸化半導体膜を絶縁
膜や誘電体膜として有効に利用することができる。
【0035】かかる不純物拡散方法を利用した本発明の
ウエハの誘電体分離方法では、基板接合形ウエハの基板
の表面から分離溝を絶縁膜に達するように掘り込んで基
板を複数個の半導体領域に分割し、不純物を含む半導体
膜を分離溝の表面に気相成長させて熱酸化処理によりそ
れ不純物を熱拡散させかつ半導体膜を酸化して誘電体分
離用の酸化半導体膜とし、その上に多結晶半導体を堆積
させて分離溝内を充填することにより、次の効果を得る
ことができる。
ウエハの誘電体分離方法では、基板接合形ウエハの基板
の表面から分離溝を絶縁膜に達するように掘り込んで基
板を複数個の半導体領域に分割し、不純物を含む半導体
膜を分離溝の表面に気相成長させて熱酸化処理によりそ
れ不純物を熱拡散させかつ半導体膜を酸化して誘電体分
離用の酸化半導体膜とし、その上に多結晶半導体を堆積
させて分離溝内を充填することにより、次の効果を得る
ことができる。
【0036】(a) 分離溝が深い場合にも各半導体領域の
誘電体膜に接する周縁部に拡散層を高不純物濃度で作り
込めるので、集積回路の製造プロセス中に掛かる熱歪み
等による結晶欠陥の発生やその半導体領域の内部への進
行を防止して回路要素の耐圧低下や漏れ電流の増加の問
題を解決してその動作特性を安定化できる。 (b) 誘電体膜に利用される酸化半導体膜はかなりの不純
物を含んでいて高温下で粘性流動性があるので、熱歪み
を減少させて結晶欠陥を防止する効果が高く、本発明方
法を分離溝が浅い場合に適用した場合にも半導体領域内
の欠陥の発生が減少することが確かめられている。 (c) 半導体領域と誘電体膜との界面に生じやすい電荷の
発生を高不純物濃度の拡散層により防止できるので、ウ
エハに高耐圧の集積回路を作り込んだ場合にも発生電荷
により回路要素の動作特性が影響されることがほとんど
なく、このため半導体領域の面積を従来より縮小して高
集積化することができる。 (d) 半導体領域内に縦形の回路要素を作り込む場合、そ
のコレクタやドレインを半導体領域の周縁の高不純物濃
度の拡散層を介して下側の埋込層と低い抵抗で接続でき
るので、回路要素のオン時抵抗を減少させることができ
る。
誘電体膜に接する周縁部に拡散層を高不純物濃度で作り
込めるので、集積回路の製造プロセス中に掛かる熱歪み
等による結晶欠陥の発生やその半導体領域の内部への進
行を防止して回路要素の耐圧低下や漏れ電流の増加の問
題を解決してその動作特性を安定化できる。 (b) 誘電体膜に利用される酸化半導体膜はかなりの不純
物を含んでいて高温下で粘性流動性があるので、熱歪み
を減少させて結晶欠陥を防止する効果が高く、本発明方
法を分離溝が浅い場合に適用した場合にも半導体領域内
の欠陥の発生が減少することが確かめられている。 (c) 半導体領域と誘電体膜との界面に生じやすい電荷の
発生を高不純物濃度の拡散層により防止できるので、ウ
エハに高耐圧の集積回路を作り込んだ場合にも発生電荷
により回路要素の動作特性が影響されることがほとんど
なく、このため半導体領域の面積を従来より縮小して高
集積化することができる。 (d) 半導体領域内に縦形の回路要素を作り込む場合、そ
のコレクタやドレインを半導体領域の周縁の高不純物濃
度の拡散層を介して下側の埋込層と低い抵抗で接続でき
るので、回路要素のオン時抵抗を減少させることができ
る。
【0037】なお、上述の特徴をもつ本発明の不純物拡
散方法は集積回路装置の高集積化や立体構造化への適用
にとくに有利であり、ウエハの接合分離方法はとくに高
耐圧や高周波用の集積回路に適用してその効果を有利に
発揮できる。
散方法は集積回路装置の高集積化や立体構造化への適用
にとくに有利であり、ウエハの接合分離方法はとくに高
耐圧や高周波用の集積回路に適用してその効果を有利に
発揮できる。
【図1】本発明の不純物拡散方法の実施例を主な工程ご
との状態で示す半導体の断面図であり、同図(a) は溝を
掘り込んだ状態, 同図(b) は半導体膜を気相成長させた
状態, 同図(c) は熱処理時の状態, 同図(d) は酸化半導
体膜を除いた状態をそれぞれ示す。
との状態で示す半導体の断面図であり、同図(a) は溝を
掘り込んだ状態, 同図(b) は半導体膜を気相成長させた
状態, 同図(c) は熱処理時の状態, 同図(d) は酸化半導
体膜を除いた状態をそれぞれ示す。
【図2】本発明の不純物拡散方法の異なる実施例を図1
(c) に対応する熱処理時の状態で示す半導体の断面図で
ある。
(c) に対応する熱処理時の状態で示す半導体の断面図で
ある。
【図3】本発明のウエハの誘電体分離方法の実施例を主
な工程ごとの状態で示すウエハの一部拡大断面図であ
り、同図(a) は誘電体分離の前, 同図(b) は分離溝の掘
り込み工程, 同図(c) は半導体膜の気相成長工程, 同図
(d) は熱酸化処理工程, 同図(e) は多結晶半導体の堆積
工程, 同図(f) は誘電体分離の完成後の状態をそれぞれ
示す。
な工程ごとの状態で示すウエハの一部拡大断面図であ
り、同図(a) は誘電体分離の前, 同図(b) は分離溝の掘
り込み工程, 同図(c) は半導体膜の気相成長工程, 同図
(d) は熱酸化処理工程, 同図(e) は多結晶半導体の堆積
工程, 同図(f) は誘電体分離の完成後の状態をそれぞれ
示す。
【図4】図3の誘電体分離ウエハに集積回路を作り込ん
だ状態を示すウエハの一部拡大断面図である。
だ状態を示すウエハの一部拡大断面図である。
【図5】従来技術による誘電体分離ウエハに集積回路を
作り込んだ状態を示すウエハの一部拡大断面図である。
作り込んだ状態を示すウエハの一部拡大断面図である。
【図6】従来の不純物拡散方法を示す半導体の断面図で
あり、同図(a) は不純物イオン注入時, 同図(b) は熱拡
散後の状態をそれぞれ示す。
あり、同図(a) は不純物イオン注入時, 同図(b) は熱拡
散後の状態をそれぞれ示す。
【図7】従来の異なる不純物拡散方法を示す半導体の断
面図であり、同図(a) は半導体膜の成膜時, 同図(b) は
不純物イオン注入時,同図(c) は熱拡散処理時の状態を
それぞれ示す。
面図であり、同図(a) は半導体膜の成膜時, 同図(b) は
不純物イオン注入時,同図(c) は熱拡散処理時の状態を
それぞれ示す。
1 半導体 3 溝 4 半導体膜 4a 酸化半導体膜 5 不純物拡散層 10 ウエハ 11 基板 12 基板 13 絶縁膜 15 分離溝 16 半導体膜 16a 酸化半導体膜 17 不純物拡散層 19 多結晶半導体
Claims (3)
- 【請求項1】半導体内に掘り込まれた溝の半導体表面部
に不純物を拡散する方法であって、溝面に不純物を含む
半導体膜を気相成長させた後に熱処理を施すことにより
不純物を半導体膜から半導体の溝表面部に熱拡散させる
ことを特徴とする不純物拡散方法。 - 【請求項2】請求項1に記載の方法において、熱酸化処
理によって不純物を半導体膜から半導体の溝表面部に熱
拡散させるとともに半導体膜を酸化して酸化半導体膜と
し、酸化半導体膜を選択的な化学エッチングにより溝面
から除去することを特徴とする不純物拡散方法。 - 【請求項3】1対の半導体の基板を絶縁膜を介し相互に
接合してなるウエハを誘電体分離された半導体領域に分
割する方法であって、基板の表面から分離溝を絶縁膜に
達するよう掘り込んで基板を複数個の半導体領域に分割
する工程と、分離溝の表面上に不純物を含む半導体膜を
気相成長させる工程と、熱酸化処理によって半導体膜か
ら不純物を分離溝の半導体表面部に熱拡散させかつ半導
体膜を酸化して誘電体分離用の酸化半導体膜とする工程
と、酸化半導体膜の上に多結晶半導体を堆積させて分離
溝内を充填する工程とを含むことを特徴とするウエハの
誘電体分離方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28336891A JPH05121535A (ja) | 1991-10-30 | 1991-10-30 | 不純物拡散方法およびウエハの誘電体分離方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28336891A JPH05121535A (ja) | 1991-10-30 | 1991-10-30 | 不純物拡散方法およびウエハの誘電体分離方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05121535A true JPH05121535A (ja) | 1993-05-18 |
Family
ID=17664594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28336891A Pending JPH05121535A (ja) | 1991-10-30 | 1991-10-30 | 不純物拡散方法およびウエハの誘電体分離方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05121535A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100769146B1 (ko) * | 2006-08-17 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법 |
KR100781905B1 (ko) * | 2006-10-25 | 2007-12-04 | 한국전자통신연구원 | 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법 |
JP2008153685A (ja) * | 2001-05-18 | 2008-07-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
WO2024151700A1 (en) * | 2023-01-12 | 2024-07-18 | Applied Materials, Inc. | Bottom thick oxidation growth in high aspect ratio features |
-
1991
- 1991-10-30 JP JP28336891A patent/JPH05121535A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153685A (ja) * | 2001-05-18 | 2008-07-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
KR100769146B1 (ko) * | 2006-08-17 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법 |
KR100781905B1 (ko) * | 2006-10-25 | 2007-12-04 | 한국전자통신연구원 | 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법 |
US7902577B2 (en) | 2006-10-25 | 2011-03-08 | Electronics And Telecommunications Research Institute | Image sensor having heterojunction bipolar transistor and method of fabricating the same |
WO2024151700A1 (en) * | 2023-01-12 | 2024-07-18 | Applied Materials, Inc. | Bottom thick oxidation growth in high aspect ratio features |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4044452A (en) | Process for making field effect and bipolar transistors on the same semiconductor chip | |
JPS6347963A (ja) | 集積回路とその製造方法 | |
JPH0834261B2 (ja) | Bicmos集積回路用のsoi構造体およびその製造方法 | |
US5856700A (en) | Semiconductor device with doped semiconductor and dielectric trench sidewall layers | |
US5872044A (en) | Late process method for trench isolation | |
JP2629644B2 (ja) | 半導体装置の製造方法 | |
US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
US6455391B1 (en) | Method of forming structures with buried regions in a semiconductor device | |
JPS63244775A (ja) | 半導体デバイスおよびその製造方法 | |
JPH0334541A (ja) | 半導体装置の製造方法 | |
JPS59108325A (ja) | 半導体装置の製造方法 | |
JPH02283028A (ja) | 半導体装置及びその製造方法 | |
JPS6310895B2 (ja) | ||
JPS58200554A (ja) | 半導体装置の製造方法 | |
JP2763105B2 (ja) | 半導体装置の製造方法 | |
JP3196716B2 (ja) | 半導体装置の製造方法 | |
JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
JP2002118262A (ja) | 半導体装置及びその製造方法 | |
JPS60211958A (ja) | 半導体装置 | |
JP2524079B2 (ja) | 上向構造型バイポ―ラトランジスタ及びその製造方法 | |
JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0373139B2 (ja) | ||
JPH0629304A (ja) | 半導体装置およびその製造方法 | |
JPH04340721A (ja) | 半導体装置の製造方法 |