JP2014179661A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014179661A
JP2014179661A JP2014132620A JP2014132620A JP2014179661A JP 2014179661 A JP2014179661 A JP 2014179661A JP 2014132620 A JP2014132620 A JP 2014132620A JP 2014132620 A JP2014132620 A JP 2014132620A JP 2014179661 A JP2014179661 A JP 2014179661A
Authority
JP
Japan
Prior art keywords
insulating film
film
layer
interlayer insulating
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014132620A
Other languages
English (en)
Other versions
JP5777777B2 (ja
Inventor
Hongyong Zhang
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014132620A priority Critical patent/JP5777777B2/ja
Publication of JP2014179661A publication Critical patent/JP2014179661A/ja
Application granted granted Critical
Publication of JP5777777B2 publication Critical patent/JP5777777B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。
【選択図】図２

Description

本明細書で開示する発明は、結晶性を有する薄膜半導体を用いた半導体装置の作製方法
に関する。特に、プレーナー型薄膜トランジスタの作製方法に関する。
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達
してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったこと
にある。
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画
素のそれぞれにＴＦＴを配置し、各画素電極に出入りする電荷をＴＦＴのスイッチング機
能により制御するものである。
そのため、１個のＴＦＴが動作しなければ、それに接続された画素電極は表示素子とし
ての機能を失うことになる。これは、いわゆる点欠陥の原因となる。
例えば、ノーマリブラックの液晶表示装置であれば、白色表示した時に点欠陥が黒点と
して現れ、非常に外観を害する。
また、この画素電極表示用ＴＦＴを駆動する回路（周辺駆動回路と呼ばれる）を、同じ
ガラス基板上にＴＦＴで集積化することが求められている。
この場合、駆動用ＴＦＴが動作しなければ、そのＴＦＴから駆動電圧を印加されるＴＦ
Ｔは全てスイッチング素子として機能しなくなる。これは、いわゆる線欠陥の原因となり
、液晶表示装置として致命的な障害となる。
従って、アクティブマトリクス型液晶表示装置は、数百万個ものＴＦＴが長期的に正常
、かつ、安定した動作を維持しうるものでなくてはならない。
しかしながら、点欠陥や線欠陥を完全に排除するのは極めて困難であるのが現状である
。その原因の１つとして、コンタクト不良がある。
コンタクト不良とは、配線電極とＴＦＴとの電気的な接続箇所（以後、コンタクトと呼
ぶ）が、接続不良を起こした時に生じる動作不良のことである。特に、プレーナー型ＴＦ
Ｔでは配線電極とＴＦＴとが、細い開孔穴（コンタクトホール）を介して電気的接続を取
るため、コンタクト不良は重大な問題となっている。
コンタクト不良は半導体素子特性の早期劣化の主原因であり、大電流が流れる場合や高
温動作において特に劣化が加速される。従って、コンタクトの信頼性が半導体素子の信頼
性を決めるとまで言われている。
一般的に、アクティブマトリクス型液晶表示装置における画素表示領域の場合、ゲイト
電極はそのまま画素表示領域外へ引き出されるためコンタクトが存在しない。即ち、画素
電極とのコンタクトが、液晶表示装置の信頼性にとって非常に重要である。
また、周辺駆動回路の場合は、数十万〜数百万個のコンタクトが存在する。特にゲイト
電極のコンタクトがあること、大電流動作に伴う温度上昇があることは、コンタクトに対
して画素表示領域以上の信頼性が要求されることを意味する。
コンタクト不良の原因は、大別して３つを挙げられる。その１つとしては、配線電極を
形成する導電性膜と、ＴＦＴのソース／ドレインを形成する半導体膜とが、オーミック接
合により接触していないことが挙げられる。
これは、接合面に絶縁性の被膜、例えば金属酸化物等が形成されたりすることによる。
また、半導体膜表面近傍の状態（不純物濃度、欠陥準位密度、清浄度等）が、コンタクト
の性能を大きく左右する。
２つめの原因としては、配線電極を形成する導電性膜のカバレッジが悪く、コンタクト
ホール内で断線していることを挙げられる。
この場合、配線電極の成膜方法や成膜条件によって改善を図る必要がある。
また、３つめの原因としては、コンタクトホールの断面形状に起因する配線電極の断線
が挙げられる。コンタクトホールの断面形状は、コンタクト部に覆われた絶縁物（ＳｉＮ
、ＳｉＯ2 等）のエッチング条件に強く依存する。
カバレッジの良好なコンタクトを形成するためには、連続的に変化する緩やかな断面形
状（テーパーと呼ばれる）が望ましい。また、多層層間絶縁膜の場合によく見られる下層
膜のオーバーエッチング（えぐれ）はカバレッジを著しく悪化させる。
本明細書で開示する発明は、配線電極とＴＦＴとの電気的な接続経路となるコンタクト
ホールの断面形状を改善し、コンタクト不良によるＴＦＴの動作不良を低減することを課
題とする。
即ち、コンタクトの信頼性を改善して、デバイスまたは液晶表示装置としての長期信頼
性を改善することを課題とする。また、点欠陥や線欠陥を排除して、製造工程の歩留りの
向上を課題とする。
本明細書で開示する発明の一つは、
陽極酸化可能な材料からなるゲイト電極を有するゲイト部と、
半導体よりなるソース部またはドレイン部と、
を有する薄膜トランジスタの作製工程において、
前記ゲイト部、ソース部およびドレイン部を覆って主成分の同じ絶縁性被膜を少なくと
も二層に積層する工程と、
前記絶縁性被膜をドライエッチングにより開孔せしめるに際し、前記絶縁性被膜の最上
層から最下層に向かって順次傾斜角が小さくなるようにテーパーを形成する工程と、
を有することを特徴とする。
上記発明は、層間絶縁膜とする絶縁性被膜のドライエッチングレートを制御することで
、コンタクトホールの断面形状を最上層から最下層に向かって順次傾斜角が小さくなるよ
うにテーパー化することを特徴とする。なおテーパー角は、図３のαやβで示される確度
で定義される。
前記絶縁性被膜は、層間絶縁膜としての機能を有していれば良いため、酸化珪素膜、窒
化珪素膜、有機性樹脂など様々な材料が使用できる。
この際、ドライエッチングレートを容易に制御できる材料が望ましい。これは、上層の
エッチングレートを、下層のエッチングレートより速くすることで容易に所望のテーパー
を形成できるからである。
また、一般的にはドライエッチングによりコンタクトホールを形成する場合、リアクテ
ィブイオンエッチング法（ＲＩＥ法）が用いられる。
しかし、ＲＩＥ法の欠点はエッチングが終了した時点（エンドポイントと呼ばれる）が
はっきりしないと、コンタクトをとるべき導電性薄膜をも掘り進んでしまうことである。
ＲＩＥ法の場合、エンドポイントの検知はプラズマ発光測定によるのが一般的である。
これは、エッチングの際に生じる特定のラジカルやイオンをモニタリングすることによっ
て行う。
この場合、例えば酸化珪素膜からなるゲイト絶縁膜上に形成された、酸化珪素膜からな
る層間絶縁膜のエッチングは、モニタする発光種が混同されエンドポイントの確認が困難
となる。
上記のことを考慮すると、層間絶縁膜として用いる絶縁性被膜は作製するＴＦＴの構造
を十分考慮して選択する必要がある。
本明細書で開示する他の発明は、
陽極酸化可能な材料からなるゲイト電極を有するゲイト部と、
半導体よりなるソース部またはドレイン部と、
を有する薄膜トランジスタの作製工程において、
前記ゲイト部、ソース部およびドレイン部を覆って絶縁性被膜を形成する工程と、
前記絶縁性被膜をドライエッチング法により開孔せしめる工程と、
前記絶縁性被膜の下面に接する薄膜をエッチングする工程と、
前記工程により形成された開孔穴をライトエッチングする工程と、
を有することを特徴とする。
上記発明は、コンタクトホールをライトエッチングによって拡げることと、コンタクト
ホール上部にテーパーを形成することを特徴とする。
絶縁性被膜の下面に接する薄膜をウェットエッチングすると、等方性エッチングのため
絶縁性被膜の下に回り込んで開孔穴が形成される。
その時、下に回り込んだ部分がえぐれとなり、後に配線電極の断線の原因となる。
本発明によれば、ライトエッチングを行うことで、コンタクトホールの内壁面をえぐれ
た分だけ拡げることができ、えぐれ部分をなくすことができる。
この時、ライトエッチングの際のガス組成比は、コンタクトホールを形成する際のガス
組成比よりもＯ2 添加量を増やしたものとする。
これは、えぐれ部分をなくすと同時にコンタクトホールの開孔領域を形成するレジスト
マスクを後退させ、コンタクトホールのへり（本明細書では、コンタクトホール入口の外
枠をへりと呼ぶこととする）の角を丸くするためである。
即ち、このライトエッチングにより、なだらかな曲線に沿って落ち込むような断面形状
のコンタクトホールが得られる。従って、配線電極のカバレッジは極めて良好なものとな
る。
本発明によれば、層間絶縁膜を二層以上の多層構造とし、下層よりも上層のエッチング
レートを速くしたため、層間絶縁膜の最上層から最下層に向かって、順次傾斜角が小さく
なるようにテーパーを形成することができる。
また、ライトエッチングを行うことで、図２（Ｂ）の円内のようなゲイト絶縁膜１０３
や陽極酸化膜１０７のえぐれ部分を無くすことができる。さらに、コンタクトホールの上
部断面形状も改善することができる。
以上の効果により、コンタクトホールの断面形状が大きく改善され、ＴＦＴ作製の歩留
りおよび配線コンタクトの信頼性が向上する。
また、それに伴いデバイスまたは表示システムの長期信頼性を向上させることができる
。
薄膜トランジスタの作製工程を示す図。 薄膜トランジスタの作製工程を示す図。 コンタクトホールの断面形状を示す図。 コンタクトホールの断面形状を示す図。 ドライエッチング時のエンドポイントを示す図。 発明を利用したＩＣプロセスを示す図。 発明を利用したＩＣプロセスを示す図。 発明を利用したＩＣプロセスを示す図。
本発明を利用した薄膜トランジスタ（ＴＦＴ）の作製工程例を図１に示す。
まず、酸化珪素膜などの絶縁膜を表面に有したガラス基板１０１を用意する。その上に
、図示しない５００Åの厚さの非晶質珪素膜をプラズマＣＶＤ法や減圧熱ＣＶＤ法により
形成し、適当な結晶化方法により結晶化する。この結晶化は加熱によっても、レーザー光
の照射によっても良い。
次に、前記非晶質珪素膜を結晶化して得られた結晶性珪素膜をパターニングして、活性
層を構成する島状の半導体層１０２を形成する。
その上に、後にゲイト絶縁膜として機能する酸化珪素膜１０３を１２００Åの厚さに形
成する。この酸化珪素膜１０３の形成方法は、プラズマＣＶＤ法や減圧熱ＣＶＤ法によれ
ば良い。
次に、アルミニウムまたはアルミニウムを主成分とする材料からなる膜１０４を４００
０Åの厚さに形成する。このアルミニウム膜１０４は、後にゲイト電極として機能する。
勿論、アルミニウムの他に陽極酸化可能な材料、例えば、タンタル、ニオブ等を用いても
構わない。
次に、電解溶液中でアルミニウム膜１０４を陽極として、陽極酸化を行う。電解溶液と
しては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．
９２に調整したものを使用する。また、白金を陰極として化成電流５ｍＡ、到達電圧１０
Ｖとして処理する。
こうして形成される緻密な陽極酸化膜１０５は、後にフォトレジストとの密着性を高め
る効果がある。また、電圧印加時間を制御することで陽極酸化膜１０５の厚さを制御でき
る。（図１（Ａ））
こうして、図１（Ａ）の状態が得られたら、アルミニウム膜１０４をパターニングして
、図示しないゲイト電極を形成する。
次に、２度目の陽極酸化を行い、多孔質の陽極酸化膜１０６を形成する。電解溶液は３
％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処
理する。
この時陽極酸化は基板に対して平行な方向に進行する。また、電圧印加時間を制御する
ことで多孔質の陽極酸化膜１０６の長さを制御できる。
さらに、専用の剥離液でフォトレジストを除去した後、３度目の陽極酸化を行い、図１
（Ｂ）の状態を得る。
この時、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して
、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６
ｍＡ、到達電圧１００Ｖとして処理する。
この際形成される陽極酸化膜１０７は、非常に緻密、かつ、強固である。そのため、ド
−ピング工程などの後工程で生じるダメージからゲイト電極１０８を保護する効果を持つ
。
また、強固な陽極酸化膜１０７はエッチングされにくいため、コンタクトホール開孔の
際にエッチング時間が長くなる問題がある。そのため、１０００Å以下の厚さにするのが
望ましい。
次いで、イオンドーピング法により、島状の半導体層１０２に不純物を注入する。例え
ば、Ｎチャネル型ＴＦＴを作製するならば、不純物としてＰ（リン）を用いれば良い。
まず、図１（Ｂ）の状態で１度目のイオンドーピングを行う。なお、Ｐ（リン）の注入
は加速電圧６０〜９０ｋＶ、ドーズ量0.2 〜5 ×１０15原子／ｃｍ2 で行う。本実施例で
は、加速電圧８０ｋＶ、ドーズ量１×１０15原子／ｃｍ2 とする。
すると、ゲイト電極１０８、多孔質の陽極酸化膜１０６がマスクとなり、後にソース／
ドレインとなる領域１０９、１１０が自己整合的に形成される。
次に、図１（Ｃ）に示す様に、多孔質の陽極酸化膜１０６を除去して、２度目のドーピ
ングを行う。なお、２度目のＰ（リン）の注入は加速電圧６０〜９０ｋＶ、ドーズ量0.1
〜5 ×１０15原子／ｃｍ2 で行う。
本実施例では、加速電圧８０ｋＶ、ドーズ量１×１０15原子／ｃｍ2 とする。
すると、ゲイト電極１０８がマスクとなり、ソース領域１０９、ドレイン領域１１０と
比較して不純物濃度の低い、低濃度不純物領域１１１、１１２が自己整合的に形成される
。
同時に、ゲイト電極１０８の直下は不純物が全く注入されないため、ＴＦＴのチャネル
として機能する領域１１３が自己整合的に形成される。
このようにして形成される低濃度不純物領域（またはＬＤＤ領域）１１２は、チャネル
領域１１３とドレイン領域１１０との間に高電界が形成されるのを抑制する効果を持つ。
次に、ＫｒＦエキシマレ−ザ−光の照射及び熱アニ−ルを行う。本実施例では、レ−ザ
−光のエネルギ−密度は250 〜300mJ/cm2 とし、熱アニ−ルは300 〜450 ℃１hrで行う。
この工程により、イオンド−ピング工程で損傷を受けた、島状の半導体層１０２の結晶
性を改善することができる。
次に、図１（Ｄ）に示す様に、２層構造で構成される層間絶縁膜１１４、１１５をプラ
ズマＣＶＤ法により形成する。本実施例では、この層間絶縁膜１１４、１１５はそれぞれ
組成比の異なる窒化珪素膜からなる。
この際、２層目層間絶縁膜１１５には、１層目層間絶縁膜１１４よりもドライエッチン
グレートが速い性質を有するような組成比の窒化珪素膜を用いる。例えば、成膜ガスの圧
力や成膜温度を高くしたり、ＲＦパワーを下げたりする事で、エッチングレートが速い膜
を形成することができる。
具体的には、１層目の成膜温度を２５０℃とし、２層目の成膜温度を３５０℃とすると
、２層目のドライエッチングレートは１層目の２倍程に速くなる。また、１層目の成膜ガ
ス圧力を0.3torr とし、２層目の成膜ガス圧力を0.7torr とする。このようにすると、２
層目のドライエッチングレートは１層目の1.5 倍程に速くなる。
これは、図３に示すコンタクトホールの形状において、２層目層間絶縁膜１１５の傾斜
角βよりも１層目層間絶縁膜１１４の傾斜角αの方が小さくなるようにするために必要な
要素である。
また、１層目と２層目の層間絶縁膜の合計膜厚が、ゲイト電極１０８の膜厚の１〜３倍
となるようにする。これは、層間絶縁膜のカバレッジを良くすることで層間絶縁膜を介す
るリーク電流を防止するためである。
ただし、１層目層間絶縁膜１１４は合計膜厚の１／３以下の膜厚が望ましい。それ以上
では、傾斜角αが大きくなり、後のライトエッチング工程において不都合が生じる。
次に、図２（Ａ）の２０１で示すレジストマスクを形成して、ドライエッチング法によ
りコンタクトホールを形成する。エッチングガスの組成比はＣＦ4:Ｏ2 ＝４０: ６０とな
るようにする。
エッチングはエンドポイントが確認されてから、１５０秒後に終了する。エンドポイン
トは図５の様に、窒素イオンの信号強度が一定になった時間として検出される。１層目で
窒素イオンの信号強度が大きくなるのは、１層目の方が２層目より緻密であることによる
。
この時、ソース／ドレインコンタクト部２０２、２０３では、ゲイト絶縁膜１０３がド
ライエッチングのストッパー膜として働く。また、ゲイト電極部２０４では、陽極酸化膜
１０７がドライエッチングのストッパー膜として働く。
さらに、２層目層間絶縁膜１１５は１層目層間絶縁膜１１４よりもエッチングレートが
速いので、図２（Ａ）に示すようにテーパーが形成される。
次に、バッファーフッ酸を用いてコンタクトホール底面のゲイト絶縁膜１０３をエッチ
ングして、ソース／ドレイン部１０９、１１０コンタクトホールを完成させる。
次いで、クロム酸、酢酸、燐酸、硝酸を混合した組成からなるクロム混酸溶液を用いて
陽極酸化膜１０７をエッチングして、ゲイト電極部２０４のコンタクトホールを完成させ
る。
このように、ゲイト絶縁膜１０３のエッチングを先に行えば、陽極酸化膜１０７は耐バ
ッファーフッ酸性に優れているため、ゲイト電極１０８を保護することができる。また、
クロム混酸溶液はソース領域１０９、ドレイン領域１１０の表面を殆どエッチングしない
。
以上のようにして、図２（Ｂ）の状態が得られる。しかし、バッファーフッ酸やクロム
混酸を用いるようなウェットエッチングは、等方性にエッチングが進行するため、図２（
Ｂ）の円内に示すようなえぐれ部分が形成されてしまう。
そこで、層間絶縁膜をライトエッチングにより後退させて、図２（Ｃ）に示すようにえ
ぐれ部分のない状態とする。この際、１層目層間絶縁膜１１４は傾斜角αが小さいほど容
易に後退する。
このライトエッチングはドライエッチング法により行い、エッチングガスの組成比はＣ
Ｆ4:Ｏ2 ＝２５: ７５となるようにする。この組成比では、窒化珪素と珪素の選択比が１
０以上となるため、ソース領域１０９、ドレイン領域１１０の表面を殆どエッチングしな
い。
また、このライトエッチングはＯ2 添加率の高いガス組成比で行われるため、レジスト
マスク２０１も同時に後退する。そのため、図４の円内に示す様にコンタクトホールのへ
りにおける断面形状は角がエッチングされて曲線となる。
コンタクトホールの形成が終了したら、配線電極２０５、２０６、２０７を形成して、
水素雰囲気中で３５０℃２ｈｒのアニール処理を行う。
以上の工程を経て、図２（Ｄ）に示すような薄膜トランジスタが作製される。
本実施例は、本明細書に開示する発明を単結晶シリコンウエハーを利用したＩＣプロセ
スに利用した場合の例である。具体的には、シリコンウエハーを利用してＭＯＳ型トラン
ジスタを作製する場合の例を示す。
図６〜図８に本実施例の作製工程を示す。まず図６（Ａ）に示すようにＮ型の単結晶シ
リコンウエハー６０１上に熱酸化膜と窒化珪素膜とを積層し、それをパターニングするこ
とにより、熱酸化膜６０２と窒化珪素膜６０３の積層膜でなるパターンを形成する。
次に選択的な熱酸化法により、フィールド酸化膜６０４、６０５を形成する。こうして
図６（Ａ）に示す状態を得る。
次に熱酸化膜６０２と窒化珪素膜６０３を除去し、再度熱酸化法により、熱酸化膜６０
６を形成する。この熱酸化膜６０６は、ゲイト絶縁膜を構成する。
次にゲイト電極６０７を適当な金属材料、またはシリサイド材料、または半導体材料で
もって形成する。ゲイト電極６０７を形成したら、ソース／ドレイン領域を形成するため
の不純物のドーピングを行う。
ここでは、Ｐチャネル型のＭＯＳ型トランジスタを作製するためにＢ（ボロン）のドー
ピングをイオン注入法でもって行う。なお、Ｎチャネル型のＭＯＳ型トランジスタを作製
するのであれば、Ｐ（リン）のドーピングを行えばよい。
上記のドーピングの後、加熱処理を行うことにより、注入された不純物の活性化とドー
ピングに際しての半導体層の損傷のアニールを行う。
こうして、図６（Ｂ）のように、Ｐ型を有するソース領域６０８、ドレイン領域６０９
が自己整合的に形成される。
次に層間絶縁膜として窒化珪素膜６１０と６１１を成膜する。ここでも実施例１と同様
な方法により、６１０より６１１の窒化珪素膜の方がエッチングレートが速くなるような
膜質とする。
こうして図６（Ｃ）に示す状態を得る。次に図７（Ａ）に示すように、レジストマスク
６１２を配置し、ドライエッチング法により、コンタクトホール６１３と６１４の形成を
行う。
こうして図７（Ａ）に示す状態を得る。この際、熱酸化膜でなるゲイト絶縁膜６０６が
エッチングストッパーとして機能する。
次にウェットエッチング法を用いて６１５、６１６で示されるコンタクトホールの形成
を行う。
こうして図７（Ｂ）に示す状態を得る。この際、ウェットエッチング法による等方性の
エッチングが進行するので、６１５と６１６のコンタクトホールは、６１３、６１４で示
されるコンタクトホールの底部を広げてしまうようなものとなる。
次にライトドライエッチングにより層間絶縁膜およびレジストマスクを後退させる。こ
こでのドライエッチングは、ＣＦ4 とＯ2 とを混合したものを利用して行う。ここで酸素
を混合させるのは、レジストマスクを後退させるためである。
こうして図８（Ａ）に示すようななだらかな断面形状を有したコンタクトを得ることが
できる。
図８（Ａ）に示す状態を得たら、ソース電極６１９とドレイン電極６２０を形成する。
こうしてＭＯＳ型トランジスタが完成する。
１０１ ガラス基板
１０２ 島状の半導体層
１０３ 酸化珪素膜
１０４ アルミニウム膜
１０５ 緻密な陽極酸化膜
１０６ 多孔質の陽極酸化膜
１０７ 強固な陽極酸化膜
１０８ ゲイト電極
１０９ ソース領域
１１０ ドレイン領域
１１１ 低濃度不純物領域
１１２ 低濃度不純物領域
１１３ チャネル領域
１１４ １層目層間絶縁膜
１１５ ２層目層間絶縁膜
２０１ レジストマスク
２０２ ソースコンタクト部
２０３ ドレインコンタクト部
２０４ ゲイトコンタクト部
２０５ 配線電極
２０６ 配線電極
２０７ 配線電極

Claims (2)

  1. 半導体上に開口部を有する半導体装置であって、
    前記半導体上の第１の層と、
    前記第１の層上の第２の層と、
    前記第２の層上の第３の層と、を有し、
    前記開口部において、
    前記第１の層は、前記第１の層の底面で第１の大きさと、前記第１の層の上面で前記第１の大きさより大きな第２の大きさを有し、
    前記第２の層は、前記第２の層の底面で前記第２の大きさより大きな第３の大きさと、前記第２の層の上面で前記第３の大きさより大きな第４の大きさを有し、
    前記第３の層は、前記第３の層の底面で前記第４の大きさと、前記第３の層の上面で前記第４の大きさより大きな第５の大きさを有し、
    前記第１の層の上面のへりの角は丸みを有し、
    前記第３の層の上面のへりの角は丸みを有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の層は、酸化珪素であり、
    前記第２の層は、窒化珪素であることを特徴とする半導体装置。
JP2014132620A 1995-11-27 2014-06-27 半導体装置 Expired - Lifetime JP5777777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014132620A JP5777777B2 (ja) 1995-11-27 2014-06-27 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33262995 1995-11-27
JP1995332629 1995-11-27
JP2014132620A JP5777777B2 (ja) 1995-11-27 2014-06-27 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012117609A Division JP2012186498A (ja) 1995-11-27 2012-05-23 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2014179661A true JP2014179661A (ja) 2014-09-25
JP5777777B2 JP5777777B2 (ja) 2015-09-09

Family

ID=18257099

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2008009259A Withdrawn JP2008147692A (ja) 1995-11-27 2008-01-18 半導体装置
JP2010159513A Expired - Fee Related JP5025767B2 (ja) 1995-11-27 2010-07-14 半導体装置の作製方法
JP2011155390A Withdrawn JP2011238956A (ja) 1995-11-27 2011-07-14 半導体装置
JP2012012568A Expired - Lifetime JP5542263B2 (ja) 1995-11-27 2012-01-25 半導体装置の作製方法
JP2012117609A Withdrawn JP2012186498A (ja) 1995-11-27 2012-05-23 半導体装置の作製方法
JP2013258316A Withdrawn JP2014082512A (ja) 1995-11-27 2013-12-13 半導体装置
JP2014077210A Expired - Lifetime JP5716110B2 (ja) 1995-11-27 2014-04-03 半導体装置
JP2014132620A Expired - Lifetime JP5777777B2 (ja) 1995-11-27 2014-06-27 半導体装置
JP2015108960A Expired - Lifetime JP6009040B2 (ja) 1995-11-27 2015-05-28 半導体装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2008009259A Withdrawn JP2008147692A (ja) 1995-11-27 2008-01-18 半導体装置
JP2010159513A Expired - Fee Related JP5025767B2 (ja) 1995-11-27 2010-07-14 半導体装置の作製方法
JP2011155390A Withdrawn JP2011238956A (ja) 1995-11-27 2011-07-14 半導体装置
JP2012012568A Expired - Lifetime JP5542263B2 (ja) 1995-11-27 2012-01-25 半導体装置の作製方法
JP2012117609A Withdrawn JP2012186498A (ja) 1995-11-27 2012-05-23 半導体装置の作製方法
JP2013258316A Withdrawn JP2014082512A (ja) 1995-11-27 2013-12-13 半導体装置
JP2014077210A Expired - Lifetime JP5716110B2 (ja) 1995-11-27 2014-04-03 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015108960A Expired - Lifetime JP6009040B2 (ja) 1995-11-27 2015-05-28 半導体装置

Country Status (3)

Country Link
US (5) US5940732A (ja)
JP (9) JP2008147692A (ja)
KR (2) KR100318838B1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
JP3527009B2 (ja) * 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3565983B2 (ja) 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
TW421849B (en) * 1998-02-23 2001-02-11 Winbond Electronics Corp Structure of multi-layered dielectric opening and its fabricating method
US6420777B2 (en) * 1998-02-26 2002-07-16 International Business Machines Corporation Dual layer etch stop barrier
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
AUPQ385899A0 (en) * 1999-11-04 1999-11-25 Pacific Solar Pty Limited Formation of contacts on thin films
KR100778834B1 (ko) * 2000-02-21 2007-11-22 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법
JP4689851B2 (ja) * 2001-02-23 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
US20050059191A1 (en) * 2003-09-17 2005-03-17 Hui-Chu Lin Method of fabricating low temperature polysilicon thin film transistor
US20050059192A1 (en) * 2003-09-17 2005-03-17 Hui-Chu Lin Method of fabricating low temperature polysilicon thin film transistor
US20050260804A1 (en) * 2004-05-24 2005-11-24 Tae-Wook Kang Semiconductor device and method of fabricating the same
WO2007017982A1 (ja) * 2005-08-11 2007-02-15 Sharp Kabushiki Kaisha 回路基板、電子装置、及び、回路基板の製造方法
US7785938B2 (en) * 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090017576A1 (en) 2007-07-09 2009-01-15 Swarnal Borthakur Semiconductor Processing Methods
TW200941592A (en) * 2008-03-26 2009-10-01 Au Optronics Corp Thin-film-transistor structure, pixel structure and manufacturing method thereof
US7947606B2 (en) * 2008-05-29 2011-05-24 Infineon Technologies Ag Methods of forming conductive features and structures thereof
JP4752967B2 (ja) * 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
KR101057192B1 (ko) * 2009-04-30 2011-08-16 주식회사 하이닉스반도체 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법
DE102009023251B4 (de) * 2009-05-29 2011-02-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
DE102010064289B4 (de) 2010-12-28 2019-06-19 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN103050433A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 半导体的接触孔结构及其制作方法
US9847225B2 (en) * 2011-11-15 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
WO2013190838A1 (ja) 2012-06-21 2013-12-27 パナソニック株式会社 Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
KR102014169B1 (ko) * 2012-07-30 2019-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102091444B1 (ko) 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US20150263026A1 (en) * 2014-03-12 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device and design apparatus for semiconductor device
CN105334680A (zh) * 2014-08-15 2016-02-17 群创光电股份有限公司 阵列基板结构及接触结构
TWI582968B (zh) * 2014-08-15 2017-05-11 群創光電股份有限公司 陣列基板結構及接觸結構
CN104218094B (zh) 2014-08-28 2016-11-23 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
MY185098A (en) * 2014-08-29 2021-04-30 Mimos Berhad A method for manufacturing a large schottky diode
CN104701255B (zh) * 2015-03-18 2017-12-29 信利（惠州）智能显示有限公司 液晶显示器下基板的制备方法
CN104882485A (zh) * 2015-03-30 2015-09-02 深超光电（深圳）有限公司 薄膜晶体管及其制造方法
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
CN106449654B (zh) * 2016-10-14 2019-12-31 京东方科技集团股份有限公司 一种基板及其制备方法、显示装置
JP6960807B2 (ja) 2017-08-31 2021-11-05 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP7029907B2 (ja) 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
JP7109902B2 (ja) 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10276378B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming funnel-like opening for semiconductor device structure
JP7054797B2 (ja) * 2017-11-28 2022-04-15 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置
CN210110300U (zh) * 2019-08-16 2020-02-21 北京京东方技术开发有限公司 像素驱动电路、阵列基板和显示装置
JP7412924B2 (ja) * 2019-08-26 2024-01-15 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
CN110517986B (zh) * 2019-09-17 2021-10-08 合肥领盛电子有限公司 一种tft背板的制作方法
US11521846B2 (en) 2019-12-16 2022-12-06 Taiwan Semiconductor Manufacturing Company Limited Methods for patterning a silicon oxide-silicon nitride-silicon oxide stack and structures formed by the same
CN111524957B (zh) * 2020-05-09 2024-02-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111584526B (zh) * 2020-05-28 2022-06-24 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111725324B (zh) 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6396922A (ja) * 1986-10-13 1988-04-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63104338A (ja) * 1986-10-08 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 複合絶縁層に傾斜のついた開口を形成する方法
JPS63131542A (ja) * 1986-11-20 1988-06-03 Nec Kansai Ltd 半導体装置の製造方法
JPH01286443A (ja) * 1988-05-13 1989-11-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH02111054A (ja) * 1988-10-20 1990-04-24 Nec Corp 半導体装置およびその製造方法
JPH034526A (ja) * 1989-05-31 1991-01-10 Sharp Corp 半導体装置の製造方法
JPH04142740A (ja) * 1990-10-03 1992-05-15 Oki Electric Ind Co Ltd コンタクトホールの形成方法
JPH07161816A (ja) * 1993-12-07 1995-06-23 Sony Corp 半導体装置

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5131185B2 (ja) * 1972-10-18 1976-09-04
JPS5421073B2 (ja) 1974-04-15 1979-07-27
US4103297A (en) 1976-12-20 1978-07-25 Hughes Aircraft Company Light-insensitive matrix addressed liquid crystal display system
JPS5519850A (en) 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
US4342618A (en) * 1979-05-14 1982-08-03 Alkibiadis Karnis Method and apparatus on-line monitoring of fibre length of mechanical pumps
JPS55163860A (en) 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
US4371423A (en) 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
US4342617A (en) * 1981-02-23 1982-08-03 Intel Corporation Process for forming opening having tapered sides in a plasma nitride layer
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
US4461672A (en) 1982-11-18 1984-07-24 Texas Instruments, Inc. Process for etching tapered vias in silicon dioxide
US4495220A (en) * 1983-10-07 1985-01-22 Trw Inc. Polyimide inter-metal dielectric process
JPS6313347A (ja) * 1986-07-03 1988-01-20 Matsushita Electric Ind Co Ltd 薄膜半導体装置の製造方法
JPH0727966B2 (ja) 1986-07-04 1995-03-29 日立化成工業株式会社 半導体装置
JPS6334928A (ja) 1986-07-29 1988-02-15 Mitsubishi Electric Corp スル−ホ−ルの形成方法
EP0257328B1 (de) * 1986-08-11 1991-10-23 Siemens Aktiengesellschaft Verfahren zur Stabilisierung von pn-Übergängen
JPS6362352A (ja) * 1986-09-03 1988-03-18 Matsushita Electronics Corp 半導体装置の製造方法
JPS63276246A (ja) * 1987-05-08 1988-11-14 Nec Corp 半導体装置
JPS63296353A (ja) 1987-05-28 1988-12-02 Matsushita Electric Ind Co Ltd コンタクトホ−ル形成方法
US5264731A (en) * 1987-06-25 1993-11-23 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JPS6433971U (ja) 1987-08-25 1989-03-02
US5327001A (en) 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH0654774B2 (ja) 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
US4948743A (en) * 1988-06-29 1990-08-14 Matsushita Electronics Corporation Method of manufacturing a semiconductor device
JPH0225024A (ja) 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0244769A (ja) 1988-08-05 1990-02-14 Hitachi Ltd 薄膜トランジスタ
CA1313563C (en) 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
JPH0372623A (ja) * 1989-04-05 1991-03-27 Olympus Optical Co Ltd 半導体装置およびその製造方法
NL8900989A (nl) * 1989-04-20 1990-11-16 Philips Nv Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam.
JPH02278749A (ja) 1989-04-20 1990-11-15 Matsushita Electron Corp 画像表示装置およびその製造方法
US5264077A (en) 1989-06-15 1993-11-23 Semiconductor Energy Laboratory Co., Ltd. Method for producing a conductive oxide pattern
JPH0383341A (ja) * 1989-08-28 1991-04-09 Matsushita Electron Corp 半導体装置の製造方法
JPH03181134A (ja) * 1989-12-11 1991-08-07 Sharp Corp 多層配線の形成方法
JPH03190232A (ja) 1989-12-20 1991-08-20 Fujitsu Ltd 半導体装置の製造方法
JPH03262133A (ja) * 1990-03-13 1991-11-21 Fujitsu Ltd 半導体装置の製造方法
JPH03286524A (ja) 1990-04-03 1991-12-17 Kawasaki Steel Corp 半導体装置の製造方法
JPH0821582B2 (ja) 1990-04-25 1996-03-04 三洋電機株式会社 半導体集積回路とその製造方法
US5056895A (en) 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
JPH0476915A (ja) * 1990-07-19 1992-03-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5182624A (en) 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
JP2699644B2 (ja) * 1990-10-30 1998-01-19 日本電気株式会社 半導体装置の製造方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
KR950001360B1 (ko) 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JPH04251926A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置の製造方法
JPH06104281A (ja) * 1991-02-06 1994-04-15 Seiko Epson Corp 薄膜トランジスタとその製造方法
JPH04257270A (ja) * 1991-02-08 1992-09-11 Fujitsu Ltd 半導体記憶装置
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH04324629A (ja) * 1991-04-24 1992-11-13 Yamaha Corp ケイ酸ガラス膜加工法
US5155053A (en) 1991-05-28 1992-10-13 Hughes Aircraft Company Method of forming t-gate structure on microelectronic device substrate
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
KR950012918B1 (ko) 1991-10-21 1995-10-23 현대전자산업주식회사 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5246883A (en) * 1992-02-06 1993-09-21 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
JP3127580B2 (ja) * 1992-06-03 2001-01-29 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH06177155A (ja) * 1992-12-08 1994-06-24 Sony Corp 半導体薄膜の形成方法及びｍｏｓ型トランジスタの作製方法
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JPH06268073A (ja) * 1993-01-15 1994-09-22 Sony Corp 半導体装置の製造方法
JP2789293B2 (ja) * 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
US5529937A (en) 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
US5320981A (en) 1993-08-10 1994-06-14 Micron Semiconductor, Inc. High accuracy via formation for semiconductor devices
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3411408B2 (ja) * 1993-09-07 2003-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US6475903B1 (en) 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
JP2991919B2 (ja) * 1994-03-04 1999-12-20 松下電器産業株式会社 薄膜トランジスタの製造方法
KR100321541B1 (ko) * 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US5621556A (en) 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3059915B2 (ja) 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
US5453403A (en) 1994-10-24 1995-09-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method of beveled contact opening formation
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US6140705A (en) * 1995-01-03 2000-10-31 Texas Instruments Incorporated Self-aligned contact through a conducting layer
US5602905A (en) * 1995-01-23 1997-02-11 Mettke; Richard P. On-line communication terminal/apparatus
JPH08250743A (ja) 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JP3295679B2 (ja) 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
US5753952A (en) 1995-09-22 1998-05-19 Texas Instruments Incorporated Nonvolatile memory cell with P-N junction formed in polysilicon floating gate
JP3299869B2 (ja) 1995-09-27 2002-07-08 シャープ株式会社 液晶表示装置とその製造方法
JP3272212B2 (ja) 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
TW371776B (en) 1995-10-15 1999-10-11 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and method
US5552343A (en) 1995-10-19 1996-09-03 Taiwan Semiconductor Manufacturing Company Method for tapered contact formation
US6027960A (en) 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
JP3209317B2 (ja) 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JP3842852B2 (ja) * 1995-11-27 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6927826B2 (en) 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
US5989966A (en) * 1997-12-15 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and a deep sub-micron field effect transistor structure for suppressing short channel effects
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4037117B2 (ja) 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
TW554199B (en) * 2001-08-29 2003-09-21 Au Optronics Corp Reflective thin-film transistor liquid crystal display with rough diffuser

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104338A (ja) * 1986-10-08 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 複合絶縁層に傾斜のついた開口を形成する方法
JPS6396922A (ja) * 1986-10-13 1988-04-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63131542A (ja) * 1986-11-20 1988-06-03 Nec Kansai Ltd 半導体装置の製造方法
JPH01286443A (ja) * 1988-05-13 1989-11-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH02111054A (ja) * 1988-10-20 1990-04-24 Nec Corp 半導体装置およびその製造方法
JPH034526A (ja) * 1989-05-31 1991-01-10 Sharp Corp 半導体装置の製造方法
JPH04142740A (ja) * 1990-10-03 1992-05-15 Oki Electric Ind Co Ltd コンタクトホールの形成方法
JPH07161816A (ja) * 1993-12-07 1995-06-23 Sony Corp 半導体装置

Also Published As

Publication number Publication date
US8283788B2 (en) 2012-10-09
JP2014082512A (ja) 2014-05-08
JP2010272883A (ja) 2010-12-02
JP5542263B2 (ja) 2014-07-09
JP2012119707A (ja) 2012-06-21
KR100318838B1 (ko) 2002-09-27
KR100339644B1 (ko) 2002-06-05
JP5777777B2 (ja) 2015-09-09
JP2012186498A (ja) 2012-09-27
US7800235B2 (en) 2010-09-21
JP5025767B2 (ja) 2012-09-12
JP6009040B2 (ja) 2016-10-19
US5940732A (en) 1999-08-17
US7786553B1 (en) 2010-08-31
US20110001192A1 (en) 2011-01-06
US20120168880A1 (en) 2012-07-05
KR970030681A (ko) 1997-06-26
JP5716110B2 (ja) 2015-05-13
JP2015167261A (ja) 2015-09-24
JP2014150274A (ja) 2014-08-21
US20050287722A1 (en) 2005-12-29
JP2008147692A (ja) 2008-06-26
JP2011238956A (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
JP6009040B2 (ja) 半導体装置
JP3212060B2 (ja) 半導体装置およびその作製方法
JP3842852B2 (ja) 半導体装置の作製方法
JP4675433B2 (ja) 半導体装置の作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JP2003289081A (ja) 半導体装置
KR20020072176A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JPH1065181A (ja) 半導体装置およびその作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP2003023014A (ja) 半導体装置
JPH07321337A (ja) 半導体集積回路およびその作製方法
JP4249512B2 (ja) 絶縁ゲイト型半導体装置
JP2002033328A (ja) 半導体装置
JPH10116992A (ja) 薄膜半導体装置及びその作製方法
JPH11330490A (ja) 半導体装置およびその作製方法並びに電気光学装置
JPH09181329A (ja) 半導体装置およびその作製方法
JP2007208274A (ja) 絶緑ゲイト型半導体装置
JPH1070279A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150707

R150 Certificate of patent or registration of utility model

Ref document number: 5777777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term