JPH02111054A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02111054A JPH02111054A JP26540088A JP26540088A JPH02111054A JP H02111054 A JPH02111054 A JP H02111054A JP 26540088 A JP26540088 A JP 26540088A JP 26540088 A JP26540088 A JP 26540088A JP H02111054 A JPH02111054 A JP H02111054A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- organic insulating
- inorganic insulating
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 3
- 239000011737 fluorine Substances 0.000 claims abstract description 3
- 238000001020 plasma etching Methods 0.000 claims abstract 2
- 229920001721 polyimide Polymers 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims 1
- 239000004642 Polyimide Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子の製造方法に関し、特に有機絶縁
膜を主な層間絶縁膜とする多層配線のスルーホール形成
方法に関する。
膜を主な層間絶縁膜とする多層配線のスルーホール形成
方法に関する。
従来、有機絶縁膜を主な層間絶縁膜とする多層配線のス
ルーホール形成方法は、有機絶縁膜をウェットエッチを
用いて、順テーパーを有するスルーホールを形成し、ス
ルーホールにおける上層配線金属のステップカバレッジ
を確保していた。
ルーホール形成方法は、有機絶縁膜をウェットエッチを
用いて、順テーパーを有するスルーホールを形成し、ス
ルーホールにおける上層配線金属のステップカバレッジ
を確保していた。
上述した従来の製造方法では、スルーホールの開口にウ
ェットエッチを用いているので、スルーホールの微細化
が困難であるという欠点がある。
ェットエッチを用いているので、スルーホールの微細化
が困難であるという欠点がある。
また、スルーホールの開口に酸素を主成分とするガスで
ＲＩＥを行った場合、微細化は可能になるが、スルーホ
ールの側面は順テーパーにすることが困難であり、垂直
に近い形状になるので、スルーホールでの上層配線金属
のステップカバレッジを確保することが困難であるとい
う欠点がある。
ＲＩＥを行った場合、微細化は可能になるが、スルーホ
ールの側面は順テーパーにすることが困難であり、垂直
に近い形状になるので、スルーホールでの上層配線金属
のステップカバレッジを確保することが困難であるとい
う欠点がある。
本発明は、多層配線の層間膜構造を無機絶縁膜（下層）
／有機絶縁膜（上層）とし、スルーホールの形成を、酸
素と弗素とを主成分とする混合ガスを用い、無機絶縁膜
に対する有機絶縁膜のエッチレートの割合を１〜８の範
囲でＲＩＥを行うことにより、無機絶縁膜を順テーパー
化する。上述の構成により、有機絶縁膜の平坦性を利用
し、同時にスルーホールの微細化、スルーホールにおけ
る上層配線金属のステップカバレッジを確保することが
可能である。
／有機絶縁膜（上層）とし、スルーホールの形成を、酸
素と弗素とを主成分とする混合ガスを用い、無機絶縁膜
に対する有機絶縁膜のエッチレートの割合を１〜８の範
囲でＲＩＥを行うことにより、無機絶縁膜を順テーパー
化する。上述の構成により、有機絶縁膜の平坦性を利用
し、同時にスルーホールの微細化、スルーホールにおけ
る上層配線金属のステップカバレッジを確保することが
可能である。
無機絶縁膜に対する有機絶縁膜のエツチングレイトの割
合を、１以下にすると、無機絶縁膜にサイドエッチが入
り、上層の第２層配線金属を形成した場合に、スルーホ
ールにて段切れが生じる。
合を、１以下にすると、無機絶縁膜にサイドエッチが入
り、上層の第２層配線金属を形成した場合に、スルーホ
ールにて段切れが生じる。
また、その割合を８以上にすると、無機絶縁膜のテーパ
ー角度が小さくなり過ぎ、スルーホールでの導通を確保
することが困難になる。
ー角度が小さくなり過ぎ、スルーホールでの導通を確保
することが困難になる。
このように、本発明では、層間絶縁膜を無機絶縁膜（下
層）／有機絶縁膜（上層）の二層構造とし、スルーホー
ルのエツチングをＲＩＥを用い、しかも、無機絶縁膜に
対する有機絶縁膜のエッチレートが大きい条件にしてあ
り、これにより、下層の無機絶縁膜を順テーパー化する
ことができる。
層）／有機絶縁膜（上層）の二層構造とし、スルーホー
ルのエツチングをＲＩＥを用い、しかも、無機絶縁膜に
対する有機絶縁膜のエッチレートが大きい条件にしてあ
り、これにより、下層の無機絶縁膜を順テーパー化する
ことができる。
以下、本発明を図面を用いて詳述する。
第１図（ａ）乃至（ｃ）は本発明の一実施例を示す。ま
ず、Ｓｉ半導体基板１０表面に熱酸化により形成された
膜厚６０００〜１００００人のＳｉＯ□ｚ上に、下層の
第１層配線金属３としてスパッタにより、膜厚０．８〜
１，２μｍのアルミニウムを成長し、フォトリソグラフ
ィーにより、所要形状にパターニングする。次に、膜厚
０．１〜０．５μｍのシリコン窒化膜４を４００℃以下
のプラズマＣＶＤにて成長形成する。引き続き、ポリイ
ミド５をスピン塗布し、３００〜４００℃でベータを行
い、膜厚１，０〜１．５μｍのポリイミドを形成する。
ず、Ｓｉ半導体基板１０表面に熱酸化により形成された
膜厚６０００〜１００００人のＳｉＯ□ｚ上に、下層の
第１層配線金属３としてスパッタにより、膜厚０．８〜
１，２μｍのアルミニウムを成長し、フォトリソグラフ
ィーにより、所要形状にパターニングする。次に、膜厚
０．１〜０．５μｍのシリコン窒化膜４を４００℃以下
のプラズマＣＶＤにて成長形成する。引き続き、ポリイ
ミド５をスピン塗布し、３００〜４００℃でベータを行
い、膜厚１，０〜１．５μｍのポリイミドを形成する。
引き続き、エツチングのマスク材として、フォトレジス
ト６を膜厚２．０〜３．０μｍスピン塗布し、フォトリ
ソグラフィーにより、スルーホール開口部のパターンを
形成する（第１図（ａ））。
ト６を膜厚２．０〜３．０μｍスピン塗布し、フォトリ
ソグラフィーにより、スルーホール開口部のパターンを
形成する（第１図（ａ））。
次に、平行平板型のドライエツチャーにて、反応ガスと
してＣＦ４と０２とを用い、真空度５，０〜１０、ＯＰ
ａとし、プラズマＳｉＮに対するポリイミドのエッチレ
ートの割合を、１〜８に設定し、ＲＩＥを行うと、ポリ
イミド５は垂直、プラズマＳ ｉＮ４には順テーパーが
得られる（第１図（ｂ乃。
してＣＦ４と０２とを用い、真空度５，０〜１０、ＯＰ
ａとし、プラズマＳｉＮに対するポリイミドのエッチレ
ートの割合を、１〜８に設定し、ＲＩＥを行うと、ポリ
イミド５は垂直、プラズマＳ ｉＮ４には順テーパーが
得られる（第１図（ｂ乃。
フォトレジスト６を有機溶剤等で剥離した後、上層の第
２層配線金属７として、スパッタにより膜厚０，８〜１
．２μｍのアルミを成長し、フォトリソグラフィーによ
り所要形状にバターニングする（第１図（Ｃ））。
２層配線金属７として、スパッタにより膜厚０，８〜１
．２μｍのアルミを成長し、フォトリソグラフィーによ
り所要形状にバターニングする（第１図（Ｃ））。
上記実施例では、無機絶縁膜としてプラズマシリコン窒
化膜を用いたが、この代わりにプラズマシリコン酸化膜
（Ｓｉｎ）やシリコンオキシナイトライド（ＳｉＯＮ）
を用いてもよい。プラズマシリコン酸化膜は、プラズマ
シリコン窒化膜と比べて比誘電率が小さい為、よりデバ
イスの高速化に有利である。
化膜を用いたが、この代わりにプラズマシリコン酸化膜
（Ｓｉｎ）やシリコンオキシナイトライド（ＳｉＯＮ）
を用いてもよい。プラズマシリコン酸化膜は、プラズマ
シリコン窒化膜と比べて比誘電率が小さい為、よりデバ
イスの高速化に有利である。
以上説明したように、本発明は、多層配線の層間絶縁膜
を無機絶縁膜（下層）／有機絶縁膜（上層）の二’ｆ’
ｌＪ 構造とし、スルーホールのエツチングはＲＩＥを
用い、しかも無機絶縁膜に対する有機絶縁膜のエッチレ
ートが大きい条件とし、下層の無機絶縁膜に順テーパー
をつけることにより、有機絶縁膜の平坦性を利用し、同
時にスルーホールの微ＸＰＡ化、スルーホールにおける
上層配線金属のステップカバレッジを確保することが出
来るという効果がある。
を無機絶縁膜（下層）／有機絶縁膜（上層）の二’ｆ’
ｌＪ 構造とし、スルーホールのエツチングはＲＩＥを
用い、しかも無機絶縁膜に対する有機絶縁膜のエッチレ
ートが大きい条件とし、下層の無機絶縁膜に順テーパー
をつけることにより、有機絶縁膜の平坦性を利用し、同
時にスルーホールの微ＸＰＡ化、スルーホールにおける
上層配線金属のステップカバレッジを確保することが出
来るという効果がある。
第１図（ａ）乃至（ｃ）は本発明の一実施例を工程順に
示す断面図である。 ｌ・・・・・・Ｓｉ半導体基板、２・・・・・・５ｉＯ
ｚ、３・・・・・・第１配線金属、４・・・・・・プラ
ズマシリコン窒化膜、５・・・・・・ポリイミド、６・
旧・・フォトレジスト、７・・・・・・第２配線金属。 代理人 弁理士 内 原 晋 第１匿
示す断面図である。 ｌ・・・・・・Ｓｉ半導体基板、２・・・・・・５ｉＯ
ｚ、３・・・・・・第１配線金属、４・・・・・・プラ
ズマシリコン窒化膜、５・・・・・・ポリイミド、６・
旧・・フォトレジスト、７・・・・・・第２配線金属。 代理人 弁理士 内 原 晋 第１匿
Claims (3)
- （１）半導体基板の表面に形成されている絶縁層上にあ
って、所要形状にパターニングされた第１層配線金属の
全面に無機絶縁膜を形成し、続いて有機絶縁膜を形成し
、この有機絶縁膜上に酸素と弗素とを主成分とする混合
ガスを用いて、前記有機絶縁膜に対する前記有機絶縁膜
のエッチレートの割合を１〜８の範囲で反応性イオンエ
ッチングを行い、両絶縁膜を選択除去することを特徴と
する半導体装置の製造方法。 - （２）前記無機絶縁膜は、プラズマＣＶＤで成長形成し
たシリコン窒化膜、シリコン酸化膜、またはシリコンオ
キシナイトライド、であり、前記有機絶縁膜はポリイミ
ド系樹脂であることを特徴とする特許請求の範囲第１項
の半導体装置の製造方法。 - （３）上下の配線層を絶縁する層間絶縁膜を、プラズマ
シリコン窒化膜、プラズマシリコン酸化膜およびシリコ
ンオキシナイトライド膜の中から選ばれたものとポリイ
ミド膜との２層構造にしたことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26540088A JPH02111054A (ja) | 1988-10-20 | 1988-10-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26540088A JPH02111054A (ja) | 1988-10-20 | 1988-10-20 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02111054A true JPH02111054A (ja) | 1990-04-24 |
Family
ID=17416641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26540088A Pending JPH02111054A (ja) | 1988-10-20 | 1988-10-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02111054A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04155834A (ja) * | 1990-10-18 | 1992-05-28 | Sharp Corp | 多層層間絶縁膜のエッチング方法 |
| JP2005191020A (ja) * | 2003-07-01 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2012186498A (ja) * | 1995-11-27 | 2012-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1988
- 1988-10-20 JP JP26540088A patent/JPH02111054A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04155834A (ja) * | 1990-10-18 | 1992-05-28 | Sharp Corp | 多層層間絶縁膜のエッチング方法 |
| JP2012186498A (ja) * | 1995-11-27 | 2012-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2014179661A (ja) * | 1995-11-27 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2005191020A (ja) * | 2003-07-01 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5110712A (en) | Incorporation of dielectric layers in a semiconductor | |
| EP0263348B1 (en) | Process for defining vias through silicon nitride and polyimide | |
| KR20010098774A (ko) | 반도체 장치와 그 제조 방법 | |
| JPH11145278A (ja) | 半導体装置の製造方法 | |
| JPH02111054A (ja) | 半導体装置およびその製造方法 | |
| EP0296707A1 (en) | Incorporation of dielectric layers in a semiconductor | |
| KR100480233B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2001250861A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100248142B1 (ko) | 반도체소자 제조방법 | |
| JPS6113627A (ja) | 半導体装置の製造方法 | |
| KR100440081B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| JPS62156835A (ja) | 半導体装置の製造方法 | |
| JP2561384B2 (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| KR100935251B1 (ko) | 반도체 소자의 나노 스페이스 제조 방법 | |
| JPS58216441A (ja) | 半導体装置の多層配線構造 | |
| JPH11176935A (ja) | 半導体装置の製造方法 | |
| JPH03209828A (ja) | 多層構造半導体装置の製造方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JPH0521608A (ja) | 半導体装置の製造方法 | |
| JPH0794490A (ja) | エッチング方法 | |
| JPH01231354A (ja) | 半導体装置の接続孔形成方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| KR100480580B1 (ko) | 질소가스를사용하여반도체소자의비아홀을형성하는방법 | |
| JPH05243388A (ja) | 半導体装置の製造方法 |