JPH03209828A - 多層構造半導体装置の製造方法 - Google Patents
多層構造半導体装置の製造方法Info
- Publication number
- JPH03209828A JPH03209828A JP550890A JP550890A JPH03209828A JP H03209828 A JPH03209828 A JP H03209828A JP 550890 A JP550890 A JP 550890A JP 550890 A JP550890 A JP 550890A JP H03209828 A JPH03209828 A JP H03209828A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- layer wiring
- upper layer
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000004642 Polyimide Substances 0.000 claims abstract description 9
- 229920001721 polyimide Polymers 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 6
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 150000007529 inorganic bases Chemical class 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明はポリイミド系有機絶縁膜を層間絶縁膜とする多
層配線構造半導体装置に関するものである。
層配線構造半導体装置に関するものである。
従来技術による多層配線構造半導体装置について、第２
図（ａ＞、（ｂ）、第３図を参照して説明する。
図（ａ＞、（ｂ）、第３図を参照して説明する。
はじめに第２図（ａ）に示すように、拡散層が形成され
たシリコン基板１の表面に下層配線２を形成し、ポリイ
ミドからなる有機塗布膜３を回転塗布し、フォトレジス
ト４を形成する。
たシリコン基板１の表面に下層配線２を形成し、ポリイ
ミドからなる有機塗布膜３を回転塗布し、フォトレジス
ト４を形成する。
つぎにプラズマエツチングによりＣＦ４＋Ｈ２＋Ｎ２の
混合ガスを用いて底部に向って徐々に狭まる開口部６を
形成する。
混合ガスを用いて底部に向って徐々に狭まる開口部６を
形成する。
このあと第２図（ｂ）に示すように、上層配線８を形成
する。
する。
従来技術によるもう一つの構造は、第３図に示すように
、有機系塗布膜３の表面にマスクとなる窒化シリコン膜
などからなる無機系絶縁膜５を堆積してからフォトレジ
スト４をパターニングする。
、有機系塗布膜３の表面にマスクとなる窒化シリコン膜
などからなる無機系絶縁膜５を堆積してからフォトレジ
スト４をパターニングする。
つぎにＲＩＥ法によりＣＦ ４＋ ８２ ＋ Ｎ ２の
混合ガスを用いて無機系絶縁膜５をエツチングしてから
、ＳＦ６ （５０％以下）＋０２カスに切り替えて有
機塗布膜３をエツチングすると、切り立ったシャープな
開口部６が得られる。
混合ガスを用いて無機系絶縁膜５をエツチングしてから
、ＳＦ６ （５０％以下）＋０２カスに切り替えて有
機塗布膜３をエツチングすると、切り立ったシャープな
開口部６が得られる。
従来技術による多層配線構造においては、層間絶縁膜と
して、ポリイミド系有機塗布膜が用いられている。
して、ポリイミド系有機塗布膜が用いられている。
上層配線形成時において、選択ＣＶＤ法でＷ（タングス
テン）を埋め込んだり、スパッタによりＡ、＆−８ｉ−
Ｃｕ配線金属を堆積する工程で、有機塗布膜のスルーホ
ール内壁から気化した水分などがこれらの金属や材料ガ
スと反応して、上層配線の密着性が悪くなり、抵抗が大
きくなったり、オープンになったり、信頼度が劣化する
原因になっていた。
テン）を埋め込んだり、スパッタによりＡ、＆−８ｉ−
Ｃｕ配線金属を堆積する工程で、有機塗布膜のスルーホ
ール内壁から気化した水分などがこれらの金属や材料ガ
スと反応して、上層配線の密着性が悪くなり、抵抗が大
きくなったり、オープンになったり、信頼度が劣化する
原因になっていた。
またスルーホール開口の最小径は、フォトリソグラフィ
の最小寸法と同しか、それ以上に大きくなるので、高速
化、高密度化のためのパターンの微細化に限度がある。
の最小寸法と同しか、それ以上に大きくなるので、高速
化、高密度化のためのパターンの微細化に限度がある。
３
本発明の多層配線構造は、スルーホールを開口したポリ
イミド系有機塗布膜を層間絶縁膜として上層配線と下層
配線とが接続され、スルーホールが底部に向って狭まる
階段型の形状をもち、スパッタ法またはプラズマＣＶＤ
法で形成された窒化シリコン膜または酸化窒化シリコン
膜からなる側壁で被覆されているものである。
イミド系有機塗布膜を層間絶縁膜として上層配線と下層
配線とが接続され、スルーホールが底部に向って狭まる
階段型の形状をもち、スパッタ法またはプラズマＣＶＤ
法で形成された窒化シリコン膜または酸化窒化シリコン
膜からなる側壁で被覆されているものである。
本発明の一実施例について、第１図（ａ＞〜（ｉ）を参
照して説明する。
照して説明する。
はじめに第１図（ａ）に示すように、下層配線２が形成
されたシリコン基板１の表面に、下層配線の上で厚さが
１μｍになるポリイミド系の有機塗布膜３を回転塗布し
、２５０℃、３０分と、４００℃、１時間のキュアを行
なったのち、スパッタ法またはプラズマＣＶＤ法により
窒化シリコン膜または酸化窒化シリコン膜からなる無機
系絶縁膜５を堆積する。
されたシリコン基板１の表面に、下層配線の上で厚さが
１μｍになるポリイミド系の有機塗布膜３を回転塗布し
、２５０℃、３０分と、４００℃、１時間のキュアを行
なったのち、スパッタ法またはプラズマＣＶＤ法により
窒化シリコン膜または酸化窒化シリコン膜からなる無機
系絶縁膜５を堆積する。
つぎにフォトレジスト４をパターニングし、ＲＩＥ法に
よりＣＦ ４ ＋ ８２ 十Ｎ ２の混合ガスを用いて
無機系絶縁膜５をエツチングしてから、ＳＦ６ （５
０％以下）＋０２ガスに切り替えて有機塗布Ｍ３を深さ
約０．２μｍだけエツチングする。
よりＣＦ ４ ＋ ８２ 十Ｎ ２の混合ガスを用いて
無機系絶縁膜５をエツチングしてから、ＳＦ６ （５
０％以下）＋０２ガスに切り替えて有機塗布Ｍ３を深さ
約０．２μｍだけエツチングする。
つぎに第１図（ｂ）に示すように、フォトレジスト４を
除去してから、全面に無機系絶縁膜５を堆積する。
除去してから、全面に無機系絶縁膜５を堆積する。
つぎに第１図（ｃ）に示すように、ＲＩＥ法で無機系絶
縁膜７をエツチングして側壁７を残す。
縁膜７をエツチングして側壁７を残す。
つぎに第１図（ｄ）に示すように、Ｒ，ＩＥ法で有機塗
布膜３を深さ約０．２μｍだけエツチングする。
布膜３を深さ約０．２μｍだけエツチングする。
つぎに第１図（ｅ）に示すように、無機系絶縁膜５を堆
積する。
積する。
つぎにＲＩＥ法で無機系絶縁膜５をエツチングしく第１
図（ｆｉｌ無機系絶縁膜５を堆積する工程を３回繰り返
して、第１図（ｇ）、第１図（ｈ）を経て開口部７が、
底部に向って狭まる階段型の形状のスルーホールが完成
する。
図（ｆｉｌ無機系絶縁膜５を堆積する工程を３回繰り返
して、第１図（ｇ）、第１図（ｈ）を経て開口部７が、
底部に向って狭まる階段型の形状のスルーホールが完成
する。
つぎに第１図（ｉ）に示すように、上層配線８５
を形成して２層配線が完成する。
ポリイミド系有機塗布膜からなるスルーホールの内壁が
、スパッタ法またはプラズマＣＶＤ法で形成された無機
系絶縁膜（窒化シリコン膜または酸化窒化シリコン膜）
からなる側壁で被覆されているので、上層配線形成時に
おいて、選択ＣＶＤ法でＷ（タングステン）を埋め込ん
だり、スパッタによりＡβ−８ｉ−Ｃｕ配線金属を堆積
する工程で、有機塗布膜のスルーホール内壁から気化し
た水分などがこれらの配線金属やその材料ガスと反応し
て、上層配線の密着性が悪くなり、抵抗が大きくなった
り、オープンになったりする問題が解決されたので、ス
ルーホール電極構造の信頼度が著しく向上した。
、スパッタ法またはプラズマＣＶＤ法で形成された無機
系絶縁膜（窒化シリコン膜または酸化窒化シリコン膜）
からなる側壁で被覆されているので、上層配線形成時に
おいて、選択ＣＶＤ法でＷ（タングステン）を埋め込ん
だり、スパッタによりＡβ−８ｉ−Ｃｕ配線金属を堆積
する工程で、有機塗布膜のスルーホール内壁から気化し
た水分などがこれらの配線金属やその材料ガスと反応し
て、上層配線の密着性が悪くなり、抵抗が大きくなった
り、オープンになったりする問題が解決されたので、ス
ルーホール電極構造の信頼度が著しく向上した。
またスルーホールの上部形状がフォトレジストパターン
によって決定され、下部に向って狭まる階段型の形状に
なっているため、下部の開口径をパターニング時（上部
）の最小寸法の数分の−にまで縮小することが可能にな
った。
によって決定され、下部に向って狭まる階段型の形状に
なっているため、下部の開口径をパターニング時（上部
）の最小寸法の数分の−にまで縮小することが可能にな
った。
さらに無機系絶縁膜からなる側壁で被覆された有機塗布
膜のスルーホールが、上部から下部に向って階段状に狭
まる開口を形成しているため、内壁から気化した水分の
排出を完全に防御する効果がある。
膜のスルーホールが、上部から下部に向って階段状に狭
まる開口を形成しているため、内壁から気化した水分の
排出を完全に防御する効果がある。
第１図（ａ）〜（ｉ）は本発明の一実施例を示す断面図
、第２図（ａ）、（ｂ）、第３図は従来技術を示す断面
図。 １・・・シリコン基板、２・・・下層配線、３・・・有
機塗布膜、４・・・フォトレジスト、５・・・無機系絶
縁膜、６・・・開口部、７・・・側壁、８・・・上層配
線。
、第２図（ａ）、（ｂ）、第３図は従来技術を示す断面
図。 １・・・シリコン基板、２・・・下層配線、３・・・有
機塗布膜、４・・・フォトレジスト、５・・・無機系絶
縁膜、６・・・開口部、７・・・側壁、８・・・上層配
線。
Claims (1)
- スルーホールを形成したポリイミド系有機塗布膜を層間
絶縁膜として上層配線と下層配線とが接続されている多
層配線構造半導体装置において、前記スルーホールが底
部に向って狭まる階段型の形状で、スパッタ法またはプ
ラズマＣＶＤ法で形成された窒化シリコン膜または酸化
窒化シリコン膜からなる側壁で被覆されていることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP550890A JP2940041B2 (ja) | 1990-01-12 | 1990-01-12 | 多層構造半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP550890A JP2940041B2 (ja) | 1990-01-12 | 1990-01-12 | 多層構造半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03209828A true JPH03209828A (ja) | 1991-09-12 |
| JP2940041B2 JP2940041B2 (ja) | 1999-08-25 |
Family
ID=11613138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP550890A Expired - Fee Related JP2940041B2 (ja) | 1990-01-12 | 1990-01-12 | 多層構造半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940041B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193126A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体装置及びその製造方法 |
| US6633082B1 (en) | 1997-05-30 | 2003-10-14 | Nec Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| US7375007B2 (en) | 2004-01-09 | 2008-05-20 | Seiko Epson Corporation | Method of manufacturing a semiconductor device |
-
1990
- 1990-01-12 JP JP550890A patent/JP2940041B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193126A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体装置及びその製造方法 |
| US6633082B1 (en) | 1997-05-30 | 2003-10-14 | Nec Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| US7375007B2 (en) | 2004-01-09 | 2008-05-20 | Seiko Epson Corporation | Method of manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2940041B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0573338B2 (ja) | ||
| JPH0418701B2 (ja) | ||
| JPH0582519A (ja) | 半導体装置の配線及びその製造方法 | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| JPH03209828A (ja) | 多層構造半導体装置の製造方法 | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH04345054A (ja) | 半導体装置及びその製造方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JP4162944B2 (ja) | 半導体装置の製造方法 | |
| JPH05243388A (ja) | 半導体装置の製造方法 | |
| JPH02111054A (ja) | 半導体装置およびその製造方法 | |
| JPH03270234A (ja) | 半導体装置の製造法方 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JPH088261A (ja) | 半導体装置の製造方法 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| JPH05299518A (ja) | 半導体装置の製造方法 | |
| JPS63287034A (ja) | 半導体装置 | |
| JPH02140953A (ja) | 半導体装置の製造方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 | |
| JPH07111265A (ja) | 配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |