JPH0582519A - 半導体装置の配線及びその製造方法 - Google Patents

半導体装置の配線及びその製造方法

Info

Publication number
JPH0582519A
JPH0582519A JP3238486A JP23848691A JPH0582519A JP H0582519 A JPH0582519 A JP H0582519A JP 3238486 A JP3238486 A JP 3238486A JP 23848691 A JP23848691 A JP 23848691A JP H0582519 A JPH0582519 A JP H0582519A
Authority
JP
Japan
Prior art keywords
resistor
electrode
wiring
contact hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3238486A
Other languages
English (en)
Inventor
Yasuyuki Suzuki
康之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3238486A priority Critical patent/JPH0582519A/ja
Priority to US07/946,659 priority patent/US5310695A/en
Publication of JPH0582519A publication Critical patent/JPH0582519A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【構成】 層間絶縁膜ＳｉＯ2 とのエッチング選択性が
ないＷＳｉＮやＷＳｉなどの抵抗体や電極の上部のコン
タクト穴領域に、選択性があるＡｕなどの金属膜をエッ
チング停止層として形成する。 【効果】 他のＡｕの電極上のコンタクト穴と同時にＷ
ＳｉＮやＷＳｉ上のコンタクト穴も形成でき、オーバー
エッチングによるＷＳｉＮやＷＳｉの突き抜けが防止で
きる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の配線及び
半導体装置の配線の製造方法に関する。特にＧａＡｓ化
合物半導体よりなる半導体装置の電極あるいは抵抗体上
の配線に関する。
【０００２】
【従来の技術】ＧａＡｓ等の化合物半導体よりなる半導
体装置の抵抗体には、不純物イオンを注入したＮ型半導
体層が通常使用されている。しかしながら、Ｎ型半導体
層では、抵抗としての線形性や高周波における安定性に
問題がある。そこでそれに代わるものとして、ＷＳｉＮ
のような薄膜が、抵抗体として使用されている。またＧ
ａＡｓ電界効果トランジスタのゲート電極においては、
通常耐熱性に優れたＷＳｉが使用されている。
【０００３】薄膜抵抗体上の配線を製造する工程を図４
に示し、説明する。
【０００４】まず、動作層１や電極２，３が形成されて
いる基板全面に保護膜５であるＳｉＯ2 を堆積させる
（図４（ａ））。次に、その上面に、スパッタを使用し
てＷＳｉＮ膜を堆積させ、パターンニング・ドライエッ
チングを行い抵抗体６を形成する（図４（ｂ））。次
に、再びＳｉＯ2 を堆積させて平坦化を行い、抵抗体や
電極上にコンタクト領域上のＳｉＯ2 を除去してコンタ
クト穴を形成する（図４（ｃ））。最後に、Ｔｉ／Ｐｔ
／Ａｕ及びＡｕメッキを用いて、コンタクト穴を介して
配線８を形成する（図４（ｄ））。
【０００５】
【発明が解決しようとする課題】上記の従来技術に係る
ＷＳｉＮ抵抗体上の配線においては、コンタクト穴を形
成する際、通常はＣＦ4 ガスを用いドライエッチングに
より開穴する。しかしながら、図３に示す各金属のＣＦ
4ガスによるドライエッチングのエッチングレートから
わかるように、Ａｕの電極上のコンタクト穴を形成する
場合には、多少オーバーエッチングしても問題ないが、
ＷＳｉＮやＷＳｉの抵抗体や電極上のコンタクト穴の場
合には、ＳｉＯ2 との選択比が取れないために、深くエ
ッチングされる問題がある。さらに従来技術で述べた配
線構造の場合では、ＷＳｉＮ抵抗体より電極が下にあ
り、コンタクト穴を同時に形成すると、ＷＳｉＮは突き
抜けてしまう。
【０００６】本発明の目的は、このような問題を解決し
た、半導体装置の配線及びその製造方法を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の配
線は、Ｗを含む電極あるいは抵抗体上面のコンタクト穴
領域に、Ａｕ系の金属膜が形成されており、この金属膜
を介して、前記Ｗを含む電極あるいは抵抗体と配線が接
続されていることを特徴とする。
【０００８】また本発明の半導体装置の配線の製造方法
は、基板上に、Ｗを含む電極あるいは抵抗体を形成する
工程と、前記電極あるいは抵抗体上のコンタクト穴部に
Ａｕ系の金属膜を形成する工程と、層間絶縁膜を堆積す
る工程と、前記金属膜上の層間絶縁膜にコンタクト穴を
開穴する工程と、前記コンタクト穴を介して、前記電極
あるいは抵抗体を接続する工程とを含むことを特徴とす
る。
【０００９】
【作用】本発明においては、ＳｉＯ2 とのエッチング選
択性がないＷＳｉＮやＷＳｉなどの抵抗体や電極の上部
のコンタクト穴領域に、選択性があるＡｕなどの金属膜
をエッチング停止層として形成する。こうすることによ
り、他のＡｕの電極上のコンタクト穴と同時にＷＳｉＮ
やＷＳｉ上のコンタクト穴も形成でき、オーバーエッチ
ングによるＷＳｉＮやＷＳｉの突き抜けが防止できる。
【００１０】
【実施例】以下、本発明の実施例について、図面を参照
して説明する。
【００１１】図１及び図２は本発明の実施例を説明する
ための模式的断面図である。
【００１２】まずＧａＡｓよりなる動作層１上に、Ａｕ
Ｇｅ／Ｎｉ／Ａｕからなるソース電極及びドレイン電極
２とＷＳｉからなるゲート電極３を形成する（図１
（ａ））。次に、ＷＳｉゲート電極３上のコンタクト穴
領域に、Ｔｉ／Ｐｔ／Ａｕ膜４を真空蒸着法により形成
する（図１（ｂ））。次に、保護膜であるＳｉＯ2 膜５
を基板全面に形成し、さらにＷＳｉＮ膜をスパッタ法に
より基板全面に形成する。次に、フォトレジストを用い
てパターンニングし、ＳＦ6 ガスなどを用いてドライエ
ッチングして、ＷＳｉＮ抵抗体６を形成する（図１
（ｃ））。次にＷＳｉＮ抵抗体６上のコンタクト穴領域
にのみ、真空蒸着法によりＴｉ／Ａｕ膜４′を形成する
（図１（ｄ））。次に、再びＳｉＯ2 膜５を堆積し、レ
ジスト塗布，エッチバック，ＳｉＯ2 堆積を行い平坦化
する（図２（ｅ））。その後、ソース・ドレイン電極
２，ゲート電極３上のコンタクト穴とＷＳｉＮ抵抗体５
上のコンタクト穴を同時に、ＣＦ4 ガスを用いてドライ
エッチングして形成する（図２（ｆ））。次に、配線と
して、まず基板全面にＴｉ／Ｐｔ／Ａｕ層７をスパッタ
や蒸着法を使用して形成し、フォトレジストを用い配線
領域のパターンニングを行う。次に、Ｔｉ／Ｐｔ／Ａｕ
層を一方の電極として金メッキを行い、その後、レジス
トを除去し、配線領域以外のＴｉ／Ｐｔ／Ａｕ層をミリ
ングにより除去して、Ａｕメッキ配線８を形成する（図
２（ｇ））。
【００１３】ＷＳｉゲート電極やＷＳｉＮ抵抗体上のコ
ンタクト穴を形成する際には、Ａｕ層がドライエッチン
グの停止層となるために、オーバーエッチングを行って
もＷＳｉやＷＳｉＮ膜はエッチングされず、各電極と抵
抗体のコンタクト穴が同時に形成できる。
【００１４】
【発明の効果】以上説明したように本発明によれば、電
極や抵抗体上のコンタクト穴を形成する際、電極や抵抗
体の材料が層間絶縁膜とドライエッチングの選択性がな
くとも、オーバーエッチングによる電極や抵抗体のエッ
チング・突き抜けがなく、抵抗体の抵抗値も変化しない
良好な配線が可能となる。さらには、各電極と抵抗体の
コンタクト穴が同時に形成できる。
【図面の簡単な説明】
【図１】本発明の実施例を説明するための工程断面図で
ある。
【図２】本発明の実施例を説明するための工程断面図で
ある。
【図３】本発明の作用を説明するためのＣＦ4 ガスによ
るエッチング時間と深さの関係を示した図である。
【図４】従来例を説明するための工程断面図である。
【符号の説明】
１ ＧａＡｓからなる動作層 ２ ＡｕＧｅ／Ｎｉ／Ａｕソース・ドレイン層 ３ ＷＳｉゲート電極 ４ Ｔｉ／Ｐｔ／Ａｕドライエッチング停止膜 ４′ Ｔｉ／Ａｕドライエッチング停止膜 ５ ＳｉＯ2 膜 ６ ＷＳｉＮ抵抗体 ７ Ｔｉ／Ｐｔ／Ａｕ層 ８ Ａｕメッキ層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】Ｗを含む電極あるいは抵抗体上面のコンタ
    クト穴領域に、Ａｕ系の金属膜が形成されており、この
    金属膜を介して、前記Ｗを含む電極あるいは抵抗体と配
    線が接続されていることを特徴とする半導体装置の配
    線。
  2. 【請求項２】基板上に、Ｗを含む電極あるいは抵抗体を
    形成する工程と、前記電極あるいは抵抗体上のコンタク
    ト穴部にＡｕ系の金属膜を形成する工程と、層間絶縁膜
    を堆積する工程と、前記金属膜上の層間絶縁膜にコンタ
    クト穴を開穴する工程と、前記コンタクト穴を介して、
    前記電極あるいは抵抗体を接続する工程とを含むことを
    特徴とする半導体装置の配線の製造方法。
JP3238486A 1991-09-19 1991-09-19 半導体装置の配線及びその製造方法 Pending JPH0582519A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3238486A JPH0582519A (ja) 1991-09-19 1991-09-19 半導体装置の配線及びその製造方法
US07/946,659 US5310695A (en) 1991-09-19 1992-09-18 Interconnect structure in semiconductor device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3238486A JPH0582519A (ja) 1991-09-19 1991-09-19 半導体装置の配線及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0582519A true JPH0582519A (ja) 1993-04-02

Family

ID=17030963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3238486A Pending JPH0582519A (ja) 1991-09-19 1991-09-19 半導体装置の配線及びその製造方法

Country Status (2)

Country Link
US (1) US5310695A (ja)
JP (1) JPH0582519A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265310B1 (en) * 1994-04-25 2001-07-24 Sony Corporation Method of forming contact holes on a semiconductor surface

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440174A (en) * 1992-10-20 1995-08-08 Matsushita Electric Industrial Co., Ltd. Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
JP2932940B2 (ja) * 1994-06-08 1999-08-09 株式会社デンソー 薄膜抵抗体を有する半導体装置の製造方法
JP2639369B2 (ja) * 1994-12-22 1997-08-13 日本電気株式会社 半導体装置の製造方法
US5872697A (en) * 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
US5998275A (en) 1997-10-17 1999-12-07 California Micro Devices, Inc. Method for programmable integrated passive devices
USRE38550E1 (en) 1996-10-18 2004-07-06 California Micro Devices, Inc. Method for programmable integrated passive devices
AU4995497A (en) * 1996-10-18 1998-05-15 California Micro Devices Corporation Programmable integrated passive devices and methods therefor
JP3374680B2 (ja) 1996-11-06 2003-02-10 株式会社デンソー 半導体装置の製造方法
US6703666B1 (en) 1999-07-14 2004-03-09 Agere Systems Inc. Thin film resistor device and a method of manufacture therefor
EP1203400A1 (en) * 1999-07-14 2002-05-08 Lucent Technologies Inc. A thin film resistor device and a method of manufacture therefor
DE19961180C2 (de) * 1999-12-18 2002-02-28 Daimler Chrysler Ag Dünnschichtwiderstand mit hohem Temperaturkoeffizienten als passives Halbleiterbauelement für integrierte Schaltungen und Herstellungsverfahren
KR100465093B1 (ko) * 2002-12-14 2005-01-05 동부전자 주식회사 반도체 소자의 제조 방법
US8188575B2 (en) * 2010-10-05 2012-05-29 Skyworks Solutions, Inc. Apparatus and method for uniform metal plating

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033242A (ja) * 1989-05-30 1991-01-09 Sony Corp 半導体装置及びその多層配線形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577342B2 (ja) * 1985-03-30 1997-01-29 株式会社東芝 半導体装置およびその製造方法
US4963512A (en) * 1986-03-25 1990-10-16 Hitachi, Ltd. Method for forming conductor layers and method for fabricating multilayer substrates
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US4923827A (en) * 1988-05-16 1990-05-08 Eaton Corporation T-type undercut electrical contact process on a semiconductor substrate
US4880708A (en) * 1988-07-05 1989-11-14 Motorola, Inc. Metallization scheme providing adhesion and barrier properties
JPH03137081A (ja) * 1989-10-23 1991-06-11 Sumitomo Electric Ind Ltd ｐ型ｃＢＮのオーム性電極形成方法
US5093274A (en) * 1990-02-02 1992-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033242A (ja) * 1989-05-30 1991-01-09 Sony Corp 半導体装置及びその多層配線形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265310B1 (en) * 1994-04-25 2001-07-24 Sony Corporation Method of forming contact holes on a semiconductor surface

Also Published As

Publication number Publication date
US5310695A (en) 1994-05-10

Similar Documents

Publication Publication Date Title
US5753546A (en) Method for fabricating metal oxide field effect transistors
US5030588A (en) Method of making semiconductor device with film resistor
JPH0582519A (ja) 半導体装置の配線及びその製造方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US4619035A (en) Method of manufacturing a semiconductor device including Schottky barrier diodes
US6084258A (en) Metal-semiconductor junction fet
JPH05226333A (ja) 半導体装置の製造方法
JPH05175428A (ja) 集積回路装置
JPH0358433A (ja) 電界効果トランジスタの製造方法
JPS6323669B2 (ja)
JP4072248B2 (ja) 半導体装置の製造方法
JP3353773B2 (ja) 半導体装置の製造方法
JPH0521469A (ja) 半導体装置の製造方法
KR940005625B1 (ko) 텅스텐의 미세가공방법
JPS6342145A (ja) 半導体装置の製造方法
JPH0254659B2 (ja)
JPH05211175A (ja) ゲート電極の製造方法
JPH0645278A (ja) 半導体装置の製造方法
JPH09223732A (ja) 半導体装置の製造方法
JPH10209435A (ja) 半導体装置及びその製造方法
JPH05275465A (ja) 半導体装置の製造方法
JPH09270463A (ja) コンタクト孔の形成方法
JPS61174649A (ja) 半導体装置
JPH0822997A (ja) 半導体装置およびその製造方法
JPS5889861A (ja) 半導体装置およびその製造方法