JP2577342B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2577342B2
JP2577342B2 JP60067813A JP6781385A JP2577342B2 JP 2577342 B2 JP2577342 B2 JP 2577342B2 JP 60067813 A JP60067813 A JP 60067813A JP 6781385 A JP6781385 A JP 6781385A JP 2577342 B2 JP2577342 B2 JP 2577342B2
Authority
JP
Japan
Prior art keywords
layer
oxide film
silicon layer
refractory metal
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60067813A
Other languages
English (en)
Other versions
JPS61226959A (ja
Inventor
健夫 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60067813A priority Critical patent/JP2577342B2/ja
Publication of JPS61226959A publication Critical patent/JPS61226959A/ja
Priority to US07/181,392 priority patent/US4900257A/en
Application granted granted Critical
Publication of JP2577342B2 publication Critical patent/JP2577342B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/015—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置およびその製造方法に関するもの
である。
〔発明の技術的背景〕
MOS型半導体装置においてはゲート電極あるいは配線
層として不純物をドープしたポリシリコン層が用いられ
るが、この多結晶シリコン層を低抵抗化するためその上
に金属または金属珪化物を堆積させたいわゆるポリサイ
ド構造が採用されることがある。
第３図はこのようなポリサイド構造のMOS型半導体装
置の断面構造を示す断面図であって、半導体基板１上に
形成された素子分離のための厚いフイールド酸化膜２で
囲まれた素子領域の中心部にゲート酸化膜３を介して不
純物をドープした多結晶シリコン層４および金属珪化物
５を積層したゲート電極７が形成されており、その周囲
の半導体基板中には高濃度不純物拡散領域であるソー
ス、ドレイン領域が形成されている。
ゲート電極７中の金属珪化物５は例えば珪化チタン、
珪化モリブデン等の高融点金属珪化物であり、不純物を
ドープした多結晶シリコン層４とともに比抵抗値を下
げ、導電率の向上に寄与している。
〔背景技術の問題点〕
しかしながら、このようなゲート電極上に形成された
金属または金属珪化物は直接外部に露出する構造となっ
ているため、半導体製造工程中で酸化されて酸化膜６を
形成し、あるいはエッチングされて低抵抗化が妨げられ
ることがある。
すなわち、金属または金属珪化物は製造工程を経る間
に雰囲気中の酸素を吸収して酸化され、表面に酸化膜が
形成される。第５図は多結晶シリコン層４および金属珪
化物５を積層して成る配線層上に酸化膜６が形成された
上に絶縁膜９が堆積され、コンタクト孔開孔部にアルミ
ニウム配線10が設けられた様子を示す断面図である。こ
の場合、アルミニウム配線10と金属珪化物５との接触部
Ｂには絶縁性の酸化膜６が介在するためオーミック接触
が妨げられる。
このため、コンタクト孔を開孔する反応性イオンエッ
チング（RIE）工程完了後にフッ酸による化成処理を行
なって酸化膜を除去するようにしている。
しかしながら、金属酸化膜および金属珪化物はフッ酸
によってエッチングされやすく、エッチング制御が適切
に行われないときは第４図のＡ部に示すように金属酸化
膜６のみでなく金属珪化物５もエッチングされてしまい
低抵抗化が達成できない。
〔発明の目的〕
本発明はこのような問題点を解決するためなされたも
ので、低抵抗化を確実に図ることができ、かつ金属配線
層と良好なオーミック接触を得ることができる半導体装
置およびその製造方法を提供することを目的とする。
〔発明の概要〕
本発明にかかる半導体装置においては、シリコン基板
または堆積されたシリコン層の上に選択的に形成され
た、高融点金属珪化物層およびこの高融点金属珪化物層
の酸化を防止するための高融点金属窒化物層の積層体
と、この積層体の周囲のシリコン基板または堆積された
シリコン層の上に形成された後酸化膜を備えたことを特
徴とする。
このような構成によれば、高融点金属珪化物層の酸化
が有効に防止されるため、シリコン層等の抵抗増加を防
止するとともに、金属層との低抵抗オーミック接触が可
能となる。また、高融点金属珪化物層と高融点金属窒化
物層の積層体の周囲に形成された後酸化膜は素子耐圧を
向上させる。
また、本発明にかかる半導体装置の製造方法によれ
ば、 シリコン基板上に薄い酸化膜を形成する工程と、 この薄い酸化膜上に多結晶シリコン層を形成する工程
と、 この多結晶シリコン層に不純物イオンを注入、拡散す
る工程と、 不純物拡散後の前記多結晶シリコン層表面に形成され
た自然酸化膜を除去する工程と、 前記自然酸化膜の除去された前記多結晶シリコン層上
に高融点金属層およびこの高融点金属の窒化物層を順次
積層して形成する工程と、 前記多結晶シリコン層、高融点金属層、高融点金属窒
化物層をゲート電極および配線の所望形状にパターニン
グする工程と、 パターニングされたゲート電極の周囲の半導体基板内
に不純物拡散領域を形成する工程と、 酸化雰囲気中で加熱処理を行い、前記高融点金属層を
珪化させるとともに、前記不純物拡散領域上の後酸化膜
を形成する工程と、 全面に絶縁膜を形成する工程と、 を備えたことを特徴とする。
この方法によれば、高融点金属の珪化の際に不純物拡
散領域上に後酸化膜を形成するようにしているので、耐
圧の向上した半導体装置を容易に得ることができる。
〔発明の実施例〕
以下、図面を参照しながら本発明の一実施例を詳細に
説明する。
第１図（ｆ）は本発明にかかる半導体装置の構成を示
した断面図である。
これによれば、この半導体装置はフィールド酸化膜12
で囲まれたトランジスタ領域内の中心部にゲート酸化膜
13、不純物をドーピングした多結晶シリコン層14、珪化
チタン層21、窒化チタン層16′が積層状態となったゲー
ト電極とその両側の半導体基板11中に形成された高濃度
不純物拡散領域を有している。窒化チタンは化学的に安
定であるため酸化が発生しにくく、この上にアルミニウ
ム等の配線金属層との接触特性が良好である。第２図は
このような接続を行なった本発明の半導体装置を示す断
面図であって多結晶シリコン層14の配線層の一部にコン
タクト孔が設けられた様子を示している。これによれば
配線用の不純物ドーピングが行なわれた多結晶シリコン
層14上に第１図（ｆ）と同様に珪化チタン層21および窒
化チタン層16′が形成され、珪化チタン層21は配線層の
低抗抗化に寄与している。これらの上には酸化シリコン
の絶縁膜22が形成され、その一部に開孔が設けられてア
ルミニウムの配線層23がその開孔部に形成されている。
窒化チタン層21の上面には酸化膜が形成されないためア
ルミニウム配線層と良好なオ−ミック接触が得られてい
る。
次に、このような半導体装置の製造工程を第１図を参
照しながら説明する。
製造する半導体装置をｎチャンネルMOS型半導体装置
とすれば、まずｐ型で比抵抗0.1〜10Ω・cmの半導体基
板11上に選択酸化法等で素子分離のための厚い酸化膜で
あるフイールド酸化膜12を形成し、能動素子形成領域に
はゲート酸化膜13を100〜200Åの厚さで形成する（第１
図（ａ））。
次に能動素子形成領域にチャネル形成用のイオン注入
を施した後、全面に多結晶シリコン層12を減圧CVD法で1
000〜3000Åの厚さに堆積させ、この多結晶シリコン層
を導体化するためにヒ素15を加速電圧40KeV、ドーズ量
５×1014〜５×1015cm-2でイオン注入し、加熱して活性
化させる（第１図（ｂ））。なお、この場合の多結晶シ
リコン層の膜厚は従来の場合に比べて薄くできる。これ
は次の工程で形成される高融点金属層がソース、ドレイ
ン形成のためのイオン注入の際、マスクとして十分機能
し、ゲート部下にイオンが侵入することが少ないことに
よる。
次に多結晶シリコン層14表面に形成された自然酸化膜
を真空中でアルゴンスパッタエッチングにより除去し、
同一雰囲気中で高融点金属の一つであるチタン層16をス
パッタで、窒化チタン（TiN）層16′を化成スパッタ法
によりそれぞれ100〜1000Åの厚さで連続して形成する
（第１図（ｃ））。
次に、多結晶シリコン層14、チタン層16、窒化チタン
層16′を写真食刻法でパターニングし、ゲート電極17を
形成する（第１図（ｄ））。
続いてソース、ドレイン領域となる高濃度不純物拡散
領域を形成するためにヒ素18を加速電圧40KeV、ドーズ
量１×1014〜５×1015cm-2でイオン注入し、拡散させる
とソース、ドレイン領域19が形成される（第１図
（ｅ））。
さらに、850〜950℃に加熱した酸素雰囲気中で熱処理
を行なうと、ソース、ドレイン領域19上の基板表面の酸
化膜は厚い後酸化膜20となってゲートの耐圧を向上させ
るとともとに、チタン層16には多結晶シリコン層14中の
シリコン原子が侵入して反応し、珪化チタン層21に変わ
る。
この後、第２図を参照して前述したように絶縁膜22の
形成、アルミニウム電極23の形成等が行なわれて半導体
装置が完成する。
以上の実施例においてはｎチャネルMOS型半導体装置
について述べているがｐチャネルMOSやCMOSについても
同様に本発明を適用できる。
また、実施例では金属チタンおよび窒化チタンについ
て述べているが、高融点金属例えばチタンの他モリブデ
ン、タンタル、タングステン、コバルト、ニッケル、パ
ラジウムのいずれか一つを使用することができる。
さらに実施例はゲート電極部について述べているが高
融点金属層を形成することができるのはシリコン基板そ
のものや第２層配線をなす多結晶シリコン層上であって
もよい。
また、製造方法においても通常行なわれるような各種
の変形が可能である。すなわち、多結晶シリコン層中へ
のイオン注入は高融点金属層の堆積後でもよく、多結晶
シリコン中にドープされる不純物はトランジスタの導電
型にかかわらずいずれの導電型でも使用することがで
き、高融点金属層を堆積する代りに高融点金属珪化物層
を最初から堆積することもできる。
なお、実施例に示した方法で作られた半導体装置にお
ける配線層の抵抗値は、従来の窒化膜がない場合には10
Ω／mm2であったのに対し、本発明によるものでは１Ω
／mm2であった。また、この配線層上に多結晶シリコン
による配線層とのコンタクトを設けた場合には一辺２μ
ｍの正方形コンタクト孔で従来は1KΩであったのが本発
明によるものでは10Ωに低下した。
〔発明の効果〕
以上のように本発明にかかる半導体装置よれば、シリ
コン層上に高融点金属の珪化物層と酸化しにくい高融点
金属の窒化物層を形成するようにしているため表面に酸
化物が形成されず、良好なオーミック接触を実現できる
他、コンタクトホール形成後の化成処理にも侵されず、
安定したオーミック接触が得られる。また、高融点金属
珪化物層と高融点金属窒化物層の積層体の周囲に後酸化
膜が形成されているので、素子耐圧を向上させることが
できる。
また、高融点金属の窒化膜は従来の金属珪化物に比べ
て低応力であり断差部で切れが発生しにくいことから信
頼性が向上すると共に配線の抵抗値を下げることができ
る。
本発明にかかる半導体装置の製造方法によれば、高融
点金属の珪化と不純物拡散領域上の後酸化膜の形成を同
時に行うようにしているので、素子の耐圧向上を達成す
ることができる。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置の製造方法の各工程
を示す工程別断面図、第２図は本発明にかかる半導体装
置の作用を示す断面図、第３図は従来の半導体装置の構
成を示す断面図、第４図および第５図は従来の半導体装
置における問題点を示す断面図である。 1,11…シリコン基板、2,12…フィールド酸化膜、3,13…
ゲート酸化膜、4,14…多結晶シリコン層、５…金属珪化
物層、６…シリコン酸化膜、16…チタン層、16′…窒化
チタン層、21…珪化チタン層、22…絶縁膜、23…アルミ
ニウム配線。
フロントページの続き (56)参考文献 特開 昭58−46631（ＪＰ，Ａ) 特開 昭60−32359（ＪＰ，Ａ) 米国特許4502209（ＵＳ，Ａ) Ｊａｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ＆ Ｔｅｃｈｎｏｌ ｏｇｙ Ｖｏｌ．21，Ｎｏ．１（1982) Ｐ．14−18

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】シリコン基板または堆積されたシリコン層
    の上に選択的に形成された、高融点金属珪化物層および
    この高融点金属珪化物層の酸化を防止するための高融点
    金属窒化物層の積層体と、この積層体の周囲のシリコン
    基板または堆積されたシリコン層の上に形成された素子
    耐圧を向上させるための後酸化膜を備えた半導体装置。
  2. 【請求項２】堆積されたシリコン層が不純物をドープし
    た多結晶シリコン層である特許請求の範囲第１項に記載
    の半導体装置。
  3. 【請求項３】堆積されたシリコン層がゲート電極であ
    り、前記積層体の周囲のシリコン基板中に、表面に前記
    後酸化膜が形成された高濃度不純物拡散領域が形成され
    たことを特徴とする特許請求の範囲第２項に記載の半導
    体装置。
  4. 【請求項４】シリコン基板上に薄い酸化膜を形成する工
    程と、 この薄い酸化膜上に多結晶シリコン層を形成する工程
    と、 この多結晶シリコン層に不純物イオンを注入、拡散する
    工程と、 不純物拡散後の前記多結晶シリコン層表面に形成された
    自然酸化膜を除去する工程と、 前記自然酸化膜の除去された前記多結晶シリコン層上に
    高融点金属層およびこの高融点金属の窒化物層を順次積
    層して形成する工程と、 前記多結晶シリコン層、高融点金属層、高融点金属窒化
    物層をゲート電極および配線の所望形状にパターニング
    する工程と、 パターニングされたゲート電極の周囲の半導体基板内に
    不純物拡散領域を形成する工程と、 酸素雰囲気中で加熱処理を行い、前記高融点金属層を珪
    化させるとともに、前記不純物拡散領域上に後酸化膜を
    形成する工程と、 全面に絶縁膜を形成する工程と、 を備えた半導体装置の製造方法。
  5. 【請求項５】前記自然酸化膜の除去がスパッタエッチン
    グにより行われる特許請求の範囲第４項に記載の半導体
    装置の製造方法。
JP60067813A 1985-03-30 1985-03-30 半導体装置およびその製造方法 Expired - Lifetime JP2577342B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60067813A JP2577342B2 (ja) 1985-03-30 1985-03-30 半導体装置およびその製造方法
US07/181,392 US4900257A (en) 1985-03-30 1988-04-14 Method of making a polycide gate using a titanium nitride capping layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60067813A JP2577342B2 (ja) 1985-03-30 1985-03-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS61226959A JPS61226959A (ja) 1986-10-08
JP2577342B2 true JP2577342B2 (ja) 1997-01-29

Family

ID=13355758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60067813A Expired - Lifetime JP2577342B2 (ja) 1985-03-30 1985-03-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US4900257A (ja)
JP (1) JP2577342B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811078A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Integrated circuit device and process with tin capacitors
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
JPH0582519A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置の配線及びその製造方法
JP2705513B2 (ja) * 1993-06-08 1998-01-28 日本電気株式会社 半導体集積回路装置の製造方法
US5652181A (en) * 1993-11-10 1997-07-29 Micron Display Technology, Inc. Thermal process for forming high value resistors
US5554566A (en) * 1994-09-06 1996-09-10 United Microelectronics Corporation Method to eliminate polycide peeling
JP3072754B2 (ja) * 1994-10-18 2000-08-07 シャープ株式会社 半導体装置の製造方法
JP2858636B2 (ja) * 1995-03-10 1999-02-17 日本電気株式会社 半導体装置およびその製造方法
US5712196A (en) * 1995-06-07 1998-01-27 Advanced Micro Devices, Inc. Method for producing a low resistivity polycide
EP0812009A3 (en) * 1996-06-03 1998-01-07 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
US5923999A (en) * 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
US5846871A (en) * 1997-08-26 1998-12-08 Lucent Technologies Inc. Integrated circuit fabrication
US6369423B2 (en) 1998-03-03 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device with a thin gate stack having a plurality of insulating layers
US5981365A (en) * 1998-03-10 1999-11-09 Advanced Micro Devices, Inc. Stacked poly-oxide-poly gate for improved silicide formation
US6348413B1 (en) 1998-09-21 2002-02-19 Advanced Micro Devices, Inc. High pressure N2 RTA process for TiS2 formation
KR100318459B1 (ko) 1998-12-22 2002-02-19 박종섭 티타늄폴리사이드게이트전극형성방법
KR20000042876A (ko) 1998-12-28 2000-07-15 김영환 반도체 소자의 게이트 전극 형성방법
JP3988342B2 (ja) 1998-12-29 2007-10-10 株式会社ハイニックスセミコンダクター 半導体素子のゲート電極形成方法
US7482675B2 (en) * 2005-06-24 2009-01-27 International Business Machines Corporation Probing pads in kerf area for wafer testing
US8686562B2 (en) 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
US8743207B2 (en) 2010-07-27 2014-06-03 Flir Systems Inc. Infrared camera architecture systems and methods
US9129796B2 (en) * 2010-08-19 2015-09-08 Texas Instruments Incorporated Pre-metal deposition clean process
US8461034B2 (en) * 2010-10-20 2013-06-11 International Business Machines Corporation Localized implant into active region for enhanced stress

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502209A (en) 1983-08-31 1985-03-05 At&T Bell Laboratories Forming low-resistance contact to silicon

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
JPS58500680A (ja) * 1981-05-04 1983-04-28 モトロ−ラ・インコ−ポレ−テツド 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
US4472237A (en) * 1981-05-22 1984-09-18 At&T Bell Laboratories Reactive ion etching of tantalum and silicon
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS5898963A (ja) * 1981-12-09 1983-06-13 Nec Corp 半導体装置
JPS6032359A (ja) * 1983-08-02 1985-02-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502209A (en) 1983-08-31 1985-03-05 At&T Bell Laboratories Forming low-resistance contact to silicon

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｊａｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｖｏｌ．２１，Ｎｏ．１（１９８２）Ｐ．１４−１８

Also Published As

Publication number Publication date
JPS61226959A (ja) 1986-10-08
US4900257A (en) 1990-02-13

Similar Documents

Publication Publication Date Title
JP2577342B2 (ja) 半導体装置およびその製造方法
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
JPH0564456B2 (ja)
JP2925416B2 (ja) 半導体集積回路装置の製造方法
US5521416A (en) Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same
JPS61224459A (ja) 半導体装置およびその製造方法
JPS5837967A (ja) Ｍｉｓ型半導体装置の製造方法
JP3794915B2 (ja) 半導体装置の製造方法
JP2910839B2 (ja) 半導体装置とその製造方法
JP2685034B2 (ja) 半導体装置およびその製造方法
JP3141825B2 (ja) 半導体装置の製造方法
JPS61267365A (ja) 半導体装置
JPH02192161A (ja) 半導体集積回路装置
JPH11214620A (ja) 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法
JP3037100B2 (ja) 半導体装置の製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
JP3261697B2 (ja) 半導体装置の製造方法
JPH0714060B2 (ja) 半導体装置の製造方法
JP2827881B2 (ja) 半導体装置の製造方法
JP3114307B2 (ja) 半導体装置およびその製造方法
JPH02203565A (ja) 半導体装置及びその製造方法
JPH08204009A (ja) 半導体装置及び該半導体装置の製造方法
JPS62200747A (ja) 半導体装置の製造方法
JP2000100972A (ja) 半導体装置
JPH03220772A (ja) 半導体装置