JP2685034B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2685034B2 JP2685034B2 JP19370495A JP19370495A JP2685034B2 JP 2685034 B2 JP2685034 B2 JP 2685034B2 JP 19370495 A JP19370495 A JP 19370495A JP 19370495 A JP19370495 A JP 19370495A JP 2685034 B2 JP2685034 B2 JP 2685034B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- oxide film
- silicon oxide
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
造方法に関し、特に自己整合型のコンタクト孔を有する
絶縁ゲート電界効果トランジスタの構造とその製法に関
する。
として精力的に進められ、現在では0.15μm程度の
寸法基準で設計された1ギガビット・ダイナミック・ラ
ンダム・アクセス・メモリー(GbDRAM)等の超高
集積の半導体デバイスが開発試作されている。このよう
な半導体デバイスの高集積化に伴い、半導体素子構造の
形成に必須となっているフォトリソグラフィ工程でのマ
スク合わせマージンの不要化が強く要求されるようにな
ってきた。
基板上に金属膜、半導体膜、絶縁体膜等の各種材料で形
成されたパターンが順次積層され、微細構造の半導体素
子が形成される。この半導体素子用のパターンを積層す
る場合には、フォトリソグラフィ工程において、前工程
で形成した下層のパターンにマスク合わせし次の上層パ
ターンを形成することが要求される。しかしこのフォト
リソグラフィ工程で上層/下層パターン間の位置ズレが
発生する。そこで、この位置ズレを見込してマスク上の
パターン間隔に余裕をもたせ、パターン間隔にマージン
を設定することが必要とされる。しかし、このようなマ
ージンはパターンの高密度化の阻害要因となる。
るマージンレス化の技術手法が種々に検討されている。
その中で特に重要なものにコンタクト孔の形成における
マージンレス化がある。このコンタクト孔は半導体基板
上、半導体膜上、金属膜上の各種の層に形成され且つ多
用されるため、これをマージンレス化することは半導体
デバイスの高密度化/高集積化に最も効果がある。この
マージンレス化技術の中で有力な方法にセルフアライン
法の一種である自己整合型コンタクト孔の形成法があ
り、その具体的方法が種々に検討されている。
なかで、絶縁膜の異方性ドライエッチングにより絶縁ゲ
ート電界効果トランジスタ(以下、MOSトランジスタ
と呼称する)のゲート電極に絶縁膜のスペーサーを設
け、ゲート電極に自己整合して拡散層上にコンタクト孔
を形成する方法が注目されている。例えば、特開昭61
−16571号公報にその一例が示されている。
報に示された自己整合型コンタクト孔を有するMOSト
ランジスタの概略を説明するための断面図とその平面図
である。
01を選択的に酸化してフィールド酸化膜102を形成
した後、ゲート酸化膜104を形成し、更にその上にn
型不純物がドープされたn+ ポリシリコン層を堆積す
る。次に、n+ ポリシリコン層の表面を酸化して約50
nm程度の厚さのシリコン酸化膜を形成した後、全面に
シリコン窒化膜を約100nmの厚さに堆積させる。所
望の領域に形成されたレジストパターンをマスクとして
前述のシリコン窒化膜、シリコン酸化膜およびn+ ポリ
シリコン層をこの順序でエッチングして、ゲート電極領
域にゲートポリシリコン層105、シリコン酸化膜層1
07およびシリコン窒化膜層109を形成し、配線領域
には配線ポリシリコン層106、シリコン酸化膜層10
8およびシリコン窒化膜層110のパターンを形成す
る。その後、低濃度の不純物をイオン注入法により注入
する。
面にシリコン窒化膜を約100nmの厚さに堆積した
後、反応性イオンエッチング(RIE)によりゲート電
極のパターンと配線領域のパターンの側面に側面シリコ
ン窒化膜111、112を残す。そして、ソース・ドレ
イン領域形成のための高濃度の不純物をイオン注入法に
より注入する。このようにして得られるイオン注入領域
は、側面シリコン窒化膜111の下部の領域では不純物
濃度が低く、それよりも外側では不純物濃度が高くなっ
ている。
を含むシリコン酸化膜)のごとき層間絶縁膜115を堆
積させた後、酸素または窒素雰囲気で約1000℃で3
0分程度の熱処理を行う。この熱処理によりイオン注入
された領域が活性化され、低濃度拡散領域113と高濃
度拡散領域114からなるLDD構造のソース・ドレイ
ン領域が得られる。
スクとして層間絶縁膜115をエッチングして拡散層領
域上のコンタクトホール116、117を形成する。こ
の時、コンタクトホール116、117はゲートポリシ
リコン層105の側面シリコン窒化膜111がマスクと
なって自己整合的に形成される。次に、配線ポリシリコ
ン層106上にコンタクトホール118を形成する。そ
して、メタル層パターン119、120、121を形成
する。その結果、図9(b)に示した平面図のようなマ
スクパターンを用いて活性領域103上に形成されるコ
ンタクトホール116、117がゲートポリシリコン層
105と接して設計されても、側面シリコン窒化膜11
1が絶縁膜となって、ゲートポリシリコン層105とメ
タル層パターン119,120が電気的に短絡すること
はない。しかし、この従来技術ではゲートポリシリコン
層105の側面に形成される側面シリコン窒化膜111
下とシリコン基板101の表面に形成された低濃度拡散
層領域113上との間に存在するシリコン酸化膜の厚さ
はゲート酸化膜と同じかあるいはそれよりも薄くなる。
は、ゲート電極の上面と側面をシリコン窒化膜で被覆す
ることによって、ソース・ドレイン領域となる拡散層に
形成されるコンタクト孔はゲート電極に対してマージン
レスであり自己整合的に形成されるようになる。しか
し、ゲート電極の側面に形成されたシリコン窒化膜下の
シリコン酸化膜の膜厚がゲート酸化膜の膜厚と同程度も
しくは薄くなる。例えば、MOSトランジスタのゲート
長が0.2μm以下となる1GbDRAM以後の微細な
MOSトランジスタを用いる半導体装置では、ゲート酸
化膜の膜厚が約6nm程度以下となる。このため、先述
のシリコン窒化膜下のシリコン酸化膜の膜厚は極薄とな
り、従来の技術を用いたMOSトランジスタでは、その
特性の信頼性、特にホットキャリア・ストレスによる信
頼性の劣化が大きくなる。
を有し超微細で信頼性の高いMOSトランジスタで構成
される半導体装置を提供することにある。
体装置では、一導電型のシリコン基板の表面に形成され
るシリコン酸化膜をゲート絶縁膜とし前記シリコン基板
の表面に形成される逆導電型の拡散層をソース・ドレイ
ン領域とする絶縁ゲート電界効果トランジスタを有し、
前記シリコン酸化膜とは異種の材料であり前記絶縁ゲー
ト電界効果トランジスタのゲート電極の上面および側面
のみを被覆する保護絶縁膜が形成され、前記ゲート電極
の側面を被覆している前記保護絶縁膜と前記拡散層との
間に前記ゲート絶縁膜より厚い膜厚のシリコン酸化膜が
形成され、前記拡散層上に設けられるコンタクト孔の側
壁が前記保護絶縁膜で形成される。
化膜、あるいはシリコン酸化膜と前記シリコン酸化膜上
に積層して形成されるシリコン窒化膜との複合膜で形成
される。
は、前記シリコン基板の表面にゲート絶縁膜を形成する
工程と、前記ゲート電極となる導電薄膜と熱酸化耐性の
高い絶縁薄膜とを積層して前記ゲート絶縁膜上に形成す
る工程と、前記導電薄膜と前記絶縁薄膜とをパターニン
グする工程と、前記パターニングした導電薄膜と絶縁薄
膜の側壁に再度熱酸化耐性の高い絶縁薄膜を形成する工
程と、前記熱酸化耐性の高い絶縁薄膜を熱酸化マスクに
して前記シリコン基板の表面部を熱酸化し前記ゲート絶
縁膜より膜厚の厚いシリコン酸化膜を形成する工程と、
この熱酸化後に、再度熱酸化耐性の高い絶縁薄膜を堆積
させ異方性のドライエッチングを加えて前記ゲート電極
の上面および側面とゲート絶縁膜より膜厚の厚い前記シ
リコン酸化膜とを被覆する前記保護絶縁膜を形成する工
程とを含む。
記保護絶縁膜とは異種の材料で層間絶縁膜を形成する工
程と、前記保護絶縁膜にセルフアラインになるように前
記層間絶縁膜をドライエッチングして前記拡散層上にコ
ンタクト孔を形成する工程とを含む。
する。図1は、本発明の第1の実施例の半導体装置の構
造を示す断面図である。
に、素子分離領域となるフィールド酸化膜2が形成さ
れ、前述のp型のシリコン基板1上に形成されたゲート
酸化膜3を介してゲート電極4が形成されている。この
ゲート電極4の上面および側面にはシリコン酸化膜とは
材質が異なりゲート電極4を保護する保護絶縁膜すなわ
ちエッチストップ膜7が形成されている。ゲート電極4
の端部近傍のシリコン基板1の表面にはn- 拡散層5が
形成され、その外側にはn+ 拡散層8が形成されてい
る。ゲート電極4の側面に形成されたエッチストップ膜
7下とn- 拡散層5あるいはn+ 拡散層8上との間には
ゲート酸化膜3よりも厚い底面シリコン酸化膜6が形成
されている。表面に形成された層間絶縁膜9にはコンタ
クト孔10を介して前述のn+ 拡散層8と配線11が接
続されている。
導体装置の製造方法について図2乃至図4に基づいて説
明する。
基板21上に通常の選択酸化(LOCOS)法によっ
て、例えば膜厚400nmのフィールド酸化膜22を形
成し、その後750℃の水蒸気雰囲気で熱酸化してフィ
ールド酸化膜22領域以外のシリコン基板21上に、例
えば膜厚6nmのゲート酸化膜23を形成する。
気相成長(CVD)法によりn型多結晶シリコン膜24
を、例えば膜厚200nm堆積し、続いてCVD法によ
り第1シリコン窒化膜25を、例えば膜厚200nm堆
積する。その後、ゲート電極を形成するためのレジスト
パターン26を形成する。
ストパターン26をマスクとして第1シリコン窒化膜2
5およびn型多結晶シリコン膜24をRIE法によりエ
ッチングした後、レジストパターン26を除去する。こ
のようにして、ゲート電極27および上面シリコン窒化
膜28が形成される。その後、CVD法により、例えば
膜厚10nmの第2シリコン窒化膜29を全面に堆積す
る。
シリコン窒化膜29をエッチバックして前述のゲート電
極27およびその上部の上面シリコン窒化膜28の側面
に側面第1シリコン窒化膜30を残存させる。
水蒸気雰囲気で前述のゲート酸化膜23が露出した表面
を熱酸化して、例えば膜厚25nmのシリコン酸化膜3
1を形成する。この際、ゲート電極27上の上面シリコ
ン窒化膜28と側面第1シリコン窒化膜30が酸化防止
膜となってn型多結晶シリコン膜からなるゲート電極2
7の上面および側面は酸化されない。一方、側面第1シ
リコン窒化膜30は膜厚が10nmと薄いために、この
熱酸化中に側面第1シリコン窒化膜30下のシリコン基
板21も、いわゆるLOCOS法で生じるバーズビーク
のように横方向に食い込むように酸化されて底面シリコ
ン酸化膜32の膜厚も20nm以上になる。
酸化膜22とゲート電極27上の上面シリコン窒化膜2
8と側面第1シリコン窒化膜30をマスクとしてイオン
注入法により例えばリンをエネルギー30keVでドー
ズ量2×1013cm-2注入して、シリコン基板21表面
に低濃度リンイオン注入層33を形成する。
用いて全面に例えば膜厚150nmの第3シリコン窒化
膜34を堆積する。そして、図3(c)に示すように第
3シリコン窒化膜34をエッチバックして、側面第1シ
リコン窒化膜30の表面に側面第2シリコン窒化膜35
を残存させる。
酸化膜22とゲート電極27上の上面シリコン窒化膜2
8と側面第1シリコン窒化膜30および側面第2シリコ
ン窒化膜35をマスクとしてイオン注入法により例えば
砒素をエネルギー50keVでドーズ量3×1015cm
-2注入して、シリコン基板21表面に高濃度砒素イオン
注入層36を形成する。
より全面に、例えば膜厚400nmのBPSG膜(ボロ
ンガラスとリンガラスを含有するシリコン酸化膜)37
を堆積した後、850℃で30分間のアニールをするこ
とで前述の低濃度リンイオン注入層33および高濃度砒
素イオン注入層36を活性化させ、n- 拡散層38およ
びn+ 拡散層39を形成する。
孔を開口するためのマスクとなるレジストパターン40
を形成する。このレジストパターン40は前述のゲート
電極27上にも開口されている。
ターン40をマスクとしてRIE法を用いて層間絶縁膜
であるBPSG膜37およびシリコン酸化膜31をエッ
チングしてn+ 拡散層39に達するコンタクト孔41を
開口する。コンタクト孔41の開口では、CF2 +CH
2 F2 混合ガスを用いた選択エッチングを行うと、エッ
チストップ膜であるシリコン窒化膜およびシリコン基板
に対するBPSG膜或いはシリコン酸化膜のエッチング
選択比が30倍以上になるために、前述のレジストパタ
ーン40がゲート電極27にかかった領域において、上
面シリコン窒化膜28と側面第1シリコン窒化膜30と
側面第2シリコン窒化膜35がエッチングストップ層と
しての役割を果たし、コンタクト孔41はゲート電極2
7に達することはない。
後、図4(c)に示すように全面にアルミニウム合金膜
42をスパッタ法により、例えば500nm堆積した
後、配線を形成するためのレジストパターン43を形成
する。そして、図4(d)に示すようにレジストパター
ン43をマスクとしてアルミニウム合金膜42をエッチ
ングして配線44を形成すると、nチャネル型のMOS
トランジスタを含む本発明の半導体装置が製造される。
クト孔をMOSトランジスタの拡散層上に形成するため
に、このMOSトランジスタのゲート電極の表面にシリ
コン窒化膜等でエッチストップ膜を形成する。この場
合、通常、このエッチストップ膜には電子あるいは正孔
を捕獲するトラップ中心が多量に存在する。しかし、こ
の実施例では、更に、エッチストップ膜下と拡散層上と
の間にゲート絶縁膜の膜厚より厚いシリコン酸化膜が形
成される。このために、MOSトランジスタの動作時に
発生するホットキャリアはこの厚いシリコン酸化膜に妨
げられて前述のエッチストプ膜には到達せず前述のトラ
ップ中心に捕獲されることはない。このようにして、前
述したホットキャリア・ストレスに対する長期信頼性が
大幅に向上する。
ストップ膜下のシリコン酸化膜を熱酸化で形成してもゲ
ート電極は酸化されることはなく、ゲート電極の抵抗の
増加は防止される。
て半導体装置の構造を説明する。導電型がp型のシリコ
ン基板上51の表面に素子分離領域となるフィールド酸
化膜52が形成され、シリコン基板51上に形成された
ゲート酸化膜53を介してゲート電極54が形成されて
いる。このゲート電極54の表面には表面シリコン酸化
膜55が形成され、さらにその外側にはシリコン酸化膜
とは材質の異なるエッチストップ膜56が形成されてい
る。そして、ゲート電極54の端部近傍のシリコン基板
51の表面にはn- 拡散層57が形成され、その外側に
はn+ 拡散層58が形成されている。そして、ゲート電
極54を覆って形成されたエッチストップ膜56と前述
のn- 拡散層57あるいはn+ 拡散層58との間にはゲ
ート酸化膜53よりも厚い底面シリコン酸化膜59が形
成されている。表面に形成された層間絶縁膜60にはコ
ンタクト孔61を介して前述のn+ 拡散層58と配線6
2が接続されている。
導体装置の製造方法について図6乃至図8に基づいて説
明する。
シリコン基板71上に通常の選択酸化(LOCOS)法
によって所定の領域に、例えば膜厚400nmのフィー
ルド酸化膜72を形成し、その後750℃の水蒸気雰囲
気で熱酸化してフィールド酸化膜72領域以外のシリコ
ン基板71上に、例えば膜厚6nmのゲート酸化膜73
を形成する。
D法によりn型多結晶シリコン膜74を、例えば膜厚1
00nm堆積し、スパッタ法によりタングステンシリサ
イド膜75を例えば膜厚100nm堆積し、続いて40
0℃の条件でCVD法により第1シリコン酸化膜76を
例えば膜厚20nm堆積し、続いて約800℃の条件で
CVD法により第1シリコン窒化膜77を例えば膜厚2
00nm堆積する。その後、ゲート電極を形成する領域
にレジストパターン78を形成する。前述のタングステ
ンシリサイド膜75と前記第1シリコン窒化膜77の間
に前述の第1シリコン酸化膜76を堆積したのは、CV
D法によるシリコン窒化膜の堆積温度が約800℃と高
く、直接タングステンシリサイド膜上にシリコン窒化膜
を堆積するとタングステンシリサイド膜が化学反応で変
化して、タングステンナイトライドに変質し抵抗が高く
なるので、前述の第1シリコン酸化膜76を反応防止膜
とするためである。
クとして第1シリコン窒化膜77、第1シリコン酸化膜
76、タングステンシリサイド膜75、n型多結晶シリ
コン膜74を順次RIE法によりエッチングする。この
ようにして、図6(c)に示すようにn型多結晶シリコ
ン層79とタングステンシリサイド層80とからなるゲ
ート電極79a、上面シリコン酸化膜81および上面シ
リコン窒化膜82を形成する。次に、前述のレジストパ
ターン78を除去する。その後、約400℃の条件でC
VD法により、例えば膜厚20nmの第2シリコン酸化
膜83を全面に堆積する。次に、フィールド酸化膜72
と、ゲート電極79a上の上面シリコン酸化膜81およ
び上面シリコン窒化膜82とをマスクとしたイオン注入
法により、例えばリンをエネルギー30keVでドーズ
量2×1013cm-2注入して、このシリコン基板71表
面に低濃度リンイオン注入層84を形成する。次に、図
6(d)に示すように全面に約800℃の条件でCVD
法により第2シリコン窒化膜85を、例えば膜厚150
nm堆積する。ここで、前述の第2シリコン酸化膜83
は第1シリコン酸化膜76を堆積した理由と同様に、ゲ
ート電極を構成するタングステンシリサイド膜の側面を
第2シリコン窒化膜85を堆積する前に被覆すること
で、タングステンシリサイド膜が第2シリコン窒化膜を
堆積する際、化学反応で変化するのを防止するためであ
る。
シリコン窒化膜85をエッチバックしてゲート電極79
aの側面に側面第1シリコン窒化膜86を残存させる。
そして、図7(a)に示すように、CF4 +CH2 F2
混合ガスを用いた第2シリン酸化膜83のエッチバック
を行うことにより前述の第2シリコン酸化膜83とゲー
ト酸化膜73がエッチングされる。このエッチングにお
いて、ゲート電極上の第2シリコン酸化膜83および上
面シリコン窒化膜82の側面部の第2シリコン酸化膜8
3がエッチングされてスリット87が形成される。この
スリット87の深さは、前述のエッチバック工程におい
てゲート電極上面に堆積された第2シリコン酸化膜83
をエッチング除去するのに必要な時間の2倍から5倍程
度であれば、前述のタングステンシリサイド層80には
達することはない。
を用いて全面に例えば膜厚10nmの第3シリコン窒化
膜88を堆積すと、前記スリット87が前記第3シリコ
ン窒化膜88で埋め込まれる。
酸化膜72、ゲート電極上の上面シリコン窒化膜82、
スリットに埋め込まれた第3シリコン窒化膜88および
側面第1シリコン窒化膜86をマスクとしてイオン注入
法により例えば砒素をエネルギー50keVでドーズ量
3×1015cm-2注入して、シリコン基板71の表面に
高濃度砒素イオン注入層89を形成する。
ン窒化膜88をエッチバックして側面第1シリコン窒化
膜86の側面に側面第2シリコン窒化膜90を残存させ
ると同時に、前述のスリット87にもスリット第3シリ
コン窒化膜91を残存させる。その結果、ゲート電極7
9aの上面と側面は薄いシリコン酸化膜で被覆され、さ
らにその上に厚いシリコン窒化膜で完全に被覆される。
そして、側面第1シリコン窒化膜86下とn- 拡散層上
の間のシリコン酸化膜の膜厚はゲート絶縁膜厚以上にな
るようにできる。
を用いて全面に例えば膜厚50nmの第3シリコン酸化
膜92および膜厚400nmのBPSG膜93を堆積す
る。そして、850℃で30分間のアニールする。この
熱処理で、高濃度砒素イオン注入層89中の不純物は活
性化し、n+ 拡散層95が形成される。
孔を開口するためのマスクとなるレジストパターン96
を形成する。レジストパターン96はゲート電極上にも
開口されている。
ターン96をマスクとしてRIE法を用いてBPSG膜
93および第3シリコン酸化膜92をエッチングしてn
+ 拡散層95に達するコンタクト孔97を開口する。こ
のコンタクト孔97の開口では、CF4 +CH2 F2 混
合ガスを用いたドライエッチングを行うことにより、レ
ジストパターン96がゲート電極にかかった領域におい
て、上面シリコン窒化膜82と側面第1シリコン窒化膜
86と側面第2シリコン窒化膜90とスリット第3シリ
コン窒化膜91がエッチストップ膜としての役割を果た
し、コンタクト孔97は前記ゲート電極に達することは
ない。また、シリコン基板もエッチングされない。
後、図8(c)に示すように全面にアルミニウム合金膜
98をスパッタ法により例えば500nm堆積した後、
配線を形成するためのレジストパターン99を形成す
る。次に、図8(d)に示すようにレジストパターン9
9をマスクとして前記アルミニウム合金膜98をエッチ
ングして配線100を形成すると、nチャネル型のMO
Sトランジスタを含む半導体装置が製造される。
ゲート電極としてn型多結晶シリコン膜と高融点金属シ
リサイド膜の積層膜を用いてもエッチストップ膜とゲー
ト電極との間にシリコン酸化膜が存在するために、エッ
チストップ膜であるシリコン窒化膜を堆積する際に高融
点金属シリサイド膜が化学反応するのを防止できる。そ
して、本発明の第1の実施例で示したゲート電極として
n型多結晶シリコン単層膜を用いる場合よりゲート電極
の抵抗が減少できる。
nチャネル型のMOSトランジスタを含む半導体装置の
場合を示したが、これに限定するものではなく、例えば
pチャネル型のMOSトランジスタあるいはCMOS、
BiCMOSを含む半導体装置でもかまわない。また、
MOSトランジスタのソース・ドレインの拡散層の構造
がLDD構造の場合について説明したが、本発明はこの
ような構造に限定されるものではない。
おいてエッチストップ膜にシリコン窒化膜を用いたが、
これに限定するものではなく、例えばシリコンオキシナ
イトライド膜、窒化アルミニウム膜あるいはアルミナ膜
でもかまわない。
多結晶シリコン膜の上にタングステンシリサイド膜を用
いたが、これに限定するものではなく、例えばモリブデ
ンシリサイド膜、チタンシリサイド膜、コバルトシリサ
イド膜、ニッケルシリサイド膜などでもかまわない。
ば、ゲート電極の上面と側面がエッチストップ膜で完全
に被覆されているためにn+ 拡散層上と配線とを接続す
るためのコンタクト孔をゲート電極パターンに対して自
己整合的に形成できる。そして、半導体素子の縮小化が
容易になる。また、エッチストップ膜の下のシリコン酸
化膜の膜厚がゲート酸化膜より厚く、ホットキャリア耐
性が高くなり長期信頼性が向上するようになる。
孔を有し超微細で信頼性の高いMOSトランジスタで構
成される半導体装置が容易に形成できる。更には、半導
体装置の高速動作も可能になる。
す断面図である。
の断面図である。
の断面図である。
の断面図である。
す断面図である。
の断面図である。
の断面図である。
の断面図である。
その平面図である。
ーン 28,82 上面シリコン窒化膜 29,85 第2シリコン窒化膜 30,86 側面第1シリコン窒化膜 31 シリコン酸化膜 33,84 低濃度リンイオン注入層 34,88 第3シリコン窒化膜 35,90 側面第2シリコン窒化膜 36,89 高濃度砒素イオン注入層 37,93 BPSG膜 42,98 アルミニウム合金膜 55 表面シリコン酸化膜 75 タングステンシリサイド膜 76 第1シリコン酸化膜 79 n型多結晶シリコン層 80 タングステンシリサイド層 81 上面シリコン酸化膜 83 第2シリコン酸化膜 87 スリット 91 スリット第3シリコン窒化膜 92 第3シリコン酸化膜 103 活性領域 105 ゲートポリシリコン層 106 配線ポリシリコン層 107,108 シリコン酸化膜層 109,110 シリコン窒化膜層 111,112 側面シリコン窒化膜 113 低濃度拡散領域 114 高濃度拡散領域 116,117,118 コンタクトホール 119,120,121 メタル層パターン
Claims (5)
- 【請求項1】 一導電型のシリコン基板の表面に形成さ
れるシリコン酸化膜をゲート絶縁膜とし前記シリコン基
板の表面に形成される逆導電型の拡散層をソース・ドレ
イン領域とする絶縁ゲート電界効果トランジスタを有
し、前記シリコン酸化膜とは異種の材料であり前記絶縁
ゲート電界効果トランジスタのゲート電極の上面および
側面のみを被覆する保護絶縁膜が形成され、前記ゲート
電極の側面を被覆している前記保護絶縁膜と前記拡散層
との間に前記ゲート絶縁膜より厚い膜厚のシリコン酸化
膜が形成され、前記拡散層上に設けられるコンタクト孔
の側壁が前記保護絶縁膜で形成されていることを特徴と
する半導体装置。 - 【請求項2】 前記保護絶縁膜がシリコン窒化膜である
ことを特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記保護絶縁膜がシリコン酸化膜と前記
シリコン酸化膜上に積層して形成されるシリコン窒化膜
との複合膜であることを特徴とする請求項1記載の半導
体装置。 - 【請求項4】 前記シリコン基板の表面にゲート絶縁膜
を形成する工程と、前記ゲート電極となる導電薄膜と熱
酸化耐性の高い絶縁薄膜とを順次積層して前記ゲート絶
縁膜上に形成する工程と、前記導電薄膜と前記絶縁薄膜
とをパターニングする工程と、前記パターニングした導
電薄膜と絶縁薄膜の側壁に再度熱酸化耐性の高い絶縁薄
膜を形成する工程と、前記熱酸化耐性の高い絶縁薄膜を
熱酸化マスクにして前記シリコン基板の表面部を熱酸化
し前記ゲート絶縁膜より膜厚の厚いシリコン酸化膜を形
成する工程と、この熱酸化後に、再度熱酸化耐性の高い
絶縁薄膜を堆積させ異方性のドライエッチングを加えて
前記ゲート電極の上面および側面とゲート絶縁膜より膜
厚の厚い前記シリコン酸化膜とを被覆する前記保護絶縁
膜を形成する工程と、を含むことを特徴とする請求項1
または請求項2記載の半導体装置の製造方法。 - 【請求項5】 前記保護絶縁膜を形成した後、前記保護
絶縁膜とは異種の材料で層間絶縁膜を形成する工程と、
前記保護絶縁膜にセルフアラインになるように前記層間
絶縁膜をドライエッチングして前記拡散層上にコンタク
ト孔を形成する工程と、を含むことを特徴とする請求項
4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19370495A JP2685034B2 (ja) | 1995-07-28 | 1995-07-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19370495A JP2685034B2 (ja) | 1995-07-28 | 1995-07-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0945908A JPH0945908A (ja) | 1997-02-14 |
JP2685034B2 true JP2685034B2 (ja) | 1997-12-03 |
Family
ID=16312402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19370495A Expired - Lifetime JP2685034B2 (ja) | 1995-07-28 | 1995-07-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2685034B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434961B1 (ko) * | 1997-12-27 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
JP2001196581A (ja) | 2000-01-17 | 2001-07-19 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP3410063B2 (ja) | 2000-05-15 | 2003-05-26 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP4501714B2 (ja) * | 2005-02-14 | 2010-07-14 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体装置 |
JP2017079272A (ja) * | 2015-10-20 | 2017-04-27 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
-
1995
- 1995-07-28 JP JP19370495A patent/JP2685034B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0945908A (ja) | 1997-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3239940B2 (ja) | 半導体装置及びその製造方法 | |
JPH0878533A (ja) | 半導体装置及びその製造方法 | |
KR100319681B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
US5821594A (en) | Semiconductor device having a self-aligned type contact hole | |
US20050196944A1 (en) | Semiconductor device and method of manufacturing the same | |
US5397910A (en) | Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same | |
JP3545592B2 (ja) | 半導体装置の製造方法 | |
JPH0697192A (ja) | 半導体装置及びその製造方法 | |
US5731240A (en) | Manufacturing method for semiconductor depositing device | |
JP2685034B2 (ja) | 半導体装置およびその製造方法 | |
JPH098135A (ja) | 半導体装置の製造方法 | |
JP3794915B2 (ja) | 半導体装置の製造方法 | |
JP2910653B2 (ja) | 半導体装置の製造方法 | |
JPH06163535A (ja) | 半導体装置およびその製造方法 | |
JPH06204173A (ja) | 半導体装置の製造方法 | |
JP3855638B2 (ja) | 半導体装置の製造方法 | |
US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
JP3886316B2 (ja) | 半導体装置の製造方法 | |
JPS6154661A (ja) | 半導体装置の製造方法 | |
JP2600972B2 (ja) | 半導体装置の製造方法 | |
JP2685034C (ja) | ||
JPH09252124A (ja) | 半導体装置及びその製造方法 | |
JPH11274486A (ja) | 半導体装置およびその製造方法 | |
JP3848782B2 (ja) | 半導体装置の製造方法 | |
JPH1126756A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970715 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 16 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |