JPH11214620A

JPH11214620A - 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法

Info

Publication number: JPH11214620A
Application number: JP1154498A
Authority: JP
Inventors: Masanobu Saito; 藤雅伸斎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-01-23
Filing date: 1998-01-23
Publication date: 1999-08-06
Anticipated expiration: 2018-01-23
Also published as: JP3550294B2

Abstract

(57)【要約】【課題】キャパシタ絶縁膜の信頼性を維持しつつ、高
周波数特性の優れた半導体コンデンサおよびこれを備え
た半導体装置並びにその製造方法を提供する。【解決手段】半導体基板１上に形成されたシリコン酸
化膜２上に形成された下部電極となる多結晶シリコン層
３と、該多結晶シリコン層３上の電荷蓄積領域５２に形
成された誘電体膜としての窒化膜４と、該窒化膜４上に
形成された上部電極となる金属層５と、上記電荷蓄積領
域５２に近接して多結晶シリコン層３上の周辺に形成さ
れた金属引出電極６とを備えた半導体コンデンサにおい
て、多結晶シリコン層３の表面部のうち、電荷蓄積領域
５２を除く領域に、高融点金属シリサイド膜１０を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、平行平板コンデンサおよび
これを備えた半導体装置並びにその製造方法に関する。

【０００２】

【従来の技術】半導体集積回路装置は、ますます小型化
・高集積度化が進んでおり、これに用いられるコンデン
サにおいても、優れた周波数特性および高い信頼性が求
められている。

【０００３】ここで、従来の技術による半導体コンデン
サについて図面を参照しながら説明する。なお、以下の
各図において、同一の部分には同一の参照番号を付して
その説明は適宜省略する。

【０００４】図１１は、従来技術による半導体コンデン
サの第１の例を示す略示断面図である。

【０００５】同図に示すとおり、シリコン基板１上に形
成された素子分離用酸化膜２の上に、下部電極となる多
結晶シリコン層４３が形成されている。

【０００６】多結晶シリコン層４３上の領域のうち、電
荷蓄積領域５２には、誘電体としての窒化シリコン膜４
が形成され、その周辺部は、絶縁膜４９の側面に沿って
その上面の周辺部に達するまで延在している。また、誘
電体膜４の上には、この誘電体膜４の全面を覆うよう
に、導電性材料であるアルミニウムが堆積され、上部電
極となる金属電極４５が形成されている。

【０００７】この多結晶シリコン層４３の他の領域上に
は、電荷蓄積部からわずかに離隔してアルミニウムから
なる金属引出電極６が形成され、その下端は、下部電極
となる多結晶シリコン層４３に接続されることにより電
荷蓄積部に接続され、その上端は、図示しない第１層配
線と接続されることにより、外部の回路に接続されてい
る。

【０００８】図１２は、図１１に示す半導体コンデンサ
１００における電荷蓄積部と金属引出し電極６との位置
関係を示す説明図である。

【０００９】同図において、半導体コンデンサ１００の
下部電極となる多結晶シリコン層４３の主要部に点線で
示す領域が電荷蓄積部となる電荷蓄積領域５２であり、
また、この電荷蓄積領域５２からわずかに離隔して多結
晶シリコン層４３の周辺部に金属引出電極７の形成予定
領域７’が示されている。

【００１０】図１１に示す半導体コンデンサ１００で
は、下部電極における抵抗値が比較的大きいため、信号
伝播時のＲＣ遅延により、高周波数帯域における周波数
特性が劣るという欠点があった。

【００１１】また、大容量のコンデンサが必要な場合
は、この抵抗値の増大を避けるため、複数のコンデンサ
を並列接続することになるが、各コンデンサの引出電極
の数量が多くなり、このため、微細化を妨げるという欠
点もあった。

【００１２】図１３は、従来の技術による半導体コンデ
ンサの第２の例を示す説明図であり、複数の電荷蓄積部
を備えた半導体コンデンサ１２０の各構成部分の位置関
係を示すものである。。

【００１３】図１３に示す半導体コンデンサ１２０は、
下部電極となる多結晶シリコン層２３の上に４つの電荷
蓄積領域５３を有し、各電荷蓄積部は、同図において上
下に２個ずつ配設されている。

【００１４】各電荷蓄積領域５３の周辺には、多数の金
属引出電極の形成予定領域となる電極コンタクト領域２
６が形成され、これにより、各電荷蓄積部５３の中心ま
での距離を小さくして抵抗値の増大を防止している。

【００１５】このように、従来の技術では、下部電極に
おける抵抗値が大きいため、電荷蓄積部を多数設けるた
めには、多数の電極コンタクトを形成する必要が生じる
ので、その分コンデンサ全体の面積が大きくなり、集積
度を向上させるには限界があるという欠点があった。

【００１６】以上の欠点を解消するため、下部電極の表
面の全面に高融点金属シリサイド膜を形成した後、誘電
体膜を形成する半導体コンデンサが考案されている。

【００１７】シリサイド膜を形成する高融点金属として
は、チタン、コバルト、ニッケル、タングステン、白金
等がある。しかし、一般に高融点金属には、幅の狭いシ
リサイド膜を形成すると抵抗値が高くなるという細線効
果を有するものが多い一方、コバルトについては、この
細線効果がないため、金属シリサイド膜の形成には、コ
バルトを用いる場合が多い。

【００１８】図１４は、このようなコバルトシリサイド
膜を備えた従来技術の第３の例としての半導体コンデン
サ１１０の略示断面図である。

【００１９】図１１との対比において明確に分るよう
に、図１４に示す半導体コンデンサ１１０においては、
下部電極である多結晶シリコン５３の表面部の全面にコ
バルトシリサイド膜６０が形成されている。

【００２０】この半導体コンデンサ１１０によれば、コ
バルトシリサイド膜６０があるために、下部電極の抵抗
が大幅に低減され、高周波特性が改善されるという利点
があった。

【００２１】

【発明が解決しようとする課題】しかしながら、上述の
半導体コンデンサ１１０においては、以下のような問題
点があった。

【００２２】即ち、コバルトシリサイド膜には、細線効
果がないという利点があるが、熱に弱いため、シリサイ
ド膜形成時の高温処理により、表面形状が悪くなるとい
う欠点がある。これにより、高電圧でコンデンサを使用
すると、電流のリークが生じる場合がある。また、この
熱処理の工程でコバルト原子が誘電体膜である窒化膜の
内部に拡散し、回路の誤動作を引き起す場合もある。

【００２３】このように、従来の技術では、信頼性の高
い半導体コンデンサの提供が困難であるという問題点が
あった。

【００２４】本発明は、上記事情に鑑みてなされたもの
であり、その目的は、集積度および信頼性が高く、高周
波数特性の優れた半導体コンデンサおよびこれを備えた
半導体装置並びにその製造方法を提供することにある。

【００２５】

【課題を解決するための手段】本発明は以下の手段によ
り上記課題の解決を図る。

【００２６】即ち、本発明（請求項１）によれば、半導
体基板上に形成されたシリコン酸化膜上に形成された下
部電極となるシリコン成長層と、前記シリコン成長層上
の電荷蓄積部形成予定領域に形成された誘電体膜として
の窒化膜と、前記シリコン成長層上の他の一部の領域に
形成された引出電極と、前記シリコン成長層の表面領域
のうち、前記窒化膜と前記引出電極との間の領域の表面
部に形成された高融点金属シリサイド膜と、前記窒化膜
上に形成された上部電極となる導電金属層とを備えた半
導体コンデンサが提供される。

【００２７】前記高融点金属シリサイド膜は、前記電荷
蓄積部の周辺領域の前記シリコン成長層の表面部の少な
くとも一部に延在して形成されていると良い。

【００２８】また、前記高融点金属シリサイド膜は、前
記電荷蓄積部を周回するように、前記シリコン成長層の
表面部のうち、前記電荷蓄積部の周辺領域の全面に形成
されているとさらに良い。

【００２９】また、本発明（請求項４）によれば、半導
体基板上に形成されたシリコン酸化膜上に形成された下
部電極となるシリコン成長層と、前記シリコン成長層上
の電荷蓄積部となる領域に形成された誘電体膜となる複
数の窒化膜と、前記シリコン成長層上の他の領域上に形
成された引出電極と、前記窒化膜上に形成された上部電
極となる金属層と、前記シリコン成長膜の表面部であっ
て、前記電荷蓄積部の周辺の領域を除く領域の全面に形
成された高融点金属シリサイド膜とを備えた半導体コン
デンサが提供される。

【００３０】前記シリコン成長層は、非晶質シリコンで
なるものでも良い。

【００３１】また、本発明（請求項７）によれば、第１
導電型の半導体基板の能動素子形成領域の周辺の表面に
形成された素子分離絶縁膜と、前記能動素子形成領域上
の一部に形成された第１の酸化膜上に形成されたゲート
となる第２導電型の第１のポリシリコン膜と、前記ポリ
シリコン膜の側面に形成された側壁保護膜となる第１の
窒化膜と、前記ポリシリコン膜の幅分隔離して前記半導
体基板の表面部に形成されたソースまたはドレインとな
る第２導電型の不純物拡散領域を備え、前記不純物拡散
領域の表面部に高融点金属シリサイド膜を有する第２導
電型チャネルのＭＯＳ型電界効果トランジスタと、前記
素子分離絶縁膜の一部の領域上に形成された第２導電型
の第２のポリシリコン膜と、前記第２のポリシリコン膜
上の中心部に形成された第２の窒化膜とを備え、前記第
２のポリシリコン膜の電極コンタクト部の表面部に高融
点金属シリサイド膜を有する抵抗体と、前記素子分離絶
縁膜の他の領域上に形成された下部電極となる第２導電
型の第３のポリシリコン膜と、前記第３のポリシリコン
膜上の中心部に形成された誘電体膜としての第３の窒化
膜と、前記第３の窒化膜上に形成された上部電極となる
金属層とを備え、前記下部電極の周辺部の表面部に高融
点金属シリサイド膜を有する半導体コンデンサとを備
え、前記第１ないし第３のポリシリコン膜は、同一の膜
厚と同一の不純物拡散濃度を有し、前記高融点金属シリ
サイド膜は、同一の高融点金属のシリサイド膜であるこ
とを特徴とする半導体装置が提供される。

【００３２】また、本発明（請求項８）によれば、第１
導電型の半導体基板の表面に素子分離絶縁膜を形成して
能動素子形成領域を画定する工程と、前記能動素子形成
領域の上に酸化膜を形成する工程と、全面に第２導電型
の不純物をドープしつつ多結晶シリコン膜を成長させる
工程と、第１のレジストパターンを形成した後、異方性
エッチングにより、ＭＯＳ型電界効果トランジスタのゲ
ートを形成するとともに、前記素子分離絶縁膜上に抵抗
体の抵抗と半導体コンデンサの下部電極とを同時に形成
する工程と、前記ゲートの上に前記ゲートと同一形状の
第２のレジストパターンを形成し、これをマスクとする
第２導電型の不純物イオンの注入および拡散により、Ｍ
ＯＳ型電界効果トランジスタのソースまたはドレインと
なる第１の不純物拡散領域を形成する工程と、前記第１
のレジストパターンを除去した後、全面に窒化膜を形成
する工程と、第２のレジストパターンを形成し、これを
マスクとして異方性エッチングにより、前記ゲートの側
壁保護膜と前記抵抗上の窒化膜と前記下部電極上の誘電
体膜とを形成する工程と、前記第２のレジストパターン
をマスクとして第２導電型の不純物イオンを注入し、前
記ゲート、ソースおよびドレイン、並びに前記抵抗及び
前記誘電体膜の周辺の電極コンタクト領域の各表面部に
高濃度の第２の不純物拡散領域を同時に形成する工程
と、高融点金属をスパッタリングした後、熱処理により
前記第２の不純物拡散領域の各々の表面部に高融点金属
シリサイド膜を同時に形成する工程とを含む半導体装置
の製造方法が提供される。

【００３３】上記高融点金属は、コバルトであることが
望ましい。

【００３４】

【発明の実施の形態】以下、本発明の実施の形態のいく
つかについて図面を参照しながら説明する。

【００３５】図１は、本発明にかかる半導体コンデンサ
の第１の実施の形態を示す略示断面図である。本実施形
態の特徴は、同図に示すように金属シリサイド１０の形
状にあり、下部電極の表面部のうち、電荷蓄積領域を除
く領域に形成されている点にある。

【００３６】同図に示すように、半導体基板１上に形成
された素子分離用シリコン酸化膜２の上に、燐をドープ
した多結晶シリコン層３が形成され、この多結晶シリコ
ン層３が半導体コンデンサ２０の下部電極となってい
る。

【００３７】この多結晶シリコン層３の上には、図１１
および図１４に示した従来技術による半導体装置と略同
一の位置および形状で、電荷蓄積部および引出電極が形
成されている。

【００３８】即ち、多結晶シリコン層３の電荷蓄積領域
５２の上には、誘電体膜としての窒化シリコン膜４が
０．０５μｍの膜厚で形成され、その周辺部は、窒化シ
リコン膜４の周囲に形成された絶縁膜としての酸化シリ
コン膜９の側面に沿って酸化シリコン膜９の上面の周縁
部に達するまで延在している。さらに、この窒化シリコ
ン膜４の上には、アルミニウム金属層５がこの窒化シリ
コン膜４の全面を覆うように堆積され、コンデンサの上
部電極となっている。

【００３９】また、電荷蓄積部からわずかに離隔した多
結晶シリコン膜３の周辺部には、アルミニウム引出電極
６が形成され、その下端は、下部電極となる多結晶シリ
コン層３に接続されることにより電荷蓄積部に接続さ
れ、その上端は、図示しない第１層配線と接続されるこ
とにより、外部の回路に接続されている。

【００４０】多結晶シリコン層３上の表面部のうち、周
縁部３および電荷蓄積部５２の領域を除く領域の全面
は、本発明において特徴的なコバルトシリサイド膜１０
が形成されている。

【００４１】図２は、図１に示す半導体装置２０の電荷
蓄積部とコバルトシリサイド膜１０との位置関係を示す
説明図である。

【００４２】同図に示すように、多結晶シリコン層３の
周縁部および電荷蓄積領域５２を除いて多結晶シリコン
層３の表面部の全面にコバルトシリサイド膜１０が形成
されている。なお、同図において電荷蓄積領域５２から
わずかに離隔し、点線で示す領域は、アルミニウム引出
電極６の形成予定領域７’である。

【００４３】図１および図２に示したように、本実施形
態における半導体コンデンサ２０では、コバルトシリサ
イド膜１０が下部電極の表面部のうち電荷蓄積領域５２
を除く領域に形成され、電荷蓄積領域５２の表面部に
は、形成されていない。このため、電流は、抵抗値の低
いコバルトシリサイド膜１０を通って電荷蓄積領域の下
部電極に流れるので、信号伝播時のＲＣの値が小さくな
ることにより、優れた高周波数特性を有することができ
る。

【００４４】この一方、下部電極３の表面部のうち、電
荷蓄積領域５２の表面部には、コバルトシリサイド膜が
形成されていないため、窒化シリコン膜４と下部電極と
の接触面の密着性が良く、また、コバルト原子が窒化シ
リコン膜４に拡散するおそれもなくなる。これにより、
半導体コンデンサの信頼性が維持される。

【００４５】次に、本発明の第２の実施の形態について
図面を参照しながら説明する。

【００４６】本実施形態は、複数の電荷蓄積部を備えた
半導体コンデンサに本発明を適用した形態である。

【００４７】図３は、本発明にかかる半導体コンデンサ
の第２の実施の形態を示す略示断面図である。

【００４８】本実施形態にかかる半導体コンデンサ４０
の特徴は、並列に接続された複数の電荷蓄積部と、下部
電極を第１層配線と接続する単一の引出電極とを備えた
点にある。

【００４９】図３に示すように、半導体基板１上に形成
されたシリコン酸化膜２の上に燐をドープした多結晶シ
リコン層２３が形成され、下部電極を構成している。

【００５０】多結晶シリコン層２３の電荷蓄積領域３３
ａ，３３ｂの上には、誘電体膜である窒化シリコン膜１
４が形成され、その周辺部は、多結晶シリコン層２３上
に形成された酸化シリコン膜９の側面に沿ってその上面
に達するまで延在し、また、電荷蓄積領域３３ａ，３３
ｂの間の領域では、酸化シリコン膜９の上面で接合して
形成されている。

【００５１】窒化シリコン膜１４の上には、アルミニウ
ム金属層１５が窒化シリコン膜１４の全体を覆うように
堆積され、コンデンサ４０の上部電極となっている。

【００５２】また、電荷蓄積部からわずかに離隔した多
結晶シリコン膜の周辺部には、アルミニウム引出電極２
６が形成され、その下端は、多結晶シリコン層２３に接
続されることにより電荷蓄積部に接続され、その上端
は、図示しない第１層配線と接続されることにより、外
部の回路に接続されている。

【００５３】さらに、下部電極２３の領域のうち、電荷
蓄積領域３３ａと３３ｂとの間およびこれらの周辺部の
領域の表面部には、コバルトシリサイド膜３０が形成さ
れ、これにより下部電極の抵抗値が低減されている。

【００５４】図４は、図３に示す半導体装置４０の下部
電極と電荷蓄積部との関係を示す説明図である。

【００５５】図４に示すように、本実施形態の半導体コ
ンデンサ４０は、格子状に配設された４つの電荷蓄積領
域３３ａ〜３３ｄを有し、これにより、電荷蓄積部が並
列に接続されている。

【００５６】これらの電荷蓄積領域３３ａ〜３３ｄの間
およびその周辺の領域の下部電極２３の表面部には、コ
バルトシリサイド膜３０が形成されている。

【００５７】また、電荷蓄積領域３３ａおよび３３ｃの
境界部分の紙面左端部に近接して、単一のアルミニウム
引出電極２６が形成されている。

【００５８】このように、本実施形態における半導体コ
ンデンサ４０では、複数の電荷蓄積部が並列に接続する
よう配設し、さらに、各電荷蓄積部の間およびその周辺
の領域の下部電極の表面部にコバルトシリサイド膜３０
を形成することにより、コンデンサの全体の電荷蓄積容
量を高めるとともに、コバルトシリサイド膜３０が形成
された領域から各電荷蓄積部の中心までの距離を短縮し
た構造としている。

【００５９】これにより、面積の大きな大容量のコンデ
ンサにおいても、抵抗値が低く、ＲＣの値が小さいた
め、高周波数特性の優れた半導体コンデンサが提供され
る。

【００６０】この一方、図３および図４に示すように、
下部電極の表面部のうち、電荷蓄積領域３３ａ〜３３ｄ
の表面部には、コバルトシリサイド膜が形成されていな
いため、窒化シリコン膜１４と下部電極２３との接触面
での密着性が良く、また、コバルト原子が窒化シリコン
膜１４に拡散するおそれもなくなる。これにより、信頼
性の高い半導体コンデンサが提供される。

【００６１】さらに、従来技術による半導体コンデンサ
１２０を示す図１３との対比において明らかなように、
本実施形態における半導体コンデンサ４０においては、
抵抗値が低いことにより、アルミニウム引出電極を１個
にすることができる。これにより、コンデンサ全体の面
積を小さくすることができ、集積度の高い半導体コンデ
ンサが提供される。

【００６２】次に、以上の効果を有する半導体コンデン
サを備えた半導体装置を本発明にかかる半導体装置の実
施の１形態として説明する。

【００６３】図１０は、本実施形態にかかる半導体装置
８０の略示断面図である。

【００６４】同図に示す半導体装置８０は、同一のｐ型
シリコン基板上にＬＤＤ（ＬightlyＤoped Ｄrain）構
造のｎチャネルＭＯＳ型電界効果トランジスタ（以下、
単にＭＯＳトランジスタという）５０と、抵抗体６０
と、本発明にかかる半導体コンデンサ７０とを備えてい
る。

【００６５】ＭＯＳトランジスタ５０は、ｐ型シリコン
半導体基板１上に形成された酸化膜２５の上に形成され
ｎ型の不純物である燐がドープされたポリシリコン膜２
４でなるゲートと、このゲートの幅分離隔して半導体基
板１の表面部に形成されたｎ− 不純物拡散層３７，３
８と、ゲートの側壁に形成された側壁保護膜２７をマス
クとしてｎ型の不純物が高濃度にイオン注入されたｎ＋
不純物拡散層１３，１４でなるソースまたはドレインと
を備えている。

【００６６】ポリシリコン膜２４と不純物拡散領域３
７，３８の各表面部には、コバルトシリサイド膜１０が
形成され、ソース、ドレインおよびゲートの各電極は、
層間絶縁膜であるシリコン酸化膜５６内にそれぞれ設け
られた金属引出電極４１，４２を介してシリコン酸化膜
５６上の第１層配線と接続されている。

【００６７】このＭＯＳトランジスタ５０の周囲の半導
体基板１の表面には、フィールド酸化膜２が形成され、
これによりＭＯＳトランジスタ５０が素子分離されてい
る。

【００６８】抵抗体６０および半導体コンデンサ７０
は、このフィールド酸化膜２の上に形成されている。

【００６９】抵抗体６０は、フィールド酸化膜２の上に
形成されポリシリコン膜２４と同一の不純物が同一の濃
度でドープされた抵抗２２と、抵抗２２上の中央の領域
に形成されたシリコン窒化膜１７とを備えている。

【００７０】また、抵抗２２の電極コンタクト部の表面
部には、コバルトシリサイド膜１０が形成され、その上
に形成された金属引出電極４３を介してシリコン酸化膜
５６上の第１層配線と接続されている。

【００７１】また、半導体コンデンサ７０は、フィール
ド酸化膜２の上に形成されポリシリコン膜２４と同一の
不純物が同一の濃度でドープされた下部電極となるポリ
シリコン膜２３と、このポリシリコン膜２３の中央部の
領域上に形成された誘電体膜としてのシリコン窒化膜１
６と、このシリコン窒化膜１６上に形成された上部電極
となる金属電極１５とを備えている。

【００７２】また、ポリシリコン膜２３の周辺部の表面
部には、コバルトシリサイド膜１０が形成され、その上
に形成された引出電極４３を介してシリコン酸化膜５６
上の第１層配線と接続されている。

【００７３】本実施形態の半導体装置８０は、本発明に
かかる半導体コンデンサ７０を備えているので、高周波
特性に優れ、信頼性の高いコンデンサを備えた半導体装
置が提供される。

【００７４】また、ＭＯＳトランジスタ５０および抵抗
体６０についても、各電極コンタクト領域にコバルトシ
リサイド膜１０が形成されているので、電極コンタクト
部におけるオーミックコンタクトを実現した半導体装置
が提供される。

【００７５】次に、本発明にかかる半導体コンデンサの
製造方法の実施の形態について図５ないし図１０を参照
しながら説明する。

【００７６】本実施形態は、ＭＯＳトランジスタと、抵
抗体と、前述の効果を有する半導体コンデンサとを少な
い工程数で同時に形成する点に特徴がある。

【００７７】先ず、図５に示すように、Ｐ型のシリコン
基板１の表面に約７００ｎｍの厚みのシリコン酸化膜を
選択的に形成し、素子分離酸化膜２とするとともに、Ｍ
ＯＳトランジスタ形成領域を画定する。その後、ＭＯＳ
トランジスタ形成領域に約８ｎｍの膜厚のシリコン酸化
膜２５を形成する。

【００７８】次に、図６に示すように、シリコン基板１
上の全面に８×１０²⁰cm^-3の高濃度の燐を含んだ多結晶
シリコンを約２００ｎｍ堆積し、レジストを用いたパタ
ーニングにより、選択的にエッチングを行い、ＭＯＳト
ランジスタのゲートとなる多結晶シリコン膜２４と抵抗
２２とコンデンサの下部電極となる多結晶シリコン膜２
３とを同時に形成する。

【００７９】次に、多結晶シリコン膜２４をマスクとし
て、燐をドーズ量６．０×１０¹³cm^-2、加速エネルギー
６０ｋｅｖ、でイオン注入し、熱処理を経て低濃度のｎ
^-不純物拡散領域３７，３８を形成する。

【００８０】次に、図７に示すように、シリコン基板１
上の全面にシリコン窒化膜４６を約１００ｎｍ堆積した
後、抵抗体とコンデンサを形成する領域の上にレジスト
パターン４７，４８を形成する。

【００８１】次に、図８に示すように、上記レジストパ
ターン４７，４８をマスクとしてＲＩＥ（Ｒeactive Ｉ
on Ｅtching）法により異方性エッチングを行い、ポリ
シリコン膜２４の側壁保護膜２７、抵抗上の窒化膜１７
およびコンデンサの誘電体膜１６を同時に形成する。

【００８２】その後、上記レジストパターン４７，４８
を残した状態で、燐を加速エネルギー３０ｋｅｖ、ドー
ズ量５×１０¹⁵cm^-2でイオン注入し、熱処理を行って、
ＭＯＳトランジスタのソースまたはドレインとなるｎ⁺
不純物拡散領域３７，３８を形成すると同時に、抵抗お
よびコンデンサ下部電極の電極コンタクト領域に不純物
拡散領域を形成する。

【００８３】次に、図９に示すように、レジストパター
ン４７，４８を除去した後、シリコン基板１上の全面に
スパッタリングによりコバルトを約２０ｎｍの厚みにな
るまで堆積させ、約６００℃、約８０秒の高温短時間ア
ニールを行うことにより、多結晶シリコンと接している
コバルトのみをシリコンと反応させ、コバルトシリサイ
ド膜１０を形成する。未反応のコバルトは、硫酸と過酸
化水素水の混合液により、選択的にエッチングして除去
する。

【００８４】その後は、図１０に示すように、シリコン
酸化膜５６を約８００ｎｍの膜厚で堆積させ、異方性エ
ッチングにより、コンタクトホール３１，３２，３９を
形成する。その後、スパッタリングにより、上記コンタ
クトホール３１，３２，３９内にアルミニウムを堆積さ
せ、各素子の引出電極４１〜４３を形成した後、シリコ
ン酸化膜５６上に配線層を形成して半導体装置８０を完
成させる。

【００８５】このように、本実施形態にかかる半導体装
置の製造方法によれば、少ない工程数でＭＯＳトランジ
スタ、抵抗体および本発明にかかる半導体コンデンサを
備えた半導体装置を製造することができる。

【００８６】また、上述の各デバイスに金属シリサイド
膜を形成する場合は、ＭＯＳトランジスタの側壁、抵抗
の素子領域およびコンデンサの電荷蓄積部がシリサイド
膜化されないように、絶縁膜を形成してこれらの領域を
カバーする必要がある。本実施形態によれば、単一のシ
リコン窒化膜４６のみでこれらの絶縁膜カバーを形成す
るので、製造工程を大幅に簡略化することができる。

【００８７】なお、本実施形態では、ＬＤＤ構造を有す
るＭＯＳトランジスタを備えた半導体装置の製造方法に
ついて説明したが、ＬＤＤ構造を有しないＭＯＳトラン
ジスタであれば、ゲートの側壁保護膜を薄く形成し、こ
の側壁保護膜をマスクとしてボロンイオンを注入し熱処
理を行うこととすれば、１回だけのイオン注入工程でソ
ース・ドレインの不純物拡散領域と、抵抗体およびコン
デンサの各電極コンタクト領域の不純物拡散領域を同時
に形成することができ、工程数をさらに減少させること
ができる。

【００８８】以上、本発明の実施の形態について説明し
たが、本発明は、上記実施の形態に限るものではなく、
その要旨を逸脱しない範囲で種々変形して適用すること
ができる。また、材料、形状等は、仕様に応じて適宜変
更することができる。例えば、上述の実施の形態では、
金属シリサイド膜としてコバルトシリサイド膜を使用し
たが、高融点金属であれば、コバルトに限らず、チタ
ン、ニッケル、タングステンまたは白金でも良い。ま
た、半導体コンデンサの下部電極についても、多結晶シ
リコンに限らず、非晶質シリコンを用いても良い。

【００８９】

【発明の効果】以上詳述したとおり、本発明は以下の効
果を奏する。

【００９０】即ち、本発明によれば、シリコン成長膜の
表面部のうち、電荷蓄積部を除く領域の表面部に高融点
金属シリサイド膜が形成されているので、下部電極の抵
抗を低減することができる。これにより、高周波特性の
優れた半導体コンデンサが提供される。

【００９１】また、上記シリコン成長膜の表面部のう
ち、電荷蓄積部の領域の表面部には、金属シリサイド膜
が形成されていないので、窒化シリコン膜と下部電極と
の接触面における密着性が良く、また、コバルトシリサ
イド膜を用いる場合には、コバルト原子が窒化シリコン
膜４に拡散するおそれもなくなる。これにより、信頼性
の高い半導体コンデンサを提供することができる。

【００９２】また、本発明によれば、面積の大きな大容
量のコンデンサにおいて、並列に接続された複数の電荷
蓄積部の間およびその周辺の領域の下部電極の表面部に
コバルトシリサイド膜を形成しているので、抵抗値が低
く、信号伝播時のＲＣの値が小さいため、高周波数特性
の優れた半導体コンデンサを提供することができる。

【００９３】また、抵抗値が低いため、アルミニウム引
出電極を１個にすることができるので、コンデンサ全体
の面積を小さくすることができ、集積度の高い半導体コ
ンデンサを提供することができる。

【００９４】また、本発明によれば、ＭＯＳトランジス
タと、抵抗体と、上記効果を有する半導体コンデンサと
を備え、かつ、各素子の各電極は、各電極コンタクト領
域に形成された高融点金属シリサイド膜を介して各引出
電極と接続されているので、各素子の電極コンタクト部
においてオーミックコンタクトを実現した半導体装置を
提供することができる。

【００９５】さらに、本発明によれば、ＭＯＳトランジ
スタのゲートと抵抗体の抵抗とコンデンサの下部電極と
を同時に形成し、また、ゲートの側壁保護膜と抵抗上の
窒化膜とコンデンサの誘電体膜をマスクとして自己整合
的にイオン注入と金属シリサイド膜の形成ができるの
で、上記効果を有する半導体コンデンサを備えた半導体
装置を少ない工程数で容易に製造することができる半導
体装置の製造方法を提供することができる。

【００９６】また、各素子の各電極は、各電極コンタク
ト領域に形成された高融点金属シリサイド膜を介して各
引出電極と接続されているので、各素子の電極コンタク
ト部においてオーミックコンタクトを実現した半導体装
置の製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態である半導体装置を
示す略示断面図である。

【図２】図１に示す半導体装置の電荷蓄積部とコバルト
シリサイド膜との位置関係を示す説明図である。

【図３】本発明の第２の実施の形態である半導体装置を
示す略示断面図である。

【図４】図３に示す半導体装置の下部電極と電荷蓄積部
との関係を示す説明図である。

【図５】本発明にかかる半導体装置の製造方法の実施の
形態を説明する略示断面図である。

【図６】本発明にかかる半導体装置の製造方法の実施の
形態を説明する略示断面図である。

【図７】本発明にかかる半導体装置の製造方法の実施の
形態を説明する略示断面図である。

【図８】本発明にかかる半導体装置の製造方法の実施の
形態を説明する略示断面図である。

【図９】本発明にかかる半導体装置の製造方法の実施の
形態を説明する略示断面図である。

【図１０】本発明にかかる半導体装置の第３の実施の形
態の略示断面図である。

【図１１】従来の技術における半導体コンデンサの第１
の例を示す略示平面図である。

【図１２】図１１に示す半導体コンデンサにおける電荷
蓄積部と金属引出し電極との位置関係を示す説明図であ
る。

【図１３】従来の技術における半導体コンデンサの第２
の例を示す説明図である。

【図１４】従来の技術における半導体コンデンサの第３
の例を示す断面図である。

【符号の説明】

１シリコン半導体基板２フィールド酸化膜３，２３，４３，５３下部電極となる多結晶シリコン
層４，１６誘電体膜としての窒化シリコン膜５，１５上部電極となるアルミニウム金属層６，２６，４１〜４３金属引出電極７，３１，３２，３９コンタクトホール９酸化シリコン膜１０，３０，６０コバルトシリサイド膜１３，１４，３７，３８不純物拡散領域１６，１７，４６シリコン窒化膜２０，４０，７０本発明にかかる半導体コンデンサ２２抵抗２５酸化膜２７側壁保護膜３３，５２，５３電荷蓄積領域４７，４８レジストパターン４９絶縁膜５０ＭＯＳトランジスタ６０抵抗体８０本発明にかかる半導体装置

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成されたシリコン酸化膜
上に形成された下部電極となるシリコン成長層と、前記シリコン成長層上の電荷蓄積部形成予定領域に形成
された誘電体膜としての窒化膜と、前記シリコン成長層上の他の一部の領域に形成された引
出電極と、前記シリコン成長層の表面領域のうち、前記窒化膜と前
記引出電極との間の領域の表面部に形成された高融点金
属シリサイド膜と、前記窒化膜上に形成された上部電極となる導電金属層と
を備えた半導体コンデンサ。
【請求項２】前記高融点金属シリサイド膜は、前記電荷
蓄積部の周辺領域の前記シリコン成長層の表面部の少な
くとも一部に延在して形成されていることを特徴とする
請求項１に記載の半導体コンデンサ。
【請求項３】前記高融点金属シリサイド膜は、前記電荷
蓄積部を周回するように、前記シリコン成長層の表面部
のうち、前記電荷蓄積部の周辺領域の全面に形成されて
いることを特徴とする請求項１または２に記載の半導体
コンデンサ。
【請求項４】半導体基板上に形成されたシリコン酸化膜
上に形成された下部電極となるシリコン成長層と、前記シリコン成長層上の電荷蓄積部となる領域に形成さ
れた誘電体膜となる複数の窒化膜と、前記シリコン成長層上の他の領域上に形成された引出電
極と、前記窒化膜上に形成された上部電極となる金属層と、前記シリコン成長膜の表面部であって、前記電荷蓄積部
の周辺の領域を除く領域の全面に形成された高融点金属
シリサイド膜とを備えた半導体コンデンサ。
【請求項５】前記高融点金属は、コバルトであることを
特徴とする請求項１ないし４のいずれかに記載の半導体
コンデンサ。
【請求項６】前記シリコン成長層は、非晶質シリコンで
なることを特徴とする請求項１ないし５のいずれかに記
載の半導体コンデンサ。
【請求項７】第１導電型の半導体基板の能動素子形成領
域の周辺の表面に形成された素子分離絶縁膜と、前記能動素子形成領域上の一部に形成された第１の酸化
膜上に形成されたゲートとなる第２導電型の第１のポリ
シリコン膜と、前記ポリシリコン膜の側面に形成された
側壁保護膜となる第１の窒化膜と、前記ポリシリコン膜
の幅分隔離して前記半導体基板の表面部に形成されたソ
ースまたはドレインとなる第２導電型の不純物拡散領域
を備え、前記不純物拡散領域の表面部に高融点金属シリ
サイド膜を有する第２導電型チャネルのＭＯＳ型電界効
果トランジスタと、前記素子分離絶縁膜の一部の領域上に形成された第２導
電型の第２のポリシリコン膜と、前記第２のポリシリコ
ン膜上の中心部に形成された第２の窒化膜とを備え、前
記第２のポリシリコン膜の電極コンタクト部の表面部に
高融点金属シリサイド膜を有する抵抗体と、前記素子分離絶縁膜の他の領域上に形成された下部電極
となる第２導電型の第３のポリシリコン膜と、前記第３
のポリシリコン膜上の中心部に形成された誘電体膜とし
ての第３の窒化膜と、前記第３の窒化膜上に形成された
上部電極となる金属層とを備え、前記下部電極の周辺部
の表面部に高融点金属シリサイド膜を有する半導体コン
デンサとを備え、前記第１ないし第３のポリシリコン膜は、同一の膜厚と
同一の不純物拡散濃度を有し、前記高融点金属シリサイド膜は、同一の高融点金属のシ
リサイド膜であることを特徴とする半導体装置。
【請求項８】第１導電型の半導体基板の表面に素子分離
絶縁膜を形成して能動素子形成領域を画定する工程と、前記能動素子形成領域の上に酸化膜を形成する工程と、全面に第２導電型の不純物をドープしつつ多結晶シリコ
ン膜を成長させる工程と、第１のレジストパターンを形成した後、異方性エッチン
グにより、ＭＯＳ型電界効果トランジスタのゲートを形
成するとともに、前記素子分離絶縁膜上に抵抗体の抵抗
と半導体コンデンサの下部電極とを同時に形成する工程
と、前記ゲートの上に前記ゲートと同一形状の第２のレジス
トパターンを形成し、これをマスクとする第２導電型の
不純物イオンの注入および拡散により、ＭＯＳ型電界効
果トランジスタのソースまたはドレインとなる第１の不
純物拡散領域を形成する工程と、前記第１のレジストパターンを除去した後、全面に窒化
膜を形成する工程と、第２のレジストパターンを形成し、これをマスクとして
異方性エッチングにより、前記ゲートの側壁保護膜と前
記抵抗上の窒化膜と前記下部電極上の誘電体膜とを形成
する工程と、前記第２のレジストパターンをマスクとして第２導電型
の不純物イオンを注入し、前記ゲート、ソースおよびド
レイン、並びに前記抵抗及び前記誘電体膜の周辺の電極
コンタクト領域の各表面部に高濃度の第２の不純物拡散
領域を同時に形成する工程と、高融点金属をスパッタリングした後、熱処理により前記
第２の不純物拡散領域の各々の表面部に高融点金属シリ
サイド膜を同時に形成する工程とを含む半導体装置の製
造方法。
【請求項９】前記高融点金属は、コバルトであることを
特徴とする請求項８に記載の半導体装置の製造方法。