WO2017216837A1

WO2017216837A1 - 電力変換装置

Info

Publication number: WO2017216837A1
Application number: PCT/JP2016/067515
Authority: WO
Inventors: 雄二斎藤; 貴之猪狩; 山上　滋春
Original assignee: 日産自動車株式会社
Priority date: 2016-06-13
Filing date: 2016-06-13
Publication date: 2017-12-21

Abstract

電力変換装置は、コンデンサ（１０２）、上アーム半導体素子（１０３）、及び下アーム半導体素子（１０４）をそれぞれ有する複数の回路を備える。複数の回路は同じ平面（１００）上に隣接して配置されている。各回路に含まれるコンデンサ、上アーム半導体素子、及び下アーム半導体素子は、平面（１００）上に配置されている。コンデンサと上アーム半導体素子と下アーム半導体素子の相対位置は複数の回路の間で一致している。複数の回路は同時にスイッチング動作するように設計されている。

Description

電力変換装置

　本発明は、電力変換装置に関するものである。

　従来から、昇圧、降圧、また直流と交流間の電力変換を行う電力変換装置では、半導体スイッチング素子を用いたチョッパ回路やブリッジ回路等が用いられる。スイッチングの際、急激に電流を止めた際に発生するサージ電圧の抑制が課題となる。

　これに対して、特許文献１では、バイパスコンデンサ、上アーム半導体、及び下アーム半導体からなるスイッチング回路部を、並列に接続された複数の回路ユニットに分割している。これにより、各回路ユニットに流れる電流を回路ユニットの数に応じて小さくして、サージ電圧を抑制している。

特開２０１５－１０６６４６号公報

よこはま高度実装技術コンソーシアム　創立９周年記念シンポジウム　予稿集、『電力制御を担う省エネルギーパワーデバイスの最新動向』ｐ．４２ Kazuto Takao and Shinya Kyogoku, "Ultra Low Inductance Power Module for Fast Switching SiC Power Device,"in Proc. ISPSD2015, 2015, pp. 313 -316.

　しかし、特許文献１では、装置の平面サイズを縮小させるため、基板上に、上下アーム半導体素子とバイパスコンデンサとを重ねて配置している。よって、隣接する回路ユニットの間で同じ方向に電流が流れるため、電流ループに発生する電流変化同士の相互作用が回路ユニットの実効的なインダクタンスを強め合う方向に作用してしまい、サージ電圧を抑制することが難しくなる。

　この課題を解決するため、非特許文献２では隣接する電流ループ同士の極性を逆にすることにより実効的なインダクタンスを弱めあう構成としている。しかしながら構成が複雑化し、パワーモジュール外部の回路構成が複雑化すること、および将来の微細化による性能向上が困難であるというトレードオフがある。

　本発明は、上記課題に鑑みて成されたものであり、その目的は、この簡便でかつ将来の微細化による性能向上が可能な構成において、実効的なインダクタンスを低減することで上記トレードオフを解決する電力変換装置を提供することである。

　本発明の一態様に係わる電力変換装置は、コンデンサ、上アーム半導体素子、及び下アーム半導体素子をそれぞれ有する複数の回路を備える。複数の回路は同じ平面上に隣接して配置されている。各回路に含まれるコンデンサ、上アーム半導体素子、及び下アーム半導体素子は、前記平面上に配置されている。コンデンサと上アーム半導体素子と下アーム半導体素子の相対位置は複数の回路の間で一致している。複数の回路は同時にスイッチング動作するように設計されている。

　本発明の一態様によれば、実効的なインダクタンスを低減することができる。

図１Ａは、第１実施形態に係わる電力変換装置の回路構成を示す回路図である。図１Ｂは、図１ＡにおけるＵ相レグ１１６を２つの並列回路に分割した回路構成を示す回路図である。図２は、図１Ａの上アーム半導体素子１０３のオフ動作前後における図１Ａの各電流ｉ_Ｑ１、ｉ_Ｑ２、ｉ_Ｃの時間変化の概略を示すグラフである。図３は、図１Ａの上アーム半導体素子１０３のオフ動作前後に発生する電流変化の向きを示す回路図である。図４Ａは、同一平面１００上に９個の回路を隣接して配置した第１の例を示す斜視図である。図４Ｂは、図４Ａの９個の回路から任意に選択した、隣接する２つの回路の外観を示す上面図である。図４Ｃは、隣接して同時に発生する２つの電流ループＣＬ１、ＣＬ２の間で生じる相互作用を示す模式図である。図５Ａは、３つの回路を直線状に隣接して配置した一例を示す上面図である。図５Ｂは、３つの回路を直線状に隣接して配置した他の例を示す上面図である。図６は、４つの回路を行列状に隣接して配置した第１の例を示す上面図である。図７Ａは、４つの回路を行列状に隣接して配置した第２の例を示す上面図である。図７Ｂは、４つの回路を行列状に隣接して配置した第３の例を示す上面図である。図７Ｃは、４つの回路を行列状に隣接して配置した第４の例を示す上面図である。図７Ｄは、４つの回路を行列状に隣接して配置した第５の例を示す上面図である。図８は、４つの回路を行列状に隣接して配置した第６の例を示す上面図である。図９Ａは、同一平面１００上に９個の回路を隣接して配置した第２の例を示す斜視図である。図９Ｂは、図９Ａから任意に選択した１つの回路の外観を示す上面図である。図１０Ａは、同一平面１００上に９個の回路を隣接して配置した第３の例を示す斜視図である。図１０Ｂは、図１０ＡのＡ－Ａ’切断面に沿った断面図である。図１１は、同一平面１００上に９個の回路を隣接して配置した第４の例を示す斜視図である。図１２は、同一平面１００上に９個の回路を隣接して配置した第５の例を示す斜視図である。図１３Ａは、図１１の半導体チップ３０６を拡大した斜視図である。図１３Ｂは、図１１の半導体チップ３０６を拡大した斜視図であって、バイパスコンデンサ１０２周辺に導体４２９を設けた例を示す。図１３Ｃは、図１３ＡのＢ－Ｂ’切断面に沿った断面図である。図１３Ｄは、図１３ＢのＣ－Ｃ’切断面に沿った断面図である。図１４Ａは、図１１の半導体チップ３０６を拡大した斜視図であって、電極注入領域４１６と静電容量膜４１８との間に薄膜４５２を配置した例を示す。図１４Ｂは、図１４ＡのＤ－Ｄ’切断面に沿った断面図である。図１５Ａは、並列に接続され且つ同時に動作する２つの回路を単一の半導体チップ上に形成した例を示す斜視図である。図１５Ｂは、図１５Ａに示す回路に発生する電流ループを示す斜視図である。図１６Ａは、図１１の半導体チップ３０６を拡大した上面図である。図１６Ｂは、図１６ＡのＦ－Ｆ’切断面に沿った断面図である。図１６Ｃは、図１６ＡのＧ－Ｇ’切断面に沿った断面図である。図１７は、図１Ｂの隣接する回路間を接続する配線上にインダクタンス１４１～１４４を設けた回路図である。図１８Ａは、第１４実施形態に係わるコンタクトプラグ４２５の位置及び第１金属配線（４３１、４４２）の形状の第１の例を示す上面図である。図１８Ｂは、第１４実施形態に係わるコンタクトプラグ４２５の位置及び第１金属配線（４３１、４４２）の形状の第２の例を示す上面図である。図１８Ｃは、第１４実施形態に係わるコンタクトプラグ４２５の位置及び第１金属配線（４３１、４４２）の形状の第３の例を示す上面図である。

（第１実施形態）
　次に、図面を参照して、実施形態を詳細に説明する。

　図１Ａを参照して、第１実施形態に係わる電力変換装置の回路構成を説明する。電力変換装置は、直流の入力電源に接続される第１母線１０７及び第２母線１０８と、第１母線１０７及び第２母線１０８に接続された回路モジュール部１０１と、第１母線１０７及び第２母線１０８の間に接続されたコンデンサ１１３とを有する。回路モジュール部１０１は、第１母線１０７及び第２母線１０８の間に接続された上アーム半導体素子１０３、１０５及び下アーム半導体素子１０４、１０６と、複数のアーム半導体素子１０３～１０６の近傍において第１母線１０７及び第２母線１０８の間に接続されたバイパスコンデンサ１０２とを有する。直列に接続された上アーム半導体素子１０３、１０５と下アーム半導体素子１０４、１０６の各組はレグと呼ばれ、図１Ａには、上アーム半導体素子１０３および下アーム半導体素子１０４からなるＵ相レグ１１６と、上アーム半導体素子１０５および下アーム半導体素子１０６からなるＶ相レグ１１７とを示す。レグは２相に限らず３相（Ｕ相、Ｖ相、Ｗ相）以上設けられていてもよい。なお、Ｕ相レグ１１６及びＶ相レグ１１７に対して、１つのバイパスコンデンサ１０２が設けられているが、レグ１１６、１１７毎にバイパスコンデンサ１０２を設けてもよい。

　次に、電力変換装置の動作を説明する。アーム半導体素子１０３～１０６は全てスイッチング素子を構成する。アーム半導体素子１０３～１０６のオン－オフのタイミングを組み合わせることによりトランス１１５に交流電流を発生させることができ、トランスの2次側回路に起電力を発生させたり、入力電源の直流電圧を所望の電圧に変換したりすることができる。また、バイパスコンデンサ１０２は、入力電源からの電力を一時的に蓄積することにより、第１母線１０７及び第２母線１０８上に寄生する寄生インダクタンス１１４によって発生するスイッチング速度の低下及びサージ電圧の発生をそれぞれ抑制している。

　具体的に説明する。図１Ａに示すように、例えば、始状態として高電圧側の母線（第１母線）１０７から回路モジュール部１０１へ電流が流入し、オン状態の上アーム半導体素子１０３、トランス１１５、及びオン状態の下アーム半導体素子１０６を通り、基準電圧側の母線（第２母線）１０８へと流出する。ここで、スイッチング素子であるアーム半導体素子１０３～１０６の各々には、還流ダイオードが内蔵されている、或いは、還流ダイオードが並列に接続されている（図示省略）。この還流ダイオードにより、基準電圧側から高電圧側に向けて電流を流すことができる。

　次に、上アーム半導体素子１０３がオン状態からオフ状態へと移行する。このとき、トランス１１５が持つインダクタンスの影響により、トランス１１５に流れている電流ｉ_Ｔは、急激にゼロになることができず、上アーム半導体素子１０３のオフ動作前後の短時間において一定と考えてよい。図１Ａに示す上アーム半導体素子１０３のオフ動作前後における電流変化の概略を図２のグラフに示す。上アーム半導体素子１０３がオフ状態へ移行する際に、トランス１１５へ流出する電流ｉ_Ｔは一定と考えてよい。よって、電流ｉ_Ｑ１の減少分は、キルヒホッフの法則より、下アーム半導体素子１０４に内蔵され、又は並列に接続された還流ダイオードを経由して流入する電流ｉ_Ｑ２によって賄われる。つまり、図２に示すように、（１）式に示す関係を保存しながら電流ｉ_Ｑ１が電流ｉ_Ｑ２に切り替わる。

　　ｉ_Ｔ＝ｉ_Ｑ１＋ｉ_Ｑ２　　　　・・・（１）

　一方、上アーム半導体素子１０３がオン状態からオフ状態へと移行すると、上アーム半導体素子１０３において電流が阻止される。しかし、阻止された電流は、図１Ａに示す第１母線１０７が持つ寄生インダクタンス１１４によって急激にゼロになることができず、バイパスコンデンサ１０２へ電流ｉ_Ｃとして流入する。これにより、電流ｉ_Ｃのエネルギーが急激に蓄積されることが回避され、サージ電圧を抑制できる。

　図３は、上アーム半導体素子１０３のスイッチング動作時に発生する電流変化の向きを示す回路図である。具体的には、時間経過に対して電流が増加する方向を矢印で示す。電流が増加する場合には電流の向きと同じ方向に、電流が減少する場合には電流の向きとは反対の向きに、それぞれ電流が相対的に増加している。図３に示すように、バイパスコンデンサ１０２、上アーム半導体素子１０３および下アーム半導体素子１０４で形成される回路（ループ）で急激な電流変化が発生し、時間に対する電流変化の向き、すなわち図３の矢印の向きが電流ループを形成している。したがって、バイパスコンデンサ１０２、上アーム半導体素子１０３および下アーム半導体素子１０４で形成される回路の実効的なインダクタンスを低減させることにより、スイッチング動作時におけるサージ電圧の発生を抑制することができる。なお、サージ電圧Ｖ_{ｓｕｒｇｅ}は、回路の実効的なインダクタンスをＬとして、（２）式で表される。

　サージ電圧Ｖ_{ｓｕｒｇｅ}は、「時間に対する電流変化量（ｄｉ／ｄｔ）」に比例して大きくなる。このため、直流回路ではｄｉ／ｄｔがゼロとなるため、インダクタンス値（Ｌ）の大きさはサージ電圧に影響しない。なお、直流回路には、時間経過に対する電流変化量が十分に小さい回路を含む。また、図３に示す電流ループが複数の回路に同時に発生する場合、電磁誘導の法則によって複数の回路の間に磁気的な相互作用が生じる。この相互作用により回路の実効的なインダクタンスを変化させることができる。なお、この相互作用は「時間に対する磁束の変化」を介してのみ発生する。従って、複数の回路間の相互作用を考える場合、電流の値そのものではなく「時間に対する電流変化量（ｄｉ／ｄｔ）」を考慮する必要がある。

　なお、ここでは、上アーム半導体素子１０３のスイッチング動作時に発生する電流変化の向きを例示するが、これに限らない。バイパスコンデンサ１０２、Ｖ相レグに属する上アーム半導体素子１０３および下アーム半導体素子１０４で形成される回路（ループ）でも急激な電流変化が発生し、時間に対する電流変化の向きが電流ループを形成する。

　そこで、図１Ｂに示すように、例えば、Ｕ相レグ１１６を２つのレグに分割してこれらを並列に接続し、各レグにバイパスコンデンサ１０２、１０２’を接続する。これにより、Ｕ相レグ１１６は、上アーム半導体素子１０３及び下アーム半導体素子１０４からなる第１レグと、上アーム半導体素子１０３’及び下アーム半導体素子１０４’からなる第２レグとに分割される。そして、上アーム半導体素子１０３と下アーム半導体素子１０４に対してバイパスコンデンサ１０２が並列に接続され、上アーム半導体素子１０３’と下アーム半導体素子１０４’に対してバイパスコンデンサ１０２’が並列に接続される。

　これにより、上アーム半導体素子１０３、下アーム半導体素子１０４、及びバイパスコンデンサ１０２は、第１の回路を形成し、上アーム半導体素子１０３’、下アーム半導体素子１０４’、及びバイパスコンデンサ１０２’は、第２の回路を形成する。Ｕ相レグを複数のレグに分割することにより、回路も複数に分割することができる。よって、「時間に対する電流変化量（ｄｉ／ｄｔ）」も同時に分割されるので、各回路に生じるサージ電圧も１／Ｎまで小さくなる。Ｎは分割数を示す。Ｖ相レグについても同様である。

　Ｕ相に属する２つのレグは同時に動作する。上アーム半導体素子１０３及び上アーム半導体素子１０３’は同時にスイッチング動作し、下アーム半導体素子１０４及び下アーム半導体素子１０４’は同時にスイッチング動作する。よって、第１の回路及び第２の回路の各々に、同時に電流ループが発生する。第１の回路に発生する第１の電流ループと第２の回路に発生する第２の電流ループの間で磁気的な相互作用が生じることにより、第１及び第２の回路の実効的なインダクタンスを変化させることができる。

　なお、ここでは、Ｕ相レグ１１６を２つのレグに分割した例を示した。これに限らず、Ｕ相レグ１１６を、３つ以上に分割しても構わない。また、図１Ｂには、Ｖ相レグの表記を省略したが、Ｖ相レグ１１７も同様にして、２つのレグ、或いは３つ以上のレグに分割しても構わない。すなわち、１つの相のレグが複数のレグに分割され、分割された複数のレグは並列に接続され、分割されたレグの各々にバイパスコンデンサが接続されている。これにより、上アーム半導体素子、下アーム半導体素子及びバイパスコンデンサとからなる回路が複数形成される。複数の回路を同時に動作することにより、「時間に対する電流変化量」が同時に生じる。そして、電流ループが回路間で相互作用を起こし、複数の回路の実効的なインダクタンスを変化させることができる。

　図４Ａは、同一平面１００上に９個の回路が隣接して配置された第１の例を示す。基準となる同一平面１００上に、９個の回路が縦３つ横３つずつ配列されている。回路の各々は、バイパスコンデンサ１０２と、上アーム半導体素子１０３と、下アーム半導体素子１０４とを備える。９個の回路は、同相レグに属し、同時にスイッチング動作を行うよう設計されている。

　なお、「同時」に動作するとは、「完全な同時」を意味するのみならず、実質的に同時に動作していると解される所定の時間範囲のズレを含むことを意味する。具体的には、スイッチング過渡時の電流波形において、スロープ部分の一部に重なりが生じる程度に、スイッチング動作が同時であればよい。より詳細には、図１Ｂの上アーム半導体素子１０３のスイッチング動作により図１Ａのノード１１１の電位が変移している期間が、上アーム半導体素子１０３’のスイッチング動作によりノード１１１’ の電位が変移している期間の少なくとも一部と重複している場合、上アーム半導体素子１０３と上アーム半導体素子１０３’は「同時」に動作していると呼ぶ。

　図４Ｂは、図４Ａに示す９個の回路から任意に選択した、隣接する２つの回路の外観を示す上面図である。バイパスコンデンサ１０２、１０２’の両電極は、金属配線１２１、１２１’、１２２、１２２’にそれぞれ接続されている。上アーム半導体素子１０３、１０３’の基板側電極は金属配線１２１、１２１’に接続されている。上アーム半導体素子１０３、１０３’の表面電極はボンディングワイヤ１２５、１２５’により金属配線１２３、１２３’に接続され、下アーム半導体素子１０４、１０４’の基板側電極は金属配線１２３、１２３’に接続されている。下アーム半導体素子１０４、１０４’の表面電極はボンディングワイヤ１２６、１２６’により金属配線１２２、１２２’に接続されている。各金属パターン１２１、１２２、１２３、１２１’、１２２’、１２３’には電力の入出力用の端子１０９、１１０、１１１、１０９’、１１０’、１１１’が接続されている。

　各回路に含まれるバイパスコンデンサ１０２、１０２’、上アーム半導体素子１０３、１０３’、及び下アーム半導体素子１０４、１０４’は、平面１００に垂直な方向に重なり合うことなく、平面１００と同じ平面上に配置されている。よって、各回路に発生する電流ループは、平面１００に平行な同一平面内に位置する。

　バイパスコンデンサ１０２、１０２’と、上アーム半導体素子１０３、１０３’と、下アーム半導体素子１０４、１０４’の相対位置は、複数の回路の間で一致している。よって、各電流ループは、同じ大きさ、且つ同じ回転方向に発生する。なお、図４Ｂにおいて、ゲート電圧を制御するためのボンディングワイヤは記載省略している。また、「相対位置が一致している」は、正確に一致している場合のみならず、実質的に一致していると解される程度の位置ズレがある場合も含むことを意味する。

　図４Ｃを参照して、隣接して同時に発生する２つの電流ループＣＬ１、ＣＬ２の間で生じる相互作用を説明する。電流ループＣＬ１、ＣＬ２の矢印の向きは、図３の矢印と同様にして、時間に対する電流変化の向きを示している。

　時間に対する電流変化の向きが逆方向となる部分（Ｇ２、Ｇ３）が近づくと、部分Ｇ２及び部分Ｇ３により生じる各磁界は、互いに打ち消し合う方向を向く。このため、部分Ｇ２及び部分Ｇ３の間に、実効的なインダクタンスを弱めるように作用する相互インダクタンスが発生する。もちろん、部分Ｇ１及び部分Ｇ４の間にも同様な相互インダクタンスが生じる。一方、時間に対する電流変化の向きが同じ方向となる部分（Ｇ１、Ｇ３）及び部分（Ｇ２、Ｇ４）が近づくと、部分Ｇ２及び部分Ｇ３により生じる各磁界が互いに強め合う方向に生じる。このため、部分（Ｇ１、Ｇ３）及び部分（Ｇ２、Ｇ４）に、実効的なインダクタンスを強めるように相互インダクタンスが発生する。

　電流ループＣＬ１、ＣＬ２間の相互作用は、logＤに比例して、実効的なインダクタンスが変化する。「Ｄ」は電流ループの部分間の距離を示す。よって、図４Ｃに示すように、部分Ｇ２と部分Ｇ３との距離（Ｄ）を十分に小さくすることにより、部分Ｇ２と部分Ｇ３で発生する相互作用は、その他の部分の組合せ（Ｇ１、Ｇ３）（Ｇ２、Ｇ４）（Ｇ１、Ｇ４）による相互作用に比べて支配的に大きくなる。このように、隣接する回路間の距離を十分に小さくして、隣接する各回路に発生する電流ループＣＬ１、ＣＬ２を十分に近づける。これにより、電流ループ間で生じる相互作用によって各回路の実効的なインダクタンスを低減させることができる。

　よって、図４Ａに示すように、同一平面１００に平行な平面内に、同じ回転方向のループ状の電流変化が隣接して発生する。隣接する回路において、距離が最も短い部分では、電流変化の向きが逆向きになる。よって、簡便な構造で追加の素子を配置することなく、互いの実効的なインダクタンスを低減することが可能になる。

　以上説明したように、第１実施形態によれば、以下の作用効果が得られる。

　複数の回路は同じ平面１００上に配置され、各回路に含まれるバイパスコンデンサ１０２、上アーム半導体素子１０３、及び下アーム半導体素子１０４は、平面１００と同じ平面上に配置されている。バイパスコンデンサ１０２、上アーム半導体素子１０３、及び下アーム半導体素子１０４は、各回路により形成される電流ループが平面１００に平行になるように、配置されている。複数の回路が同時にスイッチング動作した時に、隣接する回路間で接する部分では、電流の時間変化の向きが逆方向になる。よって、回路を流れる電流ループ同士の相互作用は回路の実効的なインダクタンスを弱め合う向きに作用するため、サージ電圧を抑制することができる。

　サージ電圧は、（２）式に示したように、回路を流れる電流の時間変化（ｄｉ／ｄｔ）と回路の実効的なインダクタンス（自己インダクタンス＋相互インダクタンス）との積に比例する。このため、サージ電圧を抑制するためには、実効的な配線インダクタンス（実効的なインダクタンス）を抑制することが有効である。さらに、電流を止めた際のエネルギー回避および急激に電流を流す際に必要なエネルギーを供給するため、スイッチング素子の近傍にコンデンサ（バイパスコンデンサ）を設置する対策が取られている。また、バイパスコンデンサおよび上下アーム半導体素子で形成される複数の回路を並列に接続することにより、回路毎の電流変化両（ｄｉ／ｄｔ）を低減させることができる。よって、同じスイッチング時間においてサージ電圧を１／Ｎとすることができる。すなわち、回路をＮ並列に分岐することにより各回路で必要となる電流の値は１／Ｎとなり、それに伴い電流変化量も１／Ｎとなる。また、回路を相似形に分割縮小した場合、並列化することにより回路の長さも１／√Ｎ以下に減少する。「Ｎ」は同時にスイッチング動作を行う回路の数を示す。回路の自己インダクタンスをＬ_０、回路間の相互インダクタンスをＭ_０とすると、スイッチング動作時の効果は、（３）式の通りで表される。

　例えば４つの回路を有する場合、Ｍ_０＝０．５×Ｌ_０であれば、少なくともサージ電圧を１／１６まで低減することができる。

　（第２実施形態）
　第２実施形態では、同時にスイッチング動作する３つ又は４つの回路を隣接して配置する例を示す。図５Ａは、３つの回路（２０１～２０３）を直線状に隣接して配置した一例を示す。平面１００に垂直な軸に対する３つの回路の回転方向は同一であり、横方向に隣接して配置されている。図５Ｂは、３つの回路を直線状に隣接して配置した他の例を示す。３つの回路の回転方向の位置は同一であり、縦方向に隣接して配置されている。

　図５Ａ及び図５Ｂでは、回路同士の形状が合同である例を示すが、それぞれの回路の形状が異なっていてもよい。中央に位置する回路２０２は、両隣の回路２０１及び回路２０３との間に相互インダクタンスが形成される。このため、相互インダクタンスによる実効的なインダクタンスの低減量が、２つの回路を隣接して配置した場合と比較して２倍となる。このように、隣接する回路の数に応じて実効的なインダクタンスの低減量を制御することができる。

　図６は、４つの回路（２０４～２０７）を縦２つ横２つに隣接して配列した一例を示す。４つの回路の回転方向の位置、又は４つの回路の向きは同一である。各回路（２０４～２０７）の平面形状は正方形状である。換言すれば、バイパスコンデンサ１０２、上アーム半導体素子１０３及び下アーム半導体素子１０４からなる回路は正方形状である。この場合、任意に選択される１つの回路は２つの回路に隣接する。よって、これらの隣接する回路との間に形成される相互インダクタンスがほぼ等しくなり、各回路の実効的なインダクタンスのばらつきが小さくなる。

　このように、１つの回路が他の２つ以上の回路と隣接して配置されている。これにより、１つの回路に隣接する場合と比較して相互作用が増加して、回路の実効的なインダクタンスを小さくすることができる。

　隣接して配置される回路の数が４つであり、バイパスコンデンサ１０２、上アーム半導体素子１０３及び下アーム半導体素子１０４からなる回路は正方形状であり、４つの回路が縦横に２つずつ隣接して配置されている。正方形状が並ぶことによりデッドスペースを形成することなく回路群を形成することが可能である。全ての回路において、隣接する回路数が２つとなることで全ての回路に作用する相互インダクタンスの影響が同じになり、実効的なインダクタンスのばらつきが低減できる。

　なお、「正方形状」は、「完全な正方形状」を意味するのみならず、実質的に正方形状であると解される範囲の形状のズレを含むことを意味する。

　（第３実施形態）
　第３実施形態では、図７Ａ～図７Ｄを参照して、平面１００に垂直な軸を回転軸とする各回路（２０４～２０７）の回転角度を調整して、実効的なインダクタンスのバラツキを低減し、上下のアーム半導体素子の温度上昇を抑制する例を示す。図７Ａ～図７Ｄでは、同時にスイッチング動作する４つの回路（２０４～２０７）が縦２つ横２つに隣接して配列されている。各回路（２０４～２０７）は実質的に同じ正方形状を有する。バイパスコンデンサ１０２と上アーム半導体素子１０３と下アーム半導体素子１０４の相対位置は、４つの回路（２０４～２０７）の間で一致している。

　図７Ａ～図７Ｄに示すように、平面１００に垂直な軸を回転軸とする各回路（２０４～２０７）の回転角度が異なる。回路２０４に対して回路２０６は右周りに９０度回転している。なお、「９０度」は、厳密な９０度を意味するのみならず、実質的に９０度であると解される所定の角度範囲のズレを含むことを意味する。回路２０６に対して回路２０７は右周りに９０度回転している。回路２０７に対して回路２０５は右周りに９０度回転している。このように、４つの回路（２０４～２０７）の間で、９０度ずつ回転角度が異なっている。

　このように、各回路（２０４～２０７）同士が略合同形状であることから、各回路における自己インダクタンスは原理的に等しい。さらに、各回路同士が平面１００に垂直な軸に対し９０度回転して配置されている。４つの回路（２０４～２０７）の各々は、平面１００と垂直な軸に対して９０度ずつ回転して隣接している。このため、全ての隣接する回路の組合せにおいて、回路間の位置関係が全て等しくなるため、各回路に作用する相互インダクタンスも原理的に等しくなる。したがって、図７Ａ～図７Ｄに示す回路（２０４～２０７）の間で、原理的に実効的なインダクタンスのばらつきがゼロとなる。

　電力変換装置では、上下のアーム半導体素子（１０３、１０４）における導通損失またはスイッチング損失によるエネルギーは熱として排出され、上下のアーム半導体素子（１０３、１０４）の温度が上昇する。十分な排熱がなされない場合には素子温度が上昇して故障にいたる。上下のアーム半導体素子同士が接近するほど互いに熱干渉が起こり素子の温度が上昇しやすくなる。このため、複数のアーム半導体素子（１０３、１０４）は離して配置することにより素子の温度を低下させ、より大きな電力での動作が可能になる。よって、図７Ｃ及び図７Ｄに示すように、回路（２０４～２０７）間で上下のアーム半導体素子（１０３、１０４）同士が離れて配置されることが望ましい。

　（第４実施形態）
　第４実施形態では、図８を参照して、平面１００に垂直な軸を回転軸とする各回路（２０４～２０７）の回転角度を調整して、温度上昇を抑制する他の例を示す。

　縦方向に隣接する２つの回路（２０４、２０５）は、平面１００に垂直な軸に対して各々１８０度ずつ回転して隣接している。横方向に隣接する２つの回路（２０４、２０６）は、回転しておらず、同じ方向を向いている。一方の回路２０４の上アーム半導体素子１０３及び下アーム半導体素子１０４が、隣接する他方の回路２０６のバイパスコンデンサ１０２と隣接する。隣接する２つの回路の間で、発熱体である上アーム半導体素子１０３及び下アーム半導体素子１０４に、比較的発熱しないバイパスコンデンサ１０２が隣接している。このため、発熱体同士の熱干渉が抑制され、より高い冷却効果が得られる。その他は、図７Ａ～図７Ｄと同じであり、説明を省略する。なお、「１８０度」は、厳密な１８０度を意味するのみならず、実質的に１８０度であると解される所定の角度範囲のズレを含むことを意味する。

　このように、各回路（２０４～２０７）の回転角度を調節することにより、発熱源である上アーム半導体素子１０３および下アーム半導体素子１０４を、発熱せずに熱拡散領域となるバイパスコンデンサ１０２に隣接させることができる。よって、上アーム半導体素子１０３および下アーム半導体素子１０４から発した熱を効率良く拡散させることができる。

　（第５実施形態）
　図９Ａは、同一平面１００上に９個の回路が隣接して配置された第２の例を示す。図４Ａでは、上アーム半導体素子１０３と、下アーム半導体素子１０４とが、異なる半導体チップ上に形成されていた。図９Ａでは、上アーム半導体素子１０３と、下アーム半導体素子１０４とが、同一の半導体チップ３０１上に形成されている。その他の点は、図４Ａと同一である。

　図９Ｂは、図９Ａから任意に選択した１つの回路の外観を示す。バイパスコンデンサ１０２の両電極は、金属配線１２１、１２２にそれぞれ接続されている。上アーム半導体素子１０３の半導体基板側電極は金属配線１２１に接続され、上アーム半導体素子１０３の表面電極は、半導体チップ３０１の内部配線を介して下アーム半導体素子１０４の半導体基板側電極に接続されている。下アーム半導体素子１０４の表面電極はボンディングワイヤ１２６により金属配線１２２に接続されている。

　同じ回路に含まれる上アーム半導体素子１０３および下アーム半導体素子１０４が単一の半導体チップ３０１上に形成されている。これにより、上アーム半導体素子１０３の電極と下アーム半導体素子１０４の電極の間を接続するボンディングワイヤを半導体チップ３０１内に形成された配線に置き換えることができる。つまり、上アーム半導体素子１０３の表面電極と下アーム半導体素子１０４の半導体基板側電極とを接続する金属配線が不要となる。よって、配線に寄生するインダクタンスが低減されるため、金属配線分の自己インダクタンスが抑制され、回路としての実効的なインダクタンスも低減することができる。

　（第６実施形態）
　図１０Ａは、同一平面１００上に９個の回路が隣接して配置された第３の例を示す。図４Ａ及び図９Ａでは、バイパスコンデンサ１０２は、平面１００上に直接配置されていた。図１０Ａでは、バイパスコンデンサ１０２が、上アーム半導体素子１０３と下アーム半導体素子１０４が形成された半導体チップ３０２上に、配置されている。図９Ａに比べて、半導体チップ３０２は、上アーム半導体素子１０３及び下アーム半導体素子１０４が形成された領域のみならず、バイパスコンデンサ１０２が設置され、同時に上アーム半導体素子１０３及び下アーム半導体素子１０４と電気的に接続する為のコンデンサ設置領域３０３をも有する。その他の点は、図９Ａと同一である。

　図１０Ｂに示すように、平面１００上に半導体チップ３０２が設置され、半導体チップ３０２のコンデンサ設置領域３０３の上に、バイパスコンデンサ１０２が設置されている。コンデンサ設置領域３０３には、金属または金属化合物を含む低抵抗材質からなる表面電極３０５が形成され、バイパスコンデンサ１０２の両電力と電気的に接続されている。図示は省略するが、表面電極３０５は、上アーム半導体素子１０３及び下アーム半導体素子１０４の主電極へそれぞれ接続されている。上アーム半導体素子１０３とアーム半導体素子１０４は、図９Ｂに示したように、半導体チップ３０２の内部配線により電気的に接続されている。

　図９Ａ及び図９Ｂと比較して、下アーム半導体素子１０４の電極とバイパスコンデンサ１０２の電極とを接続する金属配線或いはボンディングワイヤが不要となる。よって、金属配線或いはボンディングワイヤ分の自己インダクタンスが抑制され、回路としての実効的なインダクタンスを更に抑制することができる。

　また従来は、上アーム半導体素子及び下アーム半導体素子で発生した熱は、熱抵抗の高いＤＣＢ基板（Ｄｉｒｅｃｔ　Ｃｏｐｐｅｒ　Ｂｏｎｄｅｄ基板）の絶縁層を介してコンデンサ設置領域に拡散されていた。本実施形態によれば、上アーム半導体素子１０３及び下アーム半導体素子１０４で発生した熱が、熱抵抗の低い同一の半導体基板内のコンデンサ設置領域３０３に拡散することが可能となり、より高い冷却効果が得られる。

　（第７実施形態）
　図１１は、同一平面１００上に９個の回路が隣接して配置された第４の例を示す。図１０Ａでは、バイパスコンデンサ１０２は、半導体チップ３０２上に設置されていた。図１１では、バイパスコンデンサ１０２が、上アーム半導体素子１０３及び下アーム半導体素子１０４と共に、半導体チップ３０６上に集積されている。すなわち、バイパスコンデンサ１０２は、半導体基板を利用して形成された半導体コンデンサ（集積回路）である。回路毎に、バイパスコンデンサ１０２、上アーム半導体素子１０３及び下アーム半導体素子１０４が、単一の半導体チップ３０６上に形成されている。その他の点は、図１０Ａと同一である。

　図１０Ａと比較して、バイパスコンデンサ１０２がディスクリート素子ではなく半導体素子となるため、半導体プロセスを用いた微細化が可能となり、回路の自己インダクタンスをさらに抑制することが可能となり、回路としての実効的なインダクタンスを更に抑制することができる。

　（第８実施形態）
　図１２は、同一平面１００上に９個の回路が隣接して配置された第５の例を示す。図１１では、回路毎に異なる半導体チップ３０６を用いていた。図１２では、並列に接続され且つ同時に動作する２以上の回路（ここでは、９個の回路）を、単一の半導体チップ３０７上に形成されている。

　複数の回路が単一の半導体チップ３０７上に形成されている。図１１と比較して、上アーム半導体素子１０３及び下アーム半導体素子１０４で発生した熱を、隣接する他の回路にも共通の半導体基板を介して拡散することが可能となり、より高い冷却効果が得られる。

　（第９実施形態）
　第９実施形態では、バイパスコンデンサ１０２及び上アーム半導体素子１０３の断面構造の例を説明する。図１３Ｃに示すように、図１３ＡのＢ－Ｂ’切断面には、バイパスコンデンサ１０２が形成された領域（バイパスコンデンサ領域４０２）と、上アーム半導体素子１０３が形成された領域（上アーム領域４０３）とが表出している。

　図１３Ｃに示すように、バイパスコンデンサ領域４０２には、トレンチ型の半導体コンデンサが形成されている。具体的には、半導体基板４００の上部に、不純物が高濃度に添加された電極注入領域４１６が形成されている。電極注入領域４１６は半導体コンデンサの一方の電極に相当する。電極注入領域４１６内に形成された複数の溝（凹部）の中には、絶縁物からなる静電容量膜４１８を介して上部電極膜４１９が埋設されている。上部電極膜４１９は半導体コンデンサの他方の電極に相当する。上部電極膜４１９の上方には層間絶縁膜４２４を介して第１金属配線４２６が配置され、第１金属配線４２６の上方には層間絶縁膜を介して第２金属配線４２８が配置されている。上部電極膜４１９は、コンタクトプラグ４２５を介して第１金属配線４２６に電気的に接続されている。

　上アーム領域４０３には、複数のＨＥＭＴ（高電子移動度トランジスタ）が形成されている。具体的には、ＧａＡｓからなる半導体基板４００の上部に、電子走行層を成すアンドープのｉ－ＧａＡｓ層（図示せず）が形成され、ｉ－ＧａＡｓ層の上部に電子供給層であるｎ型のＡｌＧａＡｓ層４２０が形成されている。ｉ－ＧａＡｓ層のうち、ＡｌＧａＡｓ層４２０との界面近傍には、ヘテロ接合により誘起された高移動度の二次元電子ガス４５０、４５１が形成されている。二次元電子ガス４５０にはドレイン電極（図示せず）が電気的に接続され、二次元電子ガス４５１にはソース電極（図示せず）が電気的に接続されている。ＡｌＧａＡｓ層４２０の上部には、ゲート電極４２２がショットキー接合されている。ゲート電極４２２に電圧を印可することにより、二次元電子ガス４５０、４５１の濃度が変化し、ドレイン－ソース間の導通／非導通を制御することができる。

　ドレイン電極は、コンタクトプラグ４２５を介して第１金属配線４２６に電気的に接続されている。図示は省略するが、ソース電極は下アーム半導体素子１０４に接続されている。また、第２金属配線４２８は、コンタクトプラグ４２７を介して第１金属配線４２６に電気的に接続されている。バイパスコンデンサ１０２及びＨＥＭＴの各々は、半導体基板４００の上部に形成された絶縁物からなる素子分離領域４１７により電気的に絶縁されている。

　ここでは、バイパスコンデンサ１０２の対向する電極面積を増大させ、静電容量を増大させるために半導体基板４００の表面に凹凸を設けた形状としているが、必ずしも凹凸を設ける必要はなく、表面は平坦でもよい。

　一方、図１３Ｂに示す例では、図１３Ｄに示すように、バイパスコンデンサ領域４０２の外周部において、半導体基板４００の上部に、電極注入領域４１６よりも抵抗率の低い金属または金属化合物からなる領域（導体４２９）が設置されている。電極注入領域４１６は、半導体コンデンサの半導体基板側電極である。導体４２９は、バイパスコンデンサ１０２の周囲を取り囲むように形成されている。その他の点は、図１３Ｃと同じである。

　電極注入領域４１６は半導体材料で形成されているため、金属や金属化合物と比較して高抵抗である。このため、アーム半導体素子（１０３、１０４）との間で高いインピーダンスを形成してしまう。よって、バイパスコンデンサ領域４０２のうちアーム半導体素子（１０３、１０４）から離れた領域では動作時間内に十分な電荷を蓄積することができず、十分な効果を発揮することができなかった。

　そこで、電極注入領域４１６の外周に導体４２９を形成し、導体４２９を半導体コンデンサの電極注入領域４１６と電気的に接続させる。これにより、半導体コンデンサの外周までの抵抗を低減することができるため、バイパスコンデンサ領域４０２のうちアーム半導体素子（１０３、１０４）から離れた領域でも、動作時間内に十分な電荷を蓄積することができる。

　なお、第９実施形態では、図１１の半導体チップ３０６を拡大した場合を示した。しかし、これに限らず、第９実施形態は、図１２の単一の半導体チップ３０７上に形成された各回路を適用することも可能である。

　（第１０実施形態）
　第１０実施形態では、図１４Ａ及び図１４Ｂに示すように、バイパスコンデンサ領域４０２の半導体基板側表面が金属または金属化合物からなる薄膜４５２で覆われている。具体的に、バイパスコンデンサ１０２は半導体コンデンサからなり、金属または金属化合物からなる薄膜４５２は、静電容量膜４１８と半導体基板４００の表面との間の少なくとも一部覆っている。薄膜４５２は半導体コンデンサの半導体基板側電極（電極注入領域４１６）と電気的に接続されている。その他の点は、図１３Ｃと同じである。

　半導体基板側電極である電極注入領域４１６は半導体材料で形成されているため、金属や金属化合物と比較して高抵抗である。このため、アーム半導体素子（１０３、１０４）との間で高いインピーダンスを形成してしまう。よって、バイパスコンデンサ領域４０２のうちアーム半導体素子（１０３、１０４）から離れた領域では動作時間内に十分な電荷を蓄積することができず、十分な効果を発揮することができなかった。そこで、半導体コンデンサの静電容量膜４１８と電極注入領域４１６の表面との間の少なくとも一部を金属または金属化合物からなる薄膜４５２を覆う。そして、薄膜４５２を半導体コンデンサの半導体基板側電極と電気的に接続させる。バイパスコンデンサ領域４０２における面内でのインピーダンスばらつきを小さくすることができる。

　なお、第１０実施形態では、図１１の半導体チップ３０６を拡大した場合を示した。しかし、これに限らず、第１０実施形態は、図１２の単一の半導体チップ３０７上に形成された各回路を適用することも可能である。

　（第１１実施形態）
　第１１実施形態では、図１５Ａ及び図１５Ｂを参照して、単一の半導体チップ上に形成される２つの回路の配置例を示す。隣り合う２つの回路は、平面１００に垂直な軸に対して１８０°回転して配置されている。隣り合う２つの回路の間で、上アーム半導体素子（１０３、１０３’）及び下アーム半導体素子（１０４、１０４’）が隣接している。つまり、２つのバイパスコンデンサ（１０２、１０２’）の間に、２組のアーム半導体素子（１０３、１０３’、１０４、１０４’）が配置されている。

　回路を構成する各素子は、何れの断面構造を有していてもよい。例えば、図１３Ｃ、図１３Ｄ、図１４Ｂに示した断面構造を取ることが出来る。

　図１５Ａの２つの回路の例えば上アーム半導体素子（１０３、１０３’）が同時にスイッチング動作を行うことにより、図１５Ｂに示す矢印の方向に、時間に対する電流変化の向き、すなわち電流ループ（ＣＬ１、ＣＬ２）が同時に発生する。図１５Ｂに示す矢印は、電流変化量をベクトルとして示している。バイパスコンデンサ１０２、１０２’と、上アーム半導体素子１０３、１０３’と、下アーム半導体素子１０４、１０４’の相対位置は、２つの回路の間で一致している。よって、各電流ループ（ＣＬ１、ＣＬ２）は、同じ大きさ、且つ同じ回転方向に発生する。隣接する回路間で接する部分では、電流の時間変化の向きが逆方向になる。よって、回路を流れる電流ループ同士の相互作用は回路の実効的なインダクタンスを弱め合う向きに作用するため、サージ電圧を抑制することができる。

　アーム半導体素子（１０３、１０４）では、電流が比較的上下方向に流れやすい傾向がある。これに対して、バイパスコンデンサ１０２では、電流が上アーム半導体素子１０３または下アーム半導体素子１０４へ流出するため、比較的円形に近い形状で電流が流れる。相互インダクタンスは電流同士が並行に流れる場合に最大となる。このため、電流が円形に流れるバイパスコンデンサ１０２同士を隣接させる場合と比較して、電流が比較的直線状に流れるアーム半導体素子（１０３、１０４）の組同士を隣接させる方が、より実効的なインダクタンスを抑制することが可能になる。つまり、逆方向に電流が流れる領域を増やすことが出来るので、実効的なインダクタンスを強めるような相互作用を大きくすることができる。

　（第１２実施形態）
　第１２実施形態では、図１６Ａ～図１６Ｃを参照して、１つの半導体チップ上に形成された回路の構造例を説明する。１つの半導体チップ上に、バイパスコンデンサ領域４０２、上アーム領域４０３、及び下アーム領域４０４が形成され、各回路素子（１０２、１０３、１０４）は半導体基板４００の上方に形成された金属配線（４２６、４４２）により接続されている。

　図１６Ｂに示すように、バイパスコンデンサ領域４０２には、平板型の半導体コンデンサが形成されている。具体的には、半導体基板４００の上部に、不純物が高濃度に添加された電極注入領域４１６が形成されている。電極注入領域４１６は半導体コンデンサの一方の電極（半導体基板側電極）に相当する。電極注入領域４１６は静電容量膜４１８を介して上部電極膜４１９に対向している。上部電極膜４１９は半導体コンデンサの他方の電極に相当する。上部電極膜４１９の上方には層間絶縁膜４２４を介して第１金属配線４２６が配置され、第１金属配線４２６の上方には層間絶縁膜を介して第２金属配線４２８が配置されている。上部電極膜４１９は、コンタクトプラグ４２５を介して第１金属配線４２６に電気的に接続されている。バイパスコンデンサ領域４０２に隣接した領域において、電極注入領域４１６は、コンタクトプラグ４２５を介して第１金属配線４４０に電気的に接続されている。

　図１６Ａに示すように、半導体コンデンサの上部電極膜４１９に接続された第１金属配線４２６は、上アーム領域４０３まで延伸されている。図１６Ｃに示すように、第１金属配線４２６は、コンタクトプラグ４２５を介して、上アーム領域４０３の半導体基板４００に接続されている。なお、上アーム領域４０３には、図１３Ｃ、図１３Ｄ、図１４Ｂと同様にして、ＨＥＭＴが形成されているが、図１６Ｃではその断面構造の図示を省略している。第１金属配線４２６は、コンタクトプラグ４２５を介して、上アーム半導体素子（ＨＥＭＴ）の一方の電極に接続されている。そして、上アーム半導体素子（ＨＥＭＴ）の他方の電極は、上アーム領域４０３に隣接した領域４０５において、コンタクトプラグ４４３を介して、第１金属配線４４２に接続されている。

　図１６Ａに示すように、上アーム半導体素子（ＨＥＭＴ）の他方の電極に接続された第１金属配線４４２は、下アーム領域４０４まで延伸されている。図１６Ｃに示すように、第１金属配線４４２は、コンタクトプラグ４４３を介して、下アーム領域４０４の半導体基板４００に接続されている。ＨＥＭＴの構造は、図１３Ｃ、図１３Ｄ、図１４Ｂと同様であり、説明を省略する。

　このように、バイパスコンデンサ１０２の半導体基板側電極に対して、第１金属配線４４０を接続している。また、上アーム半導体素子１０３のソース電極と下アーム半導体素子１０４のドレイン電極とが、コンタクトプラグ４４３及び第１金属配線４４２により接続されている。これにより、入力電源からバイパスコンデンサ１０２の半導体基板側電極までの電気抵抗、および出力端子１１１である上アーム半導体素子１０３のソース電極から下アーム半導体素子１０４のドレイン電極までの電気抵抗を下げることができる。

　上アーム半導体素子１０３のソース電極と下アーム半導体素子１０４のドレイン電極の間はトランス１１５への出力端子１１１を構成する。このため、出力端子１１１から出力負荷（トランス１１５）へ低抵抗で接続することが望ましい。半導体拡散層を介して、上アーム半導体素子１０３のソース電極から下アーム半導体素子１０４のドレイン電極までを電気的に接続した場合、金属や金属化合物に比べて寄生抵抗が大きくなり、並列で同電位となるべき複数の端子１１１間で電位にばらつきが生じる。

　入力電源とバイパスコンデンサ１０２の半導体基板側電極の間、および出力端子１１１と負荷との間が低抵抗でそれぞれ接続されることにより、並列接続される複数の回路間での電位ばらつきが抑制できる。

　半導体コンデンサの半導体基板側電極４１６と上アーム半導体素子１０３或いは下アーム半導体素子１０４との間は、半導体基板４００の表面より上方に設けられた金属配線４２６を介して接続されている。上アーム半導体素子１０３と下アーム半導体素子１０４の間は、半導体基板４００の表面より上方に設けられる金属配線４４２を介して接続されている。

　半導体材料は、金属や金属化合物と比較して高抵抗である。そこで、バイパスコンデンサ１０２、上アーム半導体素子１０３或いは下アーム半導体素子１０４の各電極を、半導体基板４０の表面より上方に設けられる金属配線を介して接続する。これにより、並列接続される複数の回路の間で、各端子１０９、１１０、１１１の電位のバラツキを低減できる。

　（第１３実施形態）
　第１３実施形態では、隣接する回路を跨いで逆方向の電流ループが形成されないように、隣接する回路間を電気的に並列に接続する配線のインピーダンス値を制御する例を説明する。図１７に示すように、２つの回路を並列に接続する配線上に、インダクタンス１４１～１４４が設けられている。

　（４）式が成立するように、インダクタンス１４１～１４４の値を調整する。

　　Ｚ１＋Ｚ２＜Ｚ１’＋Ｚ２’　　　・・・（４）式
　ここで、Ｚ１は、１の回路内のバイパスコンデンサ１０２から上アーム半導体素子１０３までを接続する配線のインピーダンスを示す。Ｚ２は、１の回路内のバイパスコンデンサ１０２から上アーム半導体素子１０３までを接続する配線のインピーダンスを示す。Ｚ１’は、上アーム半導体素子１０３から隣接する他の回路内のバイパスコンデンサ１０２’までを接続する配線のインピーダンスを示す。Ｚ２’は、下アーム半導体素子１０４から隣接する他の回路内のバイパスコンデンサ１０２’までを接続する配線のインピーダンスを示す。

　ここで、インピーダンスの和（Ｚ１＋Ｚ２）がインピーダンスの和（Ｚ１’＋Ｚ２’）と等しい場合、スイッチング動作時に、隣接する回路のバイパスコンデンサ１０２’からアーム半導体素子（１０３、１０４）へ電流が供給されてしまう。このため、１つの回路内で発生する図３の電流ループとは逆向きの電流ループが、隣接する２つの回路を跨いで発生してしまう。複数のループ間で逆向きの電流変化が発生することによって、互いの実効的なインダクタンスを強める向きに相互作用が生じてしまう。

　そこで、（４）式を満たす、つまり、インピーダンスの和（Ｚ１’＋Ｚ２’）をインピーダンスの和（Ｚ１＋Ｚ２）より高くする。例えば、回路のインピーダンスにインダクタンス成分を含ませて、インダクタンス１４１～１４４の値を適切に設定する。これにより、隣接する２つの回路を跨いて形成される寄生回路のインピーダンスを周波数に比例させることができる。特に、スイッチング動作自体の周波数帯に比べて、スイッチング動作時のサージ電圧の振動波形は、数十～数百倍の周波数成分により構成される。このため、低周波数で入力から出力へと送られる電力に対しては低インピーダンスで供給される。しかし、スイッチング動作時の瞬時エネルギーは高周波数成分であるため、高インピーダンス回路外を含むループを形成できず、同一回路内のバイパスコンデンサから供給されることにより複数の回路間で電流変化の向きを同じ方向にすることができる。

　（第１４実施形態）
　第１４実施形態では、回路内で電流ループを均一に形成するためのコンタクトプラグ４２５の位置及び第１金属配線（４３１、４４２）の形状について説明する。図１８Ａに示すように、第１金属配線４３１は、上アーム領域４０３において、平行な複数の第１配線に分割されている。各第１配線は、コンタクトプラグ４２５により上アーム半導体素子１０３のドレイン電極に接続されている。第１配線のうち、回路の中心から遠い配線は、回路の中心に近い配線に比べて、数多くのコンタクトプラグ４２５によって広い範囲で接続されている。

　上アーム半導体素子１０３と下アーム半導体素子１０４を接続する第１金属配線４４２は、下アーム領域４０４において、平行な複数の第２配線に分割されている。各第２配線は、コンタクトプラグ４２５により下アーム半導体素子１０４のドレイン電極に接続されている。第２配線のうち、回路の中心から遠い配線は、回路の中心に近い配線に比べて、数多くのコンタクトプラグ４２５によって広い範囲で接続されている。

　このように、第１配線及び第２配線により形成される各電流経路の抵抗値が均一に分布する。第１配線及び第２配線により形成される、バイパスコンデンサ１０２の両電極間の各電流経路の抵抗値が一致する。「抵抗値が一致している」は、正確に一致している場合のみならず、実質的に一致していると解される程度のズレがある場合も含むことを意味する。

　具体的には、バイパスコンデンサ１０２の電極端部から、第１金属配線４３１、コンタクトプラグ４２５を介して、上アーム半導体素子１０３までの直列抵抗が、各電流経路で等しくなるように設定されている。上アーム半導体素子１０３の電極端部から、第１金属配線４４２、コンタクトプラグ４２５を介して、下アーム半導体素子１０４までの直列抵抗が、各電流経路で等しくなるように設定されている。上アーム半導体素子１０３および下アーム半導体素子１０４は９０度回転した位置関係になることで最も効率的なレイアウトが可能となる。

　なお、図１８Ｂに示すように、図１８Ａに対して、電流経路が長くなる領域の第１配線同士及び第２配線同士を接続してもよい。図１８Ａ及び図１８Ｂに示す構成によれば、回路ループが発生する場合、電流は電気抵抗の低い経路に集中して流れる。電流が環状に流れる場合、環の中心付近が最も電気抵抗が小さくなるため電流が回路の中心にのみ集中し、発熱が中心に集中し破損することがある。第１金属配線４３１、４４２を複数の平行な配線に分割することにより、平面１００内で電流が一様に分布するため、電流及び発熱の集中を抑え、破損を防ぐことが可能となる。

　なお、図１８Ａ及び図１８Ｂの下図に示すように、第１金属配線４３１からコンタクトプラグ４２５を介して上アーム半導体素子１０３の二次元電子ガス４５０に接続されている。ゲート電極４２２及び二次元電子ガス４５１、及びトランジスタ同士を絶縁する素子分離領域４１７が、第１配線に直交する方向に延伸している。

　また、図１８Ｃに示すように、上アーム半導体素子１０３は、半導体基板４００上に形成された金属又は金属化合物からなるソース電極４２１を備えていてもよい。二次元電子ガス４５１よりも電気的に低抵抗なソース電極４２１を用いて電流ループを形成することができる。上アーム半導体素子１０３のソース電極４２１から出力端子１１１までの間に生じる寄生抵抗を低減させることが可能となる。

　同様に、下アーム半導体素子１０４は、半導体基板４００上に形成された金属又は金属化合物からなるソース電極を備えていてもよい。下アーム半導体素子１０４のソース電極からバイパスコンデンサ１０２の半導体基板側電極までの間に生じる寄生抵抗を低減させることが可能となる。

　以上、実施例に沿って本発明の内容を説明したが、本発明はこれらの記載に限定されるものではなく、種々の変形及び改良が可能であることは、当業者には自明である。

　実施形態において、回路を構成する上アーム半導体素子及び下アーム半導体素子の双方がスイッチング素子である場合を説明した。しかし、本発明はこれに限られない。本発明を昇圧装置または降圧回路に適用することができる。この場合、上アーム半導体素子及び下アーム半導体素子の何れか一方がスイッチング素子であり、他方がダイオード或いは整流素子であっても構わない。スイッチング素子、整流器、及びコンデンサを備える複数の回路上に、同時に同じ方向に発生する電流ループを用いて、実効的なインダクタンスを低減することが出来る。

１００　平面
１０２、１０２’　バイパスコンデンサ
１０３、１０３’　上アーム半導体素子
１０４、１０４’　下アーム半導体素子
１０７　母線（第１母線）
１０８　母線（第２母線）
１２１、１２２　金属配線
１４１～１４４　インダクタンス
２０１～２０７　回路
３０１～３０２、３０６、３０７　半導体チップ
３０３　コンデンサ設置領域
４００　半導体基板
４０２　バイパスコンデンサ領域
４０３　上アーム領域
４０４　下アーム領域
４１６　半導体基板側電極（電極注入領域）
４１８　静電容量膜
４２６　第１金属配線
４２８　第２金属配線
４３１、４４０、４４２　第１金属配線
ＣＬ１、ＣＬ２　電流ループ

Claims

　コンデンサ、上アーム半導体素子、及び下アーム半導体素子をそれぞれ有する複数の回路と、
　前記複数の回路を電気的に並列に接続する配線と、を備え、
　前記複数の回路は同じ平面上に隣接して配置され、
　各回路に含まれるコンデンサ、上アーム半導体素子、及び下アーム半導体素子は、前記平面上に配置され、
　前記コンデンサと上アーム半導体素子と下アーム半導体素子の相対位置は、前記複数の回路の間で一致し、
　前記複数の回路は、同時にスイッチング動作するように設計されている
ことを特徴とする電力変換装置。
　前記複数の回路は３つの回路であり、１つの回路が他の２つの回路と隣接して配置されていることを特徴とする請求項１に記載の電力変換装置。
　前記複数の回路は４つの回路であり、前記回路の各々の形状は正方形状であり、４つの回路が縦横２つずつ隣接して配置されていることを特徴とする請求項１に記載の電力変換装置。
　前記４つの回路は同じ形状を有し、
　前記４つの回路の各々は、前記平面に垂直な軸に対して９０度ずつ回転して隣接している
ことを特徴とする請求項３に記載の電力変換装置。
　前記４つの回路は同じ形状を有し、
　縦方向或いは横方向に隣接する２つの回路は、前記平面に垂直な軸に対して各々１８０度ずつ回転して隣接し、かつ一方の回路の前記上アーム半導体素子及び前記下アーム半導体素子が隣接する他方の回路の前記コンデンサと隣接する
ことを特徴とする請求項３に記載の電力変換装置。
　同じ回路に含まれる前記上アーム半導体素子および前記下アーム半導体素子が単一の半導体チップ上に形成されていることを特徴とする請求項１～５の何れか一項に記載の電力変換装置。
　同じ回路に含まれる前記上アーム半導体素子、下アーム半導体素子および前記コンデンサを設置するための領域が単一の半導体チップ上に形成され、前記コンデンサが前記コンデンサ設置領域上に設置されていることを特徴とする請求項１～５の何れか一項に記載の電力変換装置。
　前記コンデンサは半導体基板を用いて形成された半導体コンデンサであり、前記半導体コンデンサ、上アーム半導体素子および下アーム半導体素子が単一の半導体チップ上に形成されていることを特徴とする請求項１～５の何れか一項に記載の電力変換装置。
　前記複数の回路が単一の半導体チップ上に形成されていることを特徴とする請求項１～８の何れか一項に記載の電力変換装置。
　前記半導体コンデンサの半導体基板側電極の外周に、前記半導体基板側電極よりも抵抗率の低い金属または金属化合物からなる領域が形成されており、
　前記金属または金属化合物からなる領域が前記半導体基板側電極に電気的に接続されている
ことを特徴とする請求項８に記載の電力変換装置。
　前記半導体コンデンサの静電容量膜と半導体基板側電極との間の少なくとも一部が金属または金属化合物からなる薄膜で覆われ、
　前記薄膜が前記半導体基板側電極と電気的に接続されている
ことを特徴とする請求項８に記載の電力変換装置。
　隣接する２つの前記回路は、前記平面に垂直な軸に対して１８０度回転して配置され、且つ、前記隣接する２つの回路の間で上アーム半導体素子及び下アーム半導体素子の組が隣接していることを特徴とする請求項１～１１の何れか一項に記載の電力変換装置。
　前記半導体コンデンサの半導体基板側電極と前記上アーム半導体素子或いは下アーム半導体素子との間は、前記半導体基板の表面より上方に設けられた金属配線を介して接続され、
　前記上アーム半導体素子と下アーム半導体素子の間は、前記半導体基板の表面より上方に設けられる金属配線を介して接続されている
ことを特徴とする請求項８に記載の電力変換装置。
　１つの回路内のバイパスコンデンサから上アーム半導体素子までを接続する配線のインピーダンスと前記１つの回路内のバイパスコンデンサから下アーム半導体素子までを接続する配線のインピーダンスの和よりも、前記上アーム半導体素子から隣接する他の回路内のバイパスコンデンサまでを接続する配線のインピーダンスと前記下アーム半導体素子から隣接する他の回路内のバイパスコンデンサまでを接続する配線のインピーダンスの和が高いことを特徴とする請求項１～１３の何れか一項に記載の電力変換装置。
　前記半導体コンデンサの半導体基板側電極に対向する電極と上アーム半導体素子の間は、複数の第１配線により接続され、及び上アーム半導体素子と下アーム半導体素子の間は複数の第２配線により接続され、
　前記第１配線及び前記第２配線により形成される、前記半導体コンデンサの両電極間の各電流経路の抵抗値が一致する
ことを特徴とする請求項８に記載の電力変換装置。