JPH09298870A - ゲート駆動装置およびパワーモジュール - Google Patents

Abstract

(57)【要約】 【課題】 ターンオフの際の動作が不安定な期間を短縮
する。 【解決手段】 端子２２，２３の間に分割抵抗素子２が
介挿され、第１および第２抵抗素子２ａ，２ｂの接続部
が、論理回路（ＮＯＲ）３の一方入力へ接続されてい
る。このため、ターンオフの際に、ゲート電圧Ｖｇが、
論理回路３の入力の閾電圧よりも高いパワースイッチン
グ素子１の閾電圧付近の値を超えて減少した時点で、論
理回路３はハイレベルの信号を出力する。その結果、ゲ
ートシンク用スイッチング素子６が導通し、パワースイ
ッチング素子１は安定した遮断状態へ移行する。すなわ
ち、パワースイッチング素子１の閾電圧が論理回路３の
閾電圧よりも高いにも拘らず、ターンオフの際に安定し
た遮断状態が早期に実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パワースイッチ
ング素子を駆動するゲート駆動装置およびこのゲート駆
動装置が組み込まれたパワーモジュールに関し、特に、
ターンオフの際の不安定な期間を短縮するための改良に
関する。

【０００２】

【従来の技術】図１０は、この発明の背景となる従来の
パワーモジュールの構成を示す回路図である。図１０に
おいて、２５０はパワーモジュールであり、１５０はゲ
ート駆動装置である。また、５１は装置１５０の駆動対
象となるパワースイッチング素子であり、５５は外部か
ら端子６１を通じて入力される入力信号Ｖｉｎを増幅
し、パワースイッチング素子５１のゲート電極Ｇに接続
される端子６２へとゲート電圧Ｖｇを出力する増幅器で
ある。パワースイッチング素子５１は、ゲート電極Ｇ、
コレクタ電極Ｃ、およびエミッタ電極Ｅを備えるＩＧＢ
Ｔとして構成されており、その閾電圧Ｖｔｈは、通常３
Ｖ〜６Ｖの範囲内の値に設定される。

【０００３】さらに、５６は、端子６２とパワースイッ
チング素子５１のエミッタ電極Ｅに接続される端子６３
との間に介挿されるゲートシンク用スイッチング素子で
あり、５３は端子６１，６２に２つの入力がそれぞれ接
続され、ゲートシンク用スイッチング素子５６のベース
電極に出力が接続される論理回路である。

【０００４】論理回路５３は２入力型のＮＯＲ回路とし
て構成されており、２つの入力信号Ｖｉｎ，Ｖｇの双方
が、論理回路５３に固有の閾電圧を下回るロウレベルの
値となったときに限って、出力信号Ｖｎとしてハイレベ
ルの信号を出力し、ゲートシンク用スイッチング素子５
６をオンさせる。論理回路５３にはバイポーラトランジ
スタが用いられており、そのために、論理回路５３の閾
電圧は、通常０．８Ｖ程度の値となっている。

【０００５】入力信号Ｖｉｎとしてハイレベルの値が入
力されると、増幅器５５はゲート電圧Ｖｇとして、パワ
ースイッチング素子５１に固有の閾電圧Ｖｔｈを超える
ハイレベルの値を出力する。その結果、パワースイッチ
ング素子５１はオン状態となる。入力信号Ｖｉｎがハイ
レベルであるときには、ゲート電圧Ｖｇの値には無関係
に、論理回路５３の出力信号Ｖｎはロウレベルとなる。
したがって、ゲートシンク用スイッチング素子５６はオ
フ状態となる。

【０００６】つぎに、入力信号Ｖｉｎがハイレベルから
ロウレベルへと変化すると、それと同時に、論理回路５
３への２つの入力信号の中の一つ（入力信号Ｖｉｎ）が
ロウレベルとなる。また、論理回路５３へのもう一つの
入力信号であるゲート電圧Ｖｇは、入力信号Ｖｉｎの変
化に応答して、閾電圧Ｖｔｈを超えるハイレベルの値か
らロウレベル（ゼロ電圧）の値へ向かって遷移する。

【０００７】図１１は、この遷移の過程を示すタイミン
グチャートである。ゲート電圧Ｖｇが、ゼロ電圧へと向
かって遷移する過程で、論理回路５３の閾電圧に達する
と、論理回路５３の一つの入力である入力信号Ｖｉｎが
すでにロウレベルであるために、論理回路５３の出力信
号Ｖｎがロウレベルからハイレベルへと変化する。その
結果、ゲートシンク用スイッチング素子５６が導通し、
ゲート電圧Ｖｇはゼロ電圧へと引き下げられる。

【０００８】

【発明が解決しようとする課題】ところで、図１０の論
理回路５３の出力信号Ｖｎにロウレベルからハイレベル
へと反転を引き起こすときのゲート電圧Ｖｇの高さ、す
なわちシンク電圧Ｖｓ（図１１）は、論理回路５３の閾
電圧に等しくなっている。そして、このシンク電圧Ｖｓ
の値は、通常において、約０．８Ｖである。一方、パワ
ースイッチング素子５１の閾電圧Ｖｔｈは、３Ｖ〜６Ｖ
程度であるために、遷移期間Ｔｓ（図１１）すなわち入
力信号Ｖｉｎがハイレベルからロウレベルへと転じた後
にゲートシンク用スイッチング素子５６が作動するまで
の期間は、長いものとなる。

【０００９】遷移期間Ｔｓにおいては、パワースイッチ
ング素子５１の状態は不安定である。パワースイッチン
グ素子５１がオンからオフへと遷移するのにともなって
コレクタ電極Ｃの電位が上昇するが、遷移期間Ｔｓでは
それにともなって、コレクタ電極Ｃとゲート電極Ｇとの
間に存在する寄生容量のために、ゲート電圧Ｖｇが上昇
し易い。

【００１０】パワーモジュール２５０は、通常におい
て、高電位側電源線と低電位側電源線との間に、２個が
直列に接続された形態で使用に供される。そして、直列
に接続された２個のパワーモジュール２５０が交互にオ
ン・オフするように駆動される。このとき、一方のパワ
ーモジュール２５０がオフすべきときに、そのゲート電
圧Ｖｇが不用意に上昇してオン状態に逆戻りすると、高
電位側および低電位側電源線の間で短絡が引き起こされ
る。

【００１１】この短絡を防止するために、一方のパワー
モジュール２５０が遷移期間Ｔｓを経過し、ゲートシン
ク用スイッチング素子５６が作動することによって、安
定したオフ状態へと移行するまで、他方のパワーモジュ
ール２５０をオンさせる時期を引き延ばす必要がある。
このように、オン・オフ状態を切り替える際に、双方の
パワーモジュール２５０が動作しない期間、すなわちデ
ッドタイムを必要とする。このデッドタイムは、上述し
た遷移期間Ｔｓに規定されるので、従来のパワーモジュ
ール２５０では、長いデッドタイムを必要としていた。

【００１２】以上のように、従来のゲート駆動装置およ
びそれを組み込んだパワーモジュールでは、一般的に、
オン状態からオフ状態へと遷移する過程、すなわちター
ンオフの過程で、パワースイッチング素子の状態が安定
しない遷移期間が長く、それにともなってデッドタイム
が長いという問題点があった。

【００１３】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、ターンオフの
過程でパワースイッチング素子が不安定な状態にある期
間を短縮し得るゲート駆動装置およびパワーモジュール
を提供することを目的とする。

【００１４】

【課題を解決するための手段】第１の発明の装置は、電
圧駆動型のパワースイッチング素子を駆動するためのゲ
ート駆動装置において、前記パワースイッチング素子の
ゲート電極と主電極とにそれぞれ接続可能な第１および
第２端子と、前記第１および第２端子の間に介挿される
ゲートシンク用スイッチング素子と、前記第１および第
２端子間の電圧の大きさが、前記パワースイッチング素
子の閾電圧に略一致するように定められたシンク電圧を
下回るのに応答して、前記ゲートシンク用スイッチング
素子を導通させるように制御する制御手段と、を備える
ことを特徴とする。

【００１５】第２の発明の装置は、第１の発明のゲート
駆動装置において、外部から供給される入力信号を中継
するための第３端子と、前記第３および第１端子の間に
介挿され、前記第３端子に入力される前記入力信号を増
幅して前記第１端子へと出力する増幅器と、をさらに備
え、前記制御手段が、一方入力が前記第３端子に接続さ
れ、前記ゲートシンク用スイッチング素子を駆動する所
定の閾電圧を有する２入力型の論理回路と、前記第１端
子と前記論理回路の他方入力とに接続され、前記増幅器
の出力を変換して前記他方入力へ入力する変換回路と、
を備え、前記論理回路は、前記一方入力および前記他方
入力の前記第２端子を基準とした電圧の大きさが、いず
れも前記所定の閾電圧以下であるときに限って前記ゲー
トシンク用スイッチング素子が導通するように当該ゲー
トシンク用スイッチング素子を駆動し、前記変換回路
は、前記シンク電圧を前記所定の閾電圧を超える大きさ
に定めており、前記第１および第２端子の間の電圧の大
きさが、前記シンク電圧よりも大きいときには前記所定
の閾電圧よりも大きい電圧を前記論理回路の前記他方入
力へ入力し、前記シンク電圧よりも小さいときには前記
所定の閾電圧よりも小さい電圧を入力することを特徴と
する。

【００１６】第３の発明の装置は、第２の発明のゲート
駆動装置において、前記変換回路は、第１および第２抵
抗素子が直列に接続されて成る分割抵抗素子を備え、当
該分割抵抗素子は、前記第１および第２端子の間に介挿
されており、しかも、前記第１および第２抵抗素子の接
続部が、前記論理回路の前記他方入力へ接続されている
ことを特徴とする。

【００１７】第４の発明の装置は、第２の発明のゲート
駆動装置において、前記変換回路は、前記第１および第
２端子の間の電圧の大きさを前記シンク電圧に相当する
基準電圧と比較して、前者が後者よりも大きいかまたは
否かに応じて、それぞれ前記閾電圧よりも大きいかまた
は小さい電圧を前記論理回路の前記他方入力へ入力する
比較器を備えることを特徴とする。

【００１８】第５の発明の装置は、第２の発明のゲート
駆動装置において、前記変換回路は、ダイオード素子を
備えており、前記ダイオード素子は、前記第１端子と前
記論理回路の前記他方入力との間に介挿されており、し
かも、前記第２端子を基準として前記第１端子の電圧が
前記論理回路の前記他方入力の電圧よりも順方向電圧の
分だけ大きくなる方向に介挿されていることを特徴とす
る。

【００１９】第６の発明の装置は、第２の発明のゲート
駆動装置において、前記変換回路を一つとして含むとと
もに、当該変換回路と同一構成で前記シンク電圧が互い
に異なる複数の単位変換回路をさらに備え、これらの単
位変換回路は、いずれも接続配線を介して前記第１端子
へ接続可能であり、しかも、それらの単位変換回路の中
で、一つだけが選択的に前記変換回路として前記第１端
子へ前記接続配線を介して接続されていることを特徴と
する。

【００２０】第７の発明の装置は、第２の発明のゲート
駆動装置において、前記変換回路は、一端が前記論理回
路の前記他方入力に接続されたダイオード素子を備えて
おり、前記ダイオード素子は、互いに直列に接続された
複数の単位ダイオード素子を備えており、前記ダイオー
ド素子の他端、および前記複数の単位ダイオード素子の
間の接続部、のいずれもが前記第１端子へ接続配線を介
して接続可能であり、しかもそれらの他端および接続部
の中の一つだけが選択的に前記接続配線を介して前記第
１端子へ接続されており、前記複数の単位ダイオード素
子の方向は、前記第２端子を基準として前記第１端子の
電圧が前記論理回路の前記他方入力の電圧よりも順方向
電圧の分だけ大きくなる方向であることを特徴とする。

【００２１】第８の発明の装置は、パワーモジュールに
おいて、第１ないし第７の発明のいずれかのゲート駆動
装置と、当該ゲート駆動装置の前記第１および第２端子
に、前記ゲート電極および前記主電極がそれぞれ接続さ
れた前記電圧駆動型のパワースイッチング素子と、を備
えることを特徴とする。

【００２２】

【発明の実施の形態】

＜実施の形態１＞図１は、実施の形態１のパワーモジュ
ールの構成を示す回路図である。図１に示すように、こ
のパワーモジュール１２１は、主電流をオン（導通）お
よびオフ（遮断）するパワースイッチング素子１、およ
び、この素子１を駆動するゲート駆動装置１０１を備え
ている。パワースイッチング素子１は、ゲート電極Ｇ、
コレクタ電極Ｃ、およびエミッタ電極Ｅを備えるＩＧＢ
Ｔで構成されている。

【００２３】パワーモジュール１２１には、さらに、一
対の主端子２５，２６が備わっている。そして、パワー
スイッチング素子１のコレクタ電極Ｃは、一方の主端子
２５に接続されており、エミッタ電極Ｅは他方の主端子
２６に接続されている。これらの主端子２５，２６に
は、外部の電源および負荷が接続される。その結果、パ
ワースイッチング素子１のオン・オフ動作（スイッチン
グ動作）によって変調制御された主電流が、負荷へと供
給される。

【００２４】装置１０１には端子２２，２３が備わって
いる。これらの中で、端子（第１端子）２２はパワース
イッチング素子１のゲート電極Ｇへ接続され、端子（第
２端子）２３はエミッタ電極Ｅへと接続されている。装
置１０１には、もう一つの端子（第３端子）２１が備わ
っており、この端子２１を通じて、外部から入力信号Ｖ
ｉｎが入力される。

【００２５】装置１０１には、さらに、増幅器５、分割
抵抗素子２、論理回路３、およびゲートシンク用スイッ
チング素子６が備わっている。これらの中で、増幅器５
は、端子２１と端子２２との間に介挿されており、端子
２１を通じて入力された入力信号Ｖｉｎを増幅すること
によって、パワースイッチング素子１をスイッチングさ
せるゲート電圧（ゲート・エミッタ間電圧）Ｖｇを、端
子２２へと出力する。

【００２６】ゲートシンク用スイッチング素子６は、バ
イポーラトランジスタで構成されており、そのコレクタ
電極およびエミッタ電極が、それぞれ端子２２および端
子２３へと接続されている。このゲートシンク用スイッ
チング素子６のベース電極には、２入力型のＮＯＲ回路
として構成される論理回路３の出力が接続されている。

【００２７】分割抵抗素子２は、直列に接続された第１
および第２抵抗素子２ａ，２ｂを有しており、端子２
２，２３の間に介挿されている。そして、第１および第
２抵抗素子２ａ，２ｂの接続部が、論理回路３の２入力
の一方に接続されている。すなわち、論理回路３の２入
力の一方には、ゲート電圧Ｖｇを第１および第２抵抗素
子２ａ，２ｂで分圧して得られた分圧信号が、入力信号
Ｖｍとして入力される。

【００２８】論理回路３の２入力の他方は、端子２１、
すなわち増幅器５の入力に接続されている。すなわち、
論理回路３の２入力には、入力信号Ｖｉｎ，Ｖｍが、そ
れぞれ入力される。

【００２９】図２は、増幅器５の内部構成を示す回路図
である。図２に示すように、増幅器５は、縦続接続され
た２段の単位増幅器を備えている。後段の単位増幅器
は、直列に接続された一対のトランジスタ３２，３３を
有しており、前段の単位増幅器３１の非反転出力および
反転出力は、それぞれトランジスタ３２，３３のベース
電極へと接続されている。また、トランジスタ３２，３
３の接続部には、増幅器５の出力電流を規定するゲート
抵抗３４が接続されている。

【００３０】単位増幅器３１は、入力信号Ｖｉｎの値に
応じて、トランジスタ３２，３３の中の一方がオンする
とともに他方がオフするように、トランジスタ３２，３
３を駆動する。すなわち、入力信号Ｖｉｎがハイレベル
の値であるときには、トランジスタ３２，３３は、それ
ぞれオンおよびオフし、その結果、増幅器５の出力とし
てハイレベルの信号が出力される。逆に、入力信号Ｖｉ
ｎがロウレベルの値であるときには、トランジスタ３
２，３３は、それぞれオフおよびオンし、その結果、増
幅器５の出力としてロウレベルの信号が出力される。

【００３１】図３は、論理回路３の内部構成を示す回路
図である。図３に示すように、論理回路３は、並列に接
続された一対のトランジスタ４１，４２、一端がそれら
のベース電極にそれぞれ接続された抵抗素子４３，４
４、および、一対のトランジスタ４１，４２のコレクタ
電極と外部電源Ｖｃｃとの間に介挿された抵抗素子４５
を備えている。

【００３２】トランジスタ４１，４２のコレクタ電極の
電位が、論理回路３の出力信号Ｖｎとして出力される。
また、論理回路３の２入力信号Ｖｉｎ、Ｖｍは、抵抗素
子４３，４４の他端にそれぞれ入力される。したがっ
て、２入力信号Ｖｉｎ、Ｖｍの双方がロウレベルの値で
あるときに限って、出力信号Ｖｎの値はハイレベルとな
る。すなわち、論理回路３は、２入力型のＮＯＲ回路と
して機能する。

【００３３】また、トランジスタ４１，４２は、バイポ
ーラトランジスタで構成されており、２入力信号Ｖｉ
ｎ、Ｖｍの閾電圧は０．８Ｖ程度となっている。すなわ
ち、２入力信号Ｖｉｎ、Ｖｍが、０．８Ｖよりも高けれ
ば、トランジスタ４１，４２は、それぞれオンし、低け
ればオフする。

【００３４】図１に戻って、パワーモジュール１２１の
動作について説明する。入力信号Ｖｉｎとしてハイレベ
ルの値が入力されると、増幅器５はゲート電圧Ｖｇとし
て、パワースイッチング素子１に固有の閾電圧Ｖｔｈを
超えるハイレベルの値を出力する。その結果、パワース
イッチング素子１はオン状態となる。ＩＧＢＴで構成さ
れるパワースイッチング素子１の閾電圧Ｖｔｈは、好ま
しくは３〜６Ｖ程度に設定される。

【００３５】また、入力信号Ｖｉｎとしてロウレベルの
値が入力されると、増幅器５はゲート電圧Ｖｇとして、
ゼロ電圧を出力する。その結果、パワースイッチング素
子１はオフ状態となる。このように、入力信号Ｖｉｎの
レベルに応じて、パワースイッチング素子１がオン・オ
フする。

【００３６】図４は、パワーモジュール１２１の代表的
な使用形態を示すブロック図である。図４に示すよう
に、パワーモジュール１２１は、通常において、高電位
側電源線と低電位側電源線（接地線）との間に直列に接
続され、それらの接続部に負荷２８の一端が接続され
る。そして、高電位側のパワーモジュール１２１がオン
するときには、低電位側のパワーモジュール１２１は、
オフし、その結果、高電位側電源線から負荷２８へと主
電流Ｉｃが供給される。

【００３７】低電位側のパワーモジュール１２１がオン
するときには、高電位側のパワーモジュール１２１はオ
フし、その結果、負荷２８から低電位側電源線へと主電
流Ｉｃが流れ込む。このように、直列接続された一対の
パワーモジュール１２１が交互にオン・オフするよう
に、各パワーモジュール１２１に入力信号Ｖｉｎが個別
に入力される。また、通常においては、直列接続された
別の一対のパワーモジュール１２１が、さらに準備さ
れ、負荷２８の他端は、この別の一対に、図４と同様に
接続される。

【００３８】図１に戻って、入力信号Ｖｉｎがハイレベ
ルであるときには、ゲート電圧Ｖｇの値には無関係に、
論理回路３の出力信号Ｖｎはロウレベルとなる。したが
って、ゲートシンク用スイッチング素子６はオフ状態と
なる。すなわち、入力信号Ｖｉｎがハイレベルであると
きには、ゲートシンク用スイッチング素子６は、パワー
スイッチング素子１の動作に干渉しない。

【００３９】つぎに、入力信号Ｖｉｎがハイレベルから
ロウレベルへと変化すると、それと同時に、論理回路３
への２つの入力信号の一つ（入力信号Ｖｉｎ）がロウレ
ベルとなる。また、増幅器５の出力信号であるゲート電
圧Ｖｇは、入力信号Ｖｉｎの変化に応答して、ハイレベ
ルの値からロウレベル（ゼロ電圧）の値へ向かって遷移
する。

【００４０】分割抵抗素子２を構成する第１および第２
抵抗素子２ａ，２ｂの抵抗値の比率は、論理回路３の２
入力の各々の閾電圧Ｖｂｔ、パワースイッチング素子１
の閾電圧Ｖｔｈに対して、Ｖｂｔ≒Ｖｔｈ×Ｒｂ／（Ｒ
ａ＋Ｒｂ）・・・（数式１）、となるように設定されてい
る。ここで、抵抗値Ｒａ、Ｒｂは、それぞれ第１および
第２抵抗素子２ａ，２ｂの抵抗値である。言い替える
と、抵抗比Ｒａ／Ｒｂは、Ｒａ／Ｒｂ≒（Ｖｔｈ／Ｖｂ
ｔ）−１・・・（数式２）、となるように設定される。

【００４１】すなわち、ゲート電圧Ｖｇが閾電圧Ｖｔｈ
に一致するときに、入力信号Ｖｍが閾電圧Ｖｂｔに略一
致するように、抵抗比Ｒａ／Ｒｂが設定される。上述し
たように、論理回路３の閾電圧Ｖｂｔは、０．８Ｖ程度
であるので、閾電圧Ｖｔｈが、上述した３Ｖ〜６Ｖの範
囲のいずれかの値であれば、それに応じて抵抗比Ｒａ／
Ｒｂは、約２．５〜６．５程度の範囲の中のいずれかの
値に設定される。

【００４２】図５は、入力信号Ｖｉｎがハイレベルから
ロウレベルへと変化するのにともなうゲート電圧Ｖｇお
よび出力信号Ｖｎの変化を示すタイミングチャートであ
る。ゲート電圧Ｖｇが、閾電圧Ｖｔｈを超えるハイレベ
ルの値からロウレベルの値すなわちゼロ電圧へと向かっ
て遷移する過程で、シンク電圧と称するある大きさの電
圧Ｖｓに達すると、論理回路３に入力される入力信号Ｖ
ｍが閾電圧Ｖｂｔに達する。

【００４３】論理回路３のもう一つの入力である入力信
号Ｖｉｎは、すでにロウレベルであるために、入力信号
Ｖｍが低下する過程で閾電圧Ｖｂｔを跨ぐと同時に、論
理回路３の出力信号Ｖｎがロウレベルからハイレベルへ
と変化する。その結果、ゲートシンク用スイッチング素
子６が導通し、ゲート電圧Ｖｇはゼロ電圧へと引き下げ
られる。すなわち、パワースイッチング素子１のゲート
電極Ｇとエミッタ電極Ｅとがゲートシンク用スイッチン
グ素子６によって短絡されるので、パワースイッチング
素子１は安定した遮断状態となる。

【００４４】シンク電圧Ｖｓは、入力信号Ｖｍが閾電圧
Ｖｂｔに一致するときのゲート電圧Ｖｇの値に相当す
る。したがって、抵抗比Ｒａ／Ｒｂが、数式１または数
式２で与えられているときには、シンク電圧Ｖｓはパワ
ースイッチング素子１の閾電圧Ｖｔｈに略一致する。す
なわち、このパワーモジュール１２１では、ゲート電圧
Ｖｇが減少する過程で、閾電圧Ｖｔｈに略相当する電圧
値と交差するときに、ゲートシンク用スイッチング素子
６が動作し、パワースイッチング素子１が安定的に遮断
される。したがって、入力信号Ｖｉｎがハイレベルから
ロウレベルへと変化した後に、パワースイッチング素子
１が安定的に遮断するまでの期間、すなわち遷移期間Ｔ
ｓが、従来のモジュール２５０（図１０）に比べて短縮
されている。

【００４５】図４に示した使用形態では、遷移期間Ｔｓ
は、一方のパワーモジュールをオフさせた後に他方をオ
ンさせ得るまでの待ち時間、すなわちデッドタイムを規
定する。したがって、パワーモジュール１２１では、遷
移期間Ｔｓが短縮されるために、図４の使用形態におけ
るデッドタイムも短縮される。

【００４６】なお、ゲート駆動装置１０１は、その全体
をワンチップ（単一の半導体チップ）で構成することが
可能である。また、ゲート駆動装置１０１の中で、分割
抵抗素子２を除く部分をワンチップ化し、分割抵抗素子
２を、個別素子で構成してもよい。このように構成する
ことで、ゲート駆動装置１０１あるいはパワーモジュー
ル１２１の製造工程の中で、分割抵抗素子２の抵抗比率
を、パワースイッチング素子１の閾電圧Ｖｔｈに適合す
るように容易に選択できるという利点が得られる。

【００４７】＜実施の形態２＞図６は、実施の形態２の
パワーモジュールの構成を示す回路図である。なお、以
下の図において、図１に示した実施の形態１の装置と同
一部分または相当部分（同一の機能をもつ部分）につい
ては、同一符号を付してその詳細な説明を略する。図６
に示すように、このパワーモジュール１２２は、パワー
スイッチング素子１と、これを駆動するゲート駆動装置
１０２とを備えている。そして、装置１０２は、図１の
分割抵抗素子２の代わりに、比較器４を備える点が、装
置１０１とは特徴的に異なっている。

【００４８】比較器４は、ゲート電圧Ｖｇと基準電圧Ｖ
ｒｅｆとを比較して、前者が後者よりも高ければハイレ
ベルの信号を、論理回路３への入力信号Ｖｍとして出力
し、低ければロウレベルの信号を出力する。したがっ
て、この装置１０１では、基準電圧Ｖｒｅｆがシンク電
圧Ｖｓを規定する。

【００４９】基準電圧Ｖｒｅｆの大きさは、パワースイ
ッチング素子１の閾電圧Ｖｔｈに略一致する値に設定さ
れる。例えば、パワースイッチング素子１の閾電圧Ｖｔ
ｈが、３Ｖ〜６Ｖの範囲のいずれかの値であれば、それ
に応じて基準電圧Ｖｒｅｆは、約３Ｖ〜６Ｖ程度の範囲
の中のいずれかの値に設定される。

【００５０】したがって、パワースイッチング素子１が
導通から遮断へと遷移する過程で、図１の装置１０１と
同様に、ゲート電圧Ｖｇがおおよそ閾電圧Ｖｔｈを跨ぐ
時期に、ゲートシンク用スイッチング素子６が導通し、
パワースイッチング素子１が安定的な遮断状態へと移行
する。すなわち、この過程を示すタイミングチャートは
図５と同様となり、しかも、シンク電圧Ｖｓは、実施の
形態１と同様に、略閾電圧Ｖｔｈに一致する。

【００５１】このように、この実施の形態のパワーモジ
ュール１２２においても、遷移期間Ｔｓは、従来のパワ
ーモジュール２５０（図１０）に比べて短縮され、デッ
ドタイムも同様に短縮される。

【００５２】＜実施の形態３＞図７は、実施の形態３の
パワーモジュールの構成を示す回路図である。図７に示
すように、このパワーモジュール１２３は、パワースイ
ッチング素子１と、これを駆動するゲート駆動装置１０
３とを備えている。そして、装置１０３は、図１の分割
抵抗素子２の代わりに、ダイオード素子７を備える点
が、装置１０１とは特徴的に異なっている。

【００５３】すなわち、端子２２と論理回路３の一方入
力とが、ダイオード素子７を介して接続されている。し
かも、ダイオード素子７は、順方向電流が端子２２から
論理回路３へと向かう方向に接続されている。すなわ
ち、アノード電極が端子２２へ接続され、カソード電極
が論理回路３の入力へと接続されている。また、ダイオ
ード素子７は、単一の単位ダイオード素子で構成されて
いてもよく、図７に例示するように複数の単位ダイオー
ド素子の直列回路で構成されていてもよい。

【００５４】端子２２と論理回路３の一方入力との間に
ダイオード素子７が介挿されているために、この一方入
力へは、ゲート電圧Ｖｇよりもダイオード素子７の順方
向電圧に相当する分だけ低い電圧信号が入力信号Ｖｍと
して入力される。しかも、ダイオード素子７の順方向電
圧は、パワースイッチング素子１の閾電圧Ｖｔｈと論理
回路３の閾電圧Ｖｂｔとの差に略一致するように設定さ
れている。ダイオード素子７の順方向電圧は、ダイオー
ド素子７を構成する単位ダイオード素子の個数を調整す
ることによって、容易に設定可能である。

【００５５】したがって、パワースイッチング素子１が
導通から遮断へと遷移する過程で、図１の装置１０１と
同様に、ゲート電圧Ｖｇがおおよそ閾電圧Ｖｔｈを跨ぐ
時期に、ゲートシンク用スイッチング素子６が導通し、
パワースイッチング素子１が安定的な遮断状態へと移行
する。すなわち、この過程を示すタイミングチャートは
図５と同様となり、しかも、シンク電圧Ｖｓは、実施の
形態１と同様に、略閾電圧Ｖｔｈに一致する。

【００５６】このように、この実施の形態のパワーモジ
ュール１２３においても、遷移期間Ｔｓは、従来のパワ
ーモジュール２５０に比べて短縮され、デッドタイムも
同様に短縮される。

【００５７】なお、ダイオード素子７の代わりに、ツェ
ナーダイオードをダイオード素子７とは逆方向に介挿す
ることによって、ゲート電圧Ｖｇと入力信号Ｖｍとの間
の電位差を、ダイオード素子７の順方向電圧の代わりに
ツェナー電圧で生成するようにしてもよい。さらに、バ
リスタその他の、一定電圧を生成する素子一般を利用す
ることも可能である。

【００５８】なお、ゲート駆動装置１０３は、その全体
をワンチップで構成することが可能である。また、ゲー
ト駆動装置１０３の中で、ダイオード素子７を除く部分
をワンチップ化し、ダイオード素子７を個別素子で構成
してもよい。このように構成することで、ゲート駆動装
置１０３あるいはパワーモジュール１２３の製造工程の
中で、ダイオード素子７の順方向電圧を、パワースイッ
チング素子１の閾電圧Ｖｔｈの大きさに応じて、適切に
選択することが容易に行い得るという利点が得られる。

【００５９】＜実施の形態４＞図８は、実施の形態４の
パワーモジュールの構成を示す回路図である。図８に示
すように、このパワーモジュール１２４は、パワースイ
ッチング素子１と、これを駆動するゲート駆動装置１０
４とを備えている。そして、装置１０４は、一端が端子
２３に共通に接続された複数の分割抵抗素子１２，１
３，１４を備える点が、図１の装置１０１とは特徴的に
異なっている。

【００６０】分割抵抗素子１２，１３，１４の各々は、
分割抵抗素子２と同様に、直列接続された２つの単位抵
抗素子を備えている。そして、分割抵抗素子１２，１
３，１４の各々を構成する２つの単位抵抗素子の接続部
は、論理回路３の一方入力に共通に接続されている。そ
して、分割抵抗素子１２，１３，１４の中で一つだけが
選ばれて、その他端が接続配線１１を通じて、増幅器５
と端子２２とを接続する接続配線１５へと接続されてい
る。分割抵抗素子１２，１３，１４の中で、選択されな
い残余の他端は開放されたままとなっている。

【００６１】各分割抵抗素子１２，１３，１４が備える
２つの単位抵抗素子の抵抗比は、互いに異なるように設
定されている。すなわち、分割抵抗素子１２，１３，１
４は、互いに異なる複数の入力信号Ｖｍを生成可能なよ
うに準備されている。そうしてゲート駆動装置１０４ま
たはパワーモジュール１２４の製造工程の中で、パワー
スイッチング素子１の閾電圧Ｖｔｈの大きさに応じて、
複数の分割抵抗素子１２，１３，１４の中から、１つが
選択され、接続配線１１を用いて接続される。

【００６２】このように、装置１０４あるいはパワーモ
ジュール１２４では、あらかじめ準備された複数の分割
抵抗素子１２，１３，１４の中の一つを接続配線１１で
選択的に接続することによって、複数通りのシンク電圧
Ｖｓの中から一つを任意に選択することが可能である。
すなわち、一種類の装置１０４を準備するだけで、閾電
圧Ｖｔｈの異なるパワースイッチング素子１を有する多
様なパワーモジュール１２４を組み立てることが可能で
ある。このことから、装置１０４およびパワーモジュー
ル１２４は、多品種少量生産に適しているといえる。

【００６３】なお、ゲート駆動装置１０４は、その全体
をワンチップで構成することが可能である。このときに
は、接続配線１５の一部と分割抵抗素子１２，１３，１
４の他端に各々パッドを形成しておき、さらに接続配線
１１としてボンディングワイヤを用い、ワイヤボンディ
ングによって接続配線１１の接続を行うとよい。このよ
うに周知のウェハプロセスの技法を用いることが可能で
ある。

【００６４】あるいは、装置１０４の中で、分割抵抗素
子１２，１３，１４を除く部分をワンチップ化し、分割
抵抗素子１２，１３，１４を、個別素子で構成してもよ
い。このときには、接続配線１１として通常のジャンパ
線を用いることが可能である。

【００６５】また、図８では、３個の分割抵抗素子１
２，１３，１４を備える例を示したが、一般に複数の分
割抵抗素子を備えるように構成可能である。分割抵抗素
子の個数が多いほど、多数種類の閾電圧Ｖｔｈに対応し
得ることはいうまでもない。

【００６６】＜実施の形態５＞図９は、実施の形態５の
パワーモジュールの構成を示す回路図である。図９に示
すように、このパワーモジュール１２５は、パワースイ
ッチング素子１と、これを駆動するゲート駆動装置１０
５とを備えている。そして、装置１０５は、装置１０３
と同様にダイオード素子７を備えている。

【００６７】この装置１０５では、ダイオード素子７
は、直列に接続された複数の単位ダイオード素子を有し
ており、しかも、ダイオード素子７の論理回路３に接続
される一端とは反対側だけでなく各単位ダイオード素子
の接続部にも、接続配線１１による接続が可能なパッド
が設けられている。そして、接続配線１５に設けられた
別のパッドと、ダイオード素子７に設けられた複数のパ
ッド中の一つとが、接続配線１１によって選択的に接続
されている。

【００６８】すなわち、装置１０５の製造工程の中で、
接続配線１５に設けられたパッドと、ダイオード素子７
に設けられた複数のパッドの中の一つを、接続配線１１
を用いて選択的に接続することによって、論理回路３へ
の一方へ入力される入力信号Ｖｍとゲート電圧Ｖｇとの
間の差の大きさを、任意に選択することが可能である。
言い替えると、複数通りのシンク電圧Ｖｓを、任意に選
択することが可能である。

【００６９】したがって、装置１０４と同様に、一種類
の装置１０５を準備するだけで、閾電圧Ｖｔｈの異なる
パワースイッチング素子１を有する多様なパワーモジュ
ール１２５を組み立てることが可能である。

【００７０】なお、装置１０５は、その全体をワンチッ
プ化し、接続配線１１としてボンディングワイヤを用い
てもよく、あるいは、装置１０５の中で、ダイオード素
子７を除く部分をワンチップ化し、ダイオード素子７を
個別素子で構成してもよい。後者の場合には、接続配線
１１として通常のジャンパ線を使用することが可能であ
る。

【００７１】また、ダイオード素子７を構成する複数の
単位ダイオード素子の接続部に、接続配線１１の接続が
可能なパッドを形成する代わりに、順方向電圧の異なる
複数のダイオード素子７の一端を論理回路３の一方入力
に共通に接続するようにゲート駆動装置を構成すること
も可能である。このときには、複数のダイオード素子７
の中から一つが選択され、その他端と接続配線１５とが
接続配線１１で接続される。

【００７２】ただし、１本のダイオード素子７の中に複
数のパッドが設けられた装置１０５の形態では、ダイオ
ード素子７の個数が少なくて済み、しかも、それにとも
なって装置１０５のチップ面積を小さくし得るという利
点がある。

【００７３】＜変形例＞ (1)以上の各実施の形態では、論理回路３に備わるトラ
ンジスタ４１，４２（図３）がバイポーラトランジスタ
で構成され、その閾電圧Ｖｂｔが、略０．８Ｖである例
を示した。しかしながら、この発明は、パワースイッチ
ング素子１の閾電圧Ｖｔｈと論理回路３の閾電圧Ｖｂｔ
との間で、後者が前者よりも低い関係にあるパワーモジ
ュール一般に適用可能である。例えば、トランジスタ４
１，４２として、パワースイッチング素子１の閾電圧Ｖ
ｔｈよりも閾電圧Ｖｂの低いＦＥＴが用いられてもよ
い。

【００７４】(2)ゲートシンク用スイッチング素子６に
ついても、バイポーラトランジスタに限らず、スイッチ
ング動作を行う素子一般が利用可能であり、例えばＦＥ
Ｔを使用することが可能である。ただし、ゲート駆動装
置の製造工程を容易にする上では、ゲートシンク用スイ
ッチング素子６と論理回路３が備えるトランジスタ４
１，４２とは、互いに同一種類であることが望ましい。
すなわち、ゲートシンク用スイッチング素子６がＦＥＴ
であれば、トランジスタ４１，４２もＦＥＴであること
が望ましく、ゲートシンク用スイッチング素子６がバイ
ポーラトランジスタであれば、トランジスタ４１，４２
もバイポーラトランジスタであることが、製造工程上望
ましい。

【００７５】(3)上記の各実施の形態では、パワースイ
ッチング素子１として、ｎチャネル型のＩＧＢＴを例と
して説明したが、この発明はｐチャネル型のＩＧＢＴに
対しても、同様に実施可能である。パワースイッチング
素子１がｐチャネル型のＩＧＢＴであるときには、ゲー
ト駆動装置１０１〜１０５の基準電位となる端子２３の
電位は、接地電位ではなく高電源側電位となり、ゲート
シンク用スイッチング素子６として、例えばｐｎｐ型の
バイポーラトランジスタが用いられる。また、例えば装
置１０３、１０５では、ダイオード素子７の方向が、図
７、図９とは逆となる。

【００７６】(4)また、パワースイッチング素子１に関
して、上記各実施の形態１〜５に例示したＩＧＢＴに限
らず、電圧駆動型のパワースイッチング素子一般が使用
可能である。例えば、パワースイッチング素子１として
ＦＥＴを用いてもよい。

【００７７】(5)上記各実施の形態で例示した、分割抵
抗素子２、比較器４、ダイオード素子７、および分割抵
抗素子１２，１３，１４は、いずれも端子２３の電位を
基準としたゲート電圧Ｖｇを入力信号Ｖｍへと変換する
一種の変換回路の具体例となっている。この変換回路
は、各実施の形態で例示した形態だけでなく、一般に、
シンク電圧Ｖｓの大きさ（絶対値）が閾電圧Ｖｂｔの大
きさ（絶対値）よりも大きく設定されておれば、同様の
効果を奏する。

【００７８】ただし、装置１０１〜１０５に例示した構
成は、変換回路の構成が簡単で製造が容易であり、しか
も、変換回路をも含めてワンチップ化したときにチップ
面積を小さくし得るという利点がある。特に、分割抵抗
素子２を用いた装置１０１，１０４、および、ダイオー
ド素子７を用いた装置１０３，１０５では、その効果が
顕著である。

【００７９】(6)実施の形態４の装置１０４に対応し
て、シンク電圧Ｖｓが互いに異なる複数の変換回路（単
位変換回路）が設けられ、それらの中の一つのみが接続
配線１１を介して選択的に端子２２へと接続されたゲー
ト駆動装置は、装置１０４と同様の効果を奏する。例え
ば、基準電圧Ｖｒｅｆの異なる複数の比較器４（図６）
が設けられ、その中の一つのみが端子２２へと選択的に
接続されていてもよい。図８に示した装置１０４では、
３個の単位変換回路が設けられており、論理回路３の一
方入力と端子２３との間に介挿され互いに並列に接続さ
れた３本の抵抗素子は、これらの３つの単位変換回路の
間で共有されている。

【００８０】

【発明の効果】第１の発明の装置は、第１および第２端
子へパワースイッチング素子のゲート電極および主電極
をそれぞれ接続した形態で使用に供される。そして、パ
ワースイッチング素子をターンオフさせるときには、第
１および第２端子の間の電圧は、パワースイッチング素
子の閾電圧を超える大きさからゼロ電圧へと向かって変
化する。この遷移の過程で第１および第２端子の間の電
圧が、シンク電圧を跨いで下回ると、ゲートシンク用ス
イッチング素子が導通し、パワースイッチング素子は安
定的な遮断状態へと移行する。このシンク電圧は、パワ
ースイッチング素子の閾電圧に略一致するように定めら
れているので、パワースイッチング素子のターンオフの
際の動作は、従来装置に比べて早期に安定する。

【００８１】第２の発明の装置では、外部から第３端子
へと入力される入力信号が、パワースイッチング素子を
ターンオフさせるべく変化すると、その後、第２端子を
基準とした増幅器の出力電圧の大きさが、パワースイッ
チング素子の閾電圧を超える大きさからゼロ電圧へと減
衰してゆく。この過程で、出力電圧の大きさがシンク電
圧を超えて下回ると、変換回路の働きによって、論理回
路の一方入力に閾電圧よりも低い電圧が入力される。そ
の結果、論理回路はゲートシンク用スイッチング素子を
導通するように駆動する。

【００８２】すなわち、出力電圧が論理回路の閾電圧よ
りも大きいシンク電圧を跨いで下回った時点で、ゲート
シンク用スイッチング素子が導通し、パワースイッチン
グ素子は安定的な遮断状態へと移行する。このため、論
理回路の閾電圧よりも閾電圧の高いパワースイッチング
素子のターンオフの際の動作を早期に安定させることが
できる。

【００８３】第３の発明の装置では、簡単な素子である
抵抗素子によって変換回路が構成されるので、製造が容
易でありコストが低廉であるとともに、装置をワンチッ
プで構成する際にチップ面積を小さくすることができ
る。

【００８４】第４の発明の装置では、比較器で変換回路
が構成されるので、構成が比較的簡単であり、製造も比
較的容易である。

【００８５】第５の発明の装置では、簡単な素子である
ダイオード素子によって変換回路が構成されるので、製
造が容易でありコストが低廉であるとともに、装置をワ
ンチップで構成する際にチップ面積を小さくすることが
できる。

【００８６】第６の発明の装置では、シンク電圧が互い
に異なる複数個の単位変換回路が備わっており、しか
も、いずれも第１端子との接続が可能となっている。こ
のため、接続すべきパワースイッチング素子の閾電圧に
応じて、任意に複数個の単位変換回路の中の一つを選択
することが可能である。すなわち、単一の構成で多種類
の閾電圧を有するパワースイッチング素子に適応させる
ことが可能である。

【００８７】第７の発明の装置では、互いに直列に接続
された複数の単位ダイオード素子が備わっており、しか
も、その端部と接続部とがいずれも第１端子と接続可能
となっている。このため、接続すべきパワースイッチン
グ素子の閾電圧に応じて、複数種類の順方向電圧の中の
一つを選択することが可能である。すなわち、単一の構
成で多種類の閾電圧を有するパワースイッチング素子に
適応させることが可能である。

【００８８】第８の発明の装置では、ゲート駆動装置の
シンク電圧が、パワースイッチング素子の閾電圧に略一
致するように定められているので、パワースイッチング
素子のターンオフ時の不安定な期間がもっとも効果的に
短縮されたパワーモジュールが実現する。

【図面の簡単な説明】

【図１】 実施の形態１の装置の回路図である。

【図２】 図１の増幅器の回路図である。

【図３】 図１の論理回路の回路図である。

【図４】 図１の装置の使用形態を示すブロック図であ
る。

【図５】 図１の装置のタイミングチャートである。

【図６】 実施の形態２の装置の回路図である。

【図７】 実施の形態３の装置の回路図である。

【図８】 実施の形態４の装置の回路図である。

【図９】 実施の形態５の装置の回路図である。

【図１０】 従来の装置の回路図である。

【図１１】 図１０の従来装置のタイミングチャートで
ある。

【符号の説明】

１ パワースイッチング素子、２ 分割抵抗素子、２ａ
第１抵抗素子、２ｂ第２抵抗素子、３ 論理回路、４
比較器、５ 増幅器、６ ゲートシンク用スイッチン
グ素子、７ ダイオード素子、１１ 接続配線、１２，
１３，１４分割抵抗素子、２２，２３，２１ 端子（第
１，第２，第３端子）。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 電圧駆動型のパワースイッチング素子を
   駆動するためのゲート駆動装置において、 前記パワースイッチング素子のゲート電極と主電極とに
   それぞれ接続可能な第１および第２端子と、 前記第１および第２端子の間に介挿されるゲートシンク
   用スイッチング素子と、 前記第１および第２端子間の電圧の大きさが、前記パワ
   ースイッチング素子の閾電圧に略一致するように定めら
   れたシンク電圧を下回るのに応答して、前記ゲートシン
   ク用スイッチング素子を導通させるように制御する制御
   手段と、 を備えることを特徴とするゲート駆動装置。
2. 【請求項２】 請求項１に記載のゲート駆動装置におい
   て、 外部から供給される入力信号を中継するための第３端子
   と、 前記第３および第１端子の間に介挿され、前記第３端子
   に入力される前記入力信号を増幅して前記第１端子へと
   出力する増幅器と、をさらに備え、 前記制御手段が、 一方入力が前記第３端子に接続され、前記ゲートシンク
   用スイッチング素子を駆動する所定の閾電圧を有する２
   入力型の論理回路と、 前記第１端子と前記論理回路の他方入力とに接続され、
   前記増幅器の出力を変換して前記他方入力へ入力する変
   換回路と、を備え、 前記論理回路は、前記一方入力および前記他方入力の前
   記第２端子を基準とした電圧の大きさが、いずれも前記
   所定の閾電圧以下であるときに限って前記ゲートシンク
   用スイッチング素子が導通するように当該ゲートシンク
   用スイッチング素子を駆動し、 前記変換回路は、前記シンク電圧を前記所定の閾電圧を
   超える大きさに定めており、前記第１および第２端子の
   間の電圧の大きさが、前記シンク電圧よりも大きいとき
   には前記所定の閾電圧よりも大きい電圧を前記論理回路
   の前記他方入力へ入力し、前記シンク電圧よりも小さい
   ときには前記所定の閾電圧よりも小さい電圧を入力する
   ことを特徴とするゲート駆動装置。
3. 【請求項３】 請求項２に記載のゲート駆動装置におい
   て、 前記変換回路は、第１および第２抵抗素子が直列に接続
   されて成る分割抵抗素子を備え、 当該分割抵抗素子は、前記第１および第２端子の間に介
   挿されており、しかも、前記第１および第２抵抗素子の
   接続部が、前記論理回路の前記他方入力へ接続されてい
   ることを特徴とするゲート駆動装置。
4. 【請求項４】 請求項２に記載のゲート駆動装置におい
   て、 前記変換回路は、前記第１および第２端子の間の電圧の
   大きさを前記シンク電圧に相当する基準電圧と比較し
   て、前者が後者よりも大きいかまたは否かに応じて、そ
   れぞれ前記閾電圧よりも大きいかまたは小さい電圧を前
   記論理回路の前記他方入力へ入力する比較器を備えるこ
   とを特徴とするゲート駆動装置。
5. 【請求項５】 請求項２に記載のゲート駆動装置におい
   て、 前記変換回路は、ダイオード素子を備えており、 前記ダイオード素子は、前記第１端子と前記論理回路の
   前記他方入力との間に介挿されており、しかも、前記第
   ２端子を基準として前記第１端子の電圧が前記論理回路
   の前記他方入力の電圧よりも順方向電圧の分だけ大きく
   なる方向に介挿されていることを特徴とするゲート駆動
   装置。
6. 【請求項６】 請求項２に記載のゲート駆動装置におい
   て、 前記変換回路を一つとして含むとともに、当該変換回路
   と同一構成で前記シンク電圧が互いに異なる複数の単位
   変換回路をさらに備え、 これらの単位変換回路は、いずれも接続配線を介して前
   記第１端子へ接続可能であり、しかも、それらの単位変
   換回路の中で、一つだけが選択的に前記変換回路として
   前記第１端子へ前記接続配線を介して接続されているこ
   とを特徴とするゲート駆動装置。
7. 【請求項７】 請求項２に記載のゲート駆動装置におい
   て、 前記変換回路は、一端が前記論理回路の前記他方入力に
   接続されたダイオード素子を備えており、 前記ダイオード素子は、互いに直列に接続された複数の
   単位ダイオード素子を備えており、 前記ダイオード素子の他端、および前記複数の単位ダイ
   オード素子の間の接続部、のいずれもが前記第１端子へ
   接続配線を介して接続可能であり、しかもそれらの他端
   および接続部の中の一つだけが選択的に前記接続配線を
   介して前記第１端子へ接続されており、 前記複数の単位ダイオード素子の方向は、前記第２端子
   を基準として前記第１端子の電圧が前記論理回路の前記
   他方入力の電圧よりも順方向電圧の分だけ大きくなる方
   向であることを特徴とするゲート駆動装置。
8. 【請求項８】 請求項１ないし請求項７のいずれかに記
   載のゲート駆動装置と、 当該ゲート駆動装置の前記第１および第２端子に、前記
   ゲート電極および前記主電極がそれぞれ接続された前記
   電圧駆動型のパワースイッチング素子と、 を備えることを特徴とするパワーモジュール。