CN106992206B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106992206B
CN106992206B CN201610862453.4A CN201610862453A CN106992206B CN 106992206 B CN106992206 B CN 106992206B CN 201610862453 A CN201610862453 A CN 201610862453A CN 106992206 B CN106992206 B CN 106992206B
Authority
CN
China
Prior art keywords
diffusion
epitaxial layer
contact
substrate
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610862453.4A
Other languages
English (en)
Other versions
CN106992206A (zh
Inventor
森克·哈贝尼希特
斯特芬·霍兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anshi Co ltd
Original Assignee
Anshi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anshi Co ltd filed Critical Anshi Co ltd
Publication of CN106992206A publication Critical patent/CN106992206A/zh
Application granted granted Critical
Publication of CN106992206B publication Critical patent/CN106992206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置(300)，该半导体装置(300)包括：掺杂的半导体衬底(302)；安置在该衬底的顶部上的外延层(304)，该外延层具有浓度比该衬底低的掺杂物；安置在该外延层的顶部上的切换区；以及安置在该外延层的顶部上的接触扩散(350)，该接触扩散(350)具有浓度比该外延层高的掺杂物；其中该外延层在该接触扩散与该衬底之间形成阻挡层。

Description

半导体装置
技术领域
本发明涉及半导体装置和制造该半导体装置的方法。具体地说，本发明中的例子与晶体管相关，尤其是当制造成芯片级封装装置时。
背景技术
由于芯片级封装装置在有限空间应用(例如，便携式电子装置、可穿戴电子装置或手持型装置)中的优良特性，因此该芯片级封装装置变得愈发重要。CSP装置制造的技术难题之一是印刷电路板与外界之间的输入/输出(input/output，IO)的互连技术。具体来书，对于双极结晶体管(Bipolar Junction Transistor，BJT)或金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，集电极/漏极前接触特别受关注。在一些架构中，特别是垂直架构中，集电极/漏极接触通过高度掺杂的半导体衬底而位于装置底部。对于常规的有引线装置来说，镀锡引线上的锡焊是最重要的互连技术。对于CSP装置来说，在焊接垫上具有可焊接的顶部金属可以是有利的，该焊接垫能够通过例如锡焊的常规焊接技术互连到印刷电路板。
一些装置的制造过程通过深扩散、对衬底接触腐蚀或沟槽蚀刻技术使用专门的集电极/漏极接触处理步骤。这些技术可以优化装置的接触电阻。在最先进的有成本效益的半导体处理流中可能难以整合所有这些技术，尤其当涉及到有源晶片背侧时。这会导致制造垂直离散半导体装置的技术问题。此外，另外的处理步骤的成本可能难以补偿最先进的双极结晶体管和MOSFET生产流程。
发明内容
根据本发明的第一方面，提供一种半导体装置，该半导体装置包括：掺杂的半导体衬底；安置在衬底顶部上的外延层，该外延层具有浓度比衬底低的掺杂物；安置在外延层顶部上的切换区；以及安置在外延层顶部上的接触扩散，该接触扩散具有浓度比外延层高的掺杂物；其中外延层在接触扩散与衬底之间形成阻挡层。
接触扩散可以有利地提供半导体装置的背侧(包括衬底)与半导体装置的前侧(安置在与半导体装置背侧相对的表面上)之间的电耦合。接触扩散可以由此使端能够连接到装置的前侧，该前侧通过外延层连接到装置的背侧。在半导体装置的前侧上具有与安置在半导体装置的切换区上的端相同的接触扩散端可以有利地使半导体装置能够被配置成高度紧密的芯片级封装装置，而不需要提供直接物理耦合到半导体装置的背侧的端。
在一个或多个实施例中，接触扩散可以在平行于衬底表面的平面中在切换区周围扩展。
在一个或多个实施例中，半导体装置可以另外包括接触端，其中接触扩散可以从该接触端朝向衬底扩展，并可以通过外延层与衬底间隔开。
在一个或多个实施例中，由外延层提供的接触扩散与衬底之间的阻挡层可以为至少2μm厚或至少3μm厚。
在一个或多个实施例中，由外延层提供的接触扩散与衬底之间的阻挡层可以至少是外延层全厚度的20％。
在一个或多个实施例中，切换区可包括多个臂，并且接触扩散可以包括在切换区的多个臂之间交错排列的多个臂。
在一个或多个实施例中，金属接触扩散端可以安置在接触扩散的顶部上，并且可以在切换区的臂之间交错排列。
在一个或多个实施例中，切换区可以包括：与外延层接触的基极扩散；以及安置在基极扩散的顶部上的发射极扩散，该基极扩散被配置成在发射极扩散与外延层之间形成阻挡层。
在一个或多个实施例中，半导体装置可以包括双极结晶体管。
在一个或多个实施例中，发射极扩散可以包括至少一个环路部分，该环路部分安置在基极扩散的顶部上，并在基极扩散的内部部分的周围扩展。
在一个或多个实施例中，切换区的每个臂可以包括安置在基极扩散臂顶部上的发射极扩散臂。
在一个或多个实施例中，沿着发射极扩散的至少一个臂的长度的至少一部分，金属发射极接触可以电连接到发射极扩散。
在一个或多个实施例中，沿着基极扩散的至少一个臂的长度的至少一部分，金属基极接触可以电连接到基极扩散。
在一个或多个实施例中，切换区可以包括：在外延层顶部上形成的主体扩散；在主体扩散顶部上形成的源极扩散；以及在源极扩散与主体扩散之间安置在切换区的顶部上的栅极；其中衬底可以包括半导体装置的漏极。
在一个或多个实施例中，半导体装置可以包括金属氧化物半导体场效应晶体管，并且接触扩散可以被配置成电耦合到金属氧化物半导体场效应晶体管的漏极端。
在一个或多个实施例中，半导体装置可以包括平面MOSFET。
在一个或多个实施例中，半导体装置可以包括垂直沟槽MOSFET。
在一个或多个实施例中，半导体装置可以包括：栅极；源极扩散，该源极扩散被配置成在栅极周围形成环路；以及主体扩散，该主体扩散被配置成在源极扩散与栅极周围形成环路。
在一个或多个实施例中，半导体装置可以包括：多个栅极部分；源极扩散，该源极扩散被配置成在多个栅极部分周围形成多个环路；以及主体扩散，该主体扩散被配置成在源极扩散和多个栅极部分周围形成多个环路。
在一个或多个实施例中，芯片级封装装置可以包括半导体装置。
根据本发明的另外的方面，提供一种提供半导体装置的方法，该方法包括：提供掺杂的半导体衬底；将外延层安置在衬底的顶部上，该外延层具有浓度比衬底低的掺杂物；将切换区安置在外延层的顶部上；以及将接触扩散安置在外延层的顶部上，该接触扩散具有浓度比外延层高的掺杂物；其中外延层在接触扩散与衬底之间形成阻挡层。
在一个或多个实施例中，切换区和接触扩散可以作为单个处理步骤的一部分提供。
虽然本发明容许各种修改和替代形式，但其细节已经借助于例子在图式中示出且将详细地描述。然而，应理解，也可能存在除所描述的特定实施例以外的其它实施例。也涵盖落入所附权利要求书的精神和范围内的所有修改、等效物和替代实施例。
以上论述并不意图表示当前或将来权利要求集的范围内的每一示例实施例或每一实施方案。图式和之后的具体实施方式还例示各种示例实施例。结合附图考虑以下具体实施方式可以更全面地理解各种示例实施例。
附图说明
现将仅借助于例子参看附图描述一个或多个实施例，附图中：
图1示出了双极结晶体管的横截面图；
图2示出了平面金属氧化物半导体场效应晶体管(Metal Oxide SemiconductorField Effect Transistor，MOSFET)的横截面图；
图3示出了双极结晶体管的示例实施例的横截面图；
图4示出了平面MOSFET的示例实施例的横截面图；
图5示出了具有交错排列的集电极和基极扩散的双极结晶体管的示例实施例的平面图；
图6a示出了在单个环路配置中具有发射极扩散的双极结晶体管的示例实施例的平面图；
图6b示出了在多环路配置中具有发射极扩散的双极结晶体管的示例实施例的平面图；
图7示出了在基极扩散周围具有集电极扩散的双极结晶体管的示例实施例的平面图；
图8a示出了具有在晶体管顶部上示出的金属化堆栈的双极结晶体管的示例实施例的平面图，该双极结晶体管类似于图5的双极结晶体管。
图8b示出了具有在晶体管顶部上示出的替代金属化堆栈的双极结晶体管的示例实施例的平面图，该双极结晶体管类似于图8a的双极结晶体管；
图9a示出了垂直沟槽MOSFET的示例实施例的平面图，该垂直沟槽MOSFET具有交错排列的源极区和漏极区以及单个栅极结构；
图9b示出了垂直沟槽MOSFET的示例实施例的平面图，该垂直沟槽MOSFET具有交错排列的源极区和漏极区以及多个栅极结构；
图10a示出了具有在晶体管顶部上示出的金属化堆栈的垂直沟槽MOSFET的示例实施例的平面图，该垂直沟槽MOSFET类似于图9a的垂直沟槽MOSFET。
图10b示出了具有在晶体管顶部上示出的替代金属化堆栈的垂直沟槽MOSFET的示例实施例的平面图，该垂直沟槽MOSFET类似于图10a的垂直沟槽MOSFET；以及
图11示出了描绘用于提供半导体装置的方法的示例实施例的流程图。
除非明确陈述特定次序，否则可以任何次序执行以上图式中的指令和/或流程图步骤。并且，本领域的技术人员将认识到，尽管已经论述指令的一个例子集/方法，但本说明书中的材料可以通过多种方式组合，从而还产生其它例子，并且应在此具体实施方式提供的上下文内来理解。
具体实施方式
在一些示例实施例中，上文描述的指令集/方法步骤被实施为体现为可执行指令集的功能和软件指令，该可执行指令集在计算机或通过所述可执行指令编程和控制的机器上实现。此类指令被加载以在处理器(例如一个或多个CPU)上执行。术语“处理器”包括微处理器、微控制器、处理器模块或子系统(包括一个或多个微处理器或微控制器)，或其它控制或计算装置。处理器可指代单个组件或多个组件。
在其它例子中，本文示出的指令集/方法以及与其相关联的数据和指令存储在相应的存储装置中，该存储装置实施为一个或多个非暂时性机器或计算机可读或计算机可用存储媒体。此类计算机可读或计算机可用存储媒体被认为是物品(或制品)的一部分。物品或制品可指代任何所制造的单个组件或多个组件。如本文所定义的非暂时性机器或计算机可用媒体不包括信号，但此类媒体能够接收和处理来自信号和/或其它暂时性媒体的信息。
本说明书中论述的材料的示例实施例可以整体或部分地经由网络、计算机或基于数据的装置和/或服务实施。这些可以包括云、因特网、内联网、移动装置、台式计算机、处理器、查询表、微控制器、消费者设备、基础设施，或其它致能装置和服务。如本文和权利要求书中可以使用，提供以下非排他性定义。
在一个例子中，使本文论述的一个或多个指令或步骤自动化。术语“自动化”或“自动地”(及其类似变化)意味着使用计算机和/或机械/电气装置控制设备、系统和/或过程的操作，而不需要人类干预、观察、努力和/或决策。
本发明与半导体装置的构造相关，该半导体装置被构造为离散装置或集成电路的一部分，该集成电路可在半导体芯片上制造。本发明可尤其与裸管芯半导体装置和芯片级封装(chip-scale package，CSP)半导体装置相关。
本发明中所描述的一个或多个例子提供适合于双极结晶体管或MOSFET半导体装置的系统架构集，该系统架构集具有前接触架构，该前接触架构具有以下有利特性中的一个或多个特性：通过常规锡焊方法的可焊接性；在一个处理步骤内处理的发射极/源极和集电极/漏极有源区域的整合；用于在此架构中设计最先进的双极晶体管和MOSFET的足够的集电极/漏极前接触电阻；以及在各种半导体生产流程内整合起来便宜且容易的系统架构。
图1示出了晶体管芯片级封装装置100的横截面图，该晶体管芯片级封装装置100包括半导体有源区域和位于有源区域顶部上的金属化堆栈。在这个例子中，晶体管100是双极结晶体管。半导体有源区域包括半导体衬底102，该半导体衬底102在这个例子中高度掺杂有n型掺杂物。外延层104安置在半导体衬底102的顶部上。外延层104可以包括未掺杂或轻度n掺杂的半导体材料。在外延层104顶部上提供基极扩散110。基极扩散110也可以被称作基极区。基极扩散110包括其中掺杂有一定浓度的P型掺杂物的区。本领域的技术人员应了解，此类区可通过扩散技术或通过用于在半导体结构内形成掺杂区的任何其它合适方法形成(一般来说，在以下公开内容中，据称为一种“扩散”的任何部分也可以被称为对应“区”，该对应区可通过按需要将p型或n型掺杂物引入到半导体结构中的任何合适的方法形成)。
在装置100中，在基极扩散110的顶部上提供发射极扩散112。发射极扩散112掺杂有n型掺杂物。共同地，基极扩散110和发射极扩散112形成装置100的切换区的例子。如图1所示，切换区通过外延层104与衬底间隔开，以使得切换区的部分都不与衬底直接接触。
装置100包括安置在外延层104上的集电极端130、电耦合到基极扩散110的基极端132和电耦合到发射极扩散112的发射极端134。集电极端130是接触端的例子。为充当双极结晶体管，集电极端130通过集电极耦合区136电耦合到半导体衬底102。集电极耦合区136从集电极端130扩展到高度掺杂的半导体衬底102，并由此在集电极端130与衬底102之间提供导电路径。
图1中示出的半导体组件(衬底102、外延层104、基极扩散110、发射极扩散112和集电极耦合区136)包括半导体结构108。类似地，在以下公开内容中，所公开的装置的半导体部件或组件或区提供半导体结构的例子。
集电极端130、基极端132和发射极端134通过安置在半导体结构108的顶部上的氧化层106电绝缘，而不是在该集电极端130、该基极端132和该发射极端子134分别耦合到集电极耦合区136、基极扩散110和发射极扩散112的位置处电绝缘。
与一些垂直装置相反，集电极端130有利地位于装置100的前侧上以提供用于芯片级封装应用。在没有专门的集电极前侧有源区域的情况下，集电极端电阻对于最先进的双极晶体管应用来说能过高。
对于具有高击穿电压的晶体管来说，例如集电极耦合区136的低欧姆扩散区可能极难以实现，因为外延层104可能具有较大的厚度，例如20μm或更大。集电极耦合区136与集电极端130直接物理接触，且还与衬底102直接物理接触。集电极耦合区136在集电极端130与衬底之间不断扩展，并由此在集电极端130与衬底102之间提供电桥。相比于结合外延层104的一个或多个部分的路径，这个电桥提供相对低电阻的路径，以使电流在衬底102与集电极接触130之间流动。
图2示出了MOSFET 200的横截面图。类似于图1的装置的MOSFET 200的特征已经给定类似参考标号且此处可以不必另外论述。MOSFET 200是平面MOSFET的例子。
MOSFET 200包括电耦合到n型源极扩散220的源极端238、电耦合到p型主体扩散222的主体端240，以及电耦合到n型掺杂衬底202的漏极端230。衬底202包括MOSFET 200的漏极区。衬底202通过漏极耦合区236电耦合到漏极端230。漏极耦合区236的结构和功能类似于图1的集电极耦合区的结构和功能。漏极端230是接触端的例子。应了解，主体扩散222是单个连接区，连接到图2中示出的横截面的平面外部。类似地，源极扩散220、源极端238和主体端240每个都是单个连接单元，连接到示出的横截面的平面外部。因此，主体扩散222、源极扩散220和连接到示出的横截面的平面外部的其它组件可以包括“马蹄形”结构，该“马蹄形”结构连接到图2中示出的横截面平面的前方或后方。可替换的是，这些组件可以形成环路结构，该环路结构连接到图2中示出的横截面平面的前方和后方。
栅极端242提供于源极扩散220上方并且耦合到包括MOSFET 200的栅极的多晶层244。将电压施加到栅极使导电沟道能够通过主体扩散222在源极扩散220与衬底202(该衬底202为漏极区)之间打开。接着，电流可以通过漏极耦合区236从衬底202流动到漏极端230。主体扩散222被配置成在源极扩散220与衬底202之间提供隔离层。源极扩散220和主体扩散222共同形成MOSFET 200的切换区的例子。
应了解，图1的双极结晶体管和图2的MOSFET可以提供为n-p-n装置(如所示)或为p-n-p装置(未示出)。也就是说，描述为n掺杂的任何区可以替代地为p掺杂的，且反之亦然。
图3示出了双极结晶体管装置300的横截面图。与图1的装置类似的装置300的特征已经给定类似参考标号且此处可以不另外论述。
装置300包括集电极端330。由于装置300以横截面形式示出，所以集电极端330的第一部分330a在左手侧示出，而集电极端330的第二部分330b在右手侧示出。然而，集电极端330是单个连续连接的单元，因为第一部分330a连接到示出的横截面的平面外部的第二部分330b。集电极端330电耦合到在外延层304的顶部上形成的集电极扩散350。在这个例子中，相比于包括轻度n掺杂的材料的外延层304，集电极扩散350为更高度n掺杂的。类似于集电极端330，集电极扩散350还包括装置300的单个连续连接区。集电极扩散350扩展到外延层304中，但并不穿过外延层304的全厚度扩展到衬底302。因此，外延层304在集电极扩散350与衬底302之间形成阻挡层。以此方式，集电极扩散350不与衬底304直接接触。
装置300包括位于外延层304的顶部上的基极扩散310。在基极扩散310的顶部上提供发射极扩散312。基极扩散310和发射极扩散312共同包括装置300的切换区。切换区覆盖外延层304的切换区域。在装置300的邻接集电极接触区域中的切换区域外部提供集电极扩散350。这个集电极接触区域可以通过从外延层304顶部上的耗尽层植入和扩散或不稳定扩散产生，该植入和扩散或不稳定扩散是半导体处理技术的方法。为了补偿穿过外延层的增加的接触电阻(相比于穿过例如图1的集电极耦合区或图2的漏极耦合区等区的电阻)，可以提供前接触有源区域的大小和形状以满足最先进的半导体装置的要求，且该前接触有源区域与衬底302间隔开。
集电极扩散350的功能要求该集电极扩散的掺杂量足够高以适合与低欧姆顶部金属接触一起使用，该顶部金属接触用于芯片级封装应用中。此外，集电极扩散350的制造可以有利地被整合到用于提供半导体装置300的另一处理步骤，例如发射极扩散312的制造。集电极扩散350的大小和形状可以一种方式改变和增加，使得可以补偿增加的接触电阻(相比于图1中示出的装置的接触电阻)，以满足最先进的垂直晶体管装置(例如，BJT)的要求。
半导体装置300的前侧(即，半导体装置300中的与基极端332和发射极端334相同的一侧)上具有集电极端330是有利的，因为该集电极端330使端能够通过更加可使用的和更加紧密的方法连接到外界。具体来说，例如，不必将接触焊接到半导体装置300的背侧和前侧。另外，通过使所有接触位于装置300的前侧上，可以整合制造装置300的半导体处理步骤；装置300的前侧不必执行一系列步骤，并随后在装置的背侧上执行另外的步骤。另外，不必形成穿过外延层304的全厚度扩展的耦合区(例如图1的集电极耦合区或图2的漏极耦合区)。如上文所论述，由于外延层304的物理厚度，形成此类耦合区可能很困难。实际上，在一些例子中，形成此类耦合区甚至是几乎不可能的，例如其中外延层掺杂有p型掺杂物，因为在厚p型外延层中形成足够深的p型扩散是几乎不可能的。
由外延层304提供的接触扩散350和衬底302之间的阻挡层可以为至少2μm厚或至少3μm厚。也就是说，在接触扩散350的任一部分和衬底302的任一部分之间最接近的通路上，接触扩散350与衬底302之间的最短路径可以横穿至少2μm厚或至少3μm厚的外延层304的一部分。
由外延层304提供的接触扩散350与衬底304之间的阻挡层可以至少是外延层全厚度的20％。也就是说，当外延层304在衬底302的顶部上形成时，该外延层304据称具有全厚度。当接触扩散350形成时，为了扩展到外延层304中，该接触扩散350可以扩展到高达外延层全厚度的80％。因此，在接触扩散350的任一部分与衬底302的任一部分之间最接近的通路上，接触扩散350与衬底302之间的最短路径可以横穿外延层304的一部分，该部分至少是外延层304的全厚度的20％厚度。
图4示出了MOSFET装置400的横截面图。与图2和图3的特征类似的装置400的特征已经给定类似参考标号且此处不必另外论述。
类似于图3中示出的装置，MOSFET装置400具有单个接触端，该接触端包括电耦合到单个漏极扩散450的漏极端430，该漏极扩散450是接触扩散的另一例子。漏极扩散450在外延层的顶部上形成，使得在漏极扩散450与衬底402之间插入外延层。因此，外延层404在漏极扩散450与衬底402之间提供阻挡层。如在图3的例子中，漏极扩散450的大小和形状可以被配置成提供用于通过在衬底402(该衬底402是MOSFET 200的漏极)与漏极端430之间实现有利的导电水平而提高MOSFET装置400的性能。通过提供比相对应的耦合区(例如，图2的漏极耦合区)的体积更大的漏极扩散450而提供此有利的导电水平，该漏极扩散450从装置400的表面扩展到外延层404中。漏极扩散的示例平面图在图9a中示出并将在下文论述。图9a示出了大小增加的漏极扩散的覆盖面。相比于此类耦合区，漏极扩散450所占据的更大体积补偿了漏极扩散450与衬底402之间的直接物理连接的缺乏，该直接物理连接由图2中示出的漏极耦合区提供。如在图2的例子中，漏极扩散450是单个扩散区，该扩散区连接到横截面的平面外部，因此图4中出现漏极扩散450的横截面的两个分开部分。
图5示出了双极结晶体管装置500的平面图。装置500包括安置在衬底(未示出)上的外延层504。在外延层504的顶部上提供基极扩散510，并在基极扩散510的顶部上提供发射极扩散512。基极扩散510和发射极扩散512共同包括覆盖外延层504的切换区域的切换区。在外延层504的接触扩散区域(未示出)的顶部上提供接触扩散550，该接触扩散550与切换区域间隔开(关于图5中示出的平面图的平面)。在这个例子中，接触扩散550由此被配置成在装置500的切换区周围扩展。接触扩散550不与切换区重叠。在这个例子中，外延层504的一部分插入在接触扩散550与装置500的切换区之间，这是在图5中可见的外延层504的区。因此，外延层504在接触扩散550与装置500的切换区之间提供阻挡层。为了提高本发明的清晰性，装置500所需要的金属化堆栈在图5中并未示出。
接触扩散区域(即其顶部上提供接触扩散的外延层504的区域)以一种方式设计，使得穿过外延层的扩展电阻减小。在图5的装置500中，通过针对晶体管表面上的接触扩散区域使用指状结构实现此电阻减小，以便增加接触扩散550与外延层504之间的表面/接触区域。接触扩散550的指状结构包括多个臂。基极扩散510包括多个臂。接触扩散550的一些臂与基极扩散510的一些臂交错排列。发射极扩散512还包括多个臂，其中发射极扩散512的每个臂被包围在基极扩散512的臂内。发射极扩散512的每个臂安置在基极扩散510的臂上。例如，接触扩散550的第一臂550(i)在基极扩散510的第一臂510(i)与第二臂510(ii)之间交错排列。
图6a示出了双极结晶体管装置600a的平面图，其描绘了装置600a的半导体结构的表面。为了提高本发明的清晰性，金属化堆栈在图6a中并未示出。与图5类似的图6a的特征已经给定类似参考标号且此处可以不必另外论述。
装置600a包括基极扩散610a和发射极扩散612a。在半导体结构的表面上，图6a中示出的装置600a包括：(i)基极扩散610a的外部部分614a，该外部部分614a与基极扩散610a的内部部分616a间隔开；(ii)发射极扩散612a包括环路部分，该环路部分被基极扩散610a的外部部分614a围绕，而发射极扩散612a的环路部分围绕基极扩散610a的内部部分616a。基极扩散610a的外部部分614a连接到在发射极扩散612a下方的基极扩散610a的基础部分(未示出)。类似地，基极扩散610a的内部部分616a连接到在发射极扩散612a下方的基极扩散610a的基础部分。基极扩散610a的内部部分616a由此连接到基极扩散610a的外部部分614a。基极扩散610a支持发射极扩散612a，并在发射极扩散612a与外延层604a之间提供阻挡层；发射极扩散612a由此与外延层604a间隔开。通过在环路配置中提供发射极扩散612a，发射极扩散612a与基极扩散610a之间的界面区域增加。通过提供更低的发射极电阻，界面区域的增加补偿了更高的集电极接触电阻。
图6b示出了双极结晶体管装置600b的平面图。为了提高本发明的清晰性，金属化堆栈在图6b中并未示出。与图6a类似的图6b的特征已经给定类似参考标号且此处可以不必另外论述。
装置600b包括具有多个环路部分的发射极扩散612b，该环路部分限定穿过发射极扩散612b的厚度的空穴。环路部分和所产生的空穴的组合可以被认为是网状部分的例子。基极扩散610b由此包括多个内部部分，该内部部分在半导体结构的表面上与彼此分隔开，但在发射极扩散612b的下方通过共同的基础部分(未示出)结合在一起。以此方式，内部部分远离基础部分扩展，类似于插钉板上的钉。应了解，尽管图6b的装置600b包括具体数量的基极扩散612b的内部部分，但根据本发明制造的装置的基极扩散中可以提供任何数量的内部部分。基极扩散610b是单个连续连接结构，其中基极扩散610b的多个内部部分中的每一个内部部分通过连接到基础部分而连接到在发射极扩散612b下方的基极扩散610b的外部部分614b。通过选择内部部分的数量、大小和形状，装置的特性可以被调适成能够补偿更高的集电极接触电阻，该集电极接触电阻是根据本发明制成的装置可能具有的。
图7示出了双极结晶体管装置700的平面图。与图5的装置类似的装置700的特征已经给定类似参考标号且此处可以不必另外论述。
图7的装置700包括在外延层704的顶部上形成的基极扩散710。装置700包括接触扩散750。基极扩散710被外延层704围绕，使得基极扩散710不与接触扩散750直接连接。接触扩散750以一种方式设计，使得接触扩散750完全围绕基极扩散。应了解，在其它例子中，接触扩散可以部分地围绕基极扩散710或在基极扩散710周围扩展。通过减小发射极扩散712与接触扩散之间的距离以及通过增加围绕发射极扩散712和基极扩散710的有源区域的接触扩散750的区域，接触扩散750的此设计能够减小穿过接触扩散750的扩展电阻。
图8a示出了双极结晶体管装置800a，该双极结晶体管装置800a对应于图5的装置，其中示出了金属化堆栈的部分。与图5中示出的装置类似的装置800a的特征已经给定类似参考标号且此处可以不必另外论述。
装置800a包括发射极端860a、基极端862a和接触端864a。发射极端860a电耦合到发射极扩散812a。发射极扩散812a包括多个臂部分，且发射极端860a跨越发射极扩散812a的多个臂部分中的一个或多个臂部分(并且在这个例子中，所有臂部分)的表面扩展。通过跨越发射极扩散812a的多个臂部分的表面扩展，发射极端860a可以有利地与发射极扩散812a的增加区域电接触，并因此减小电接触的电阻。
基极端862a电耦合到基极扩散810a。基极端862a跨越基极扩散810a的表面扩展；在这个例子中，基极扩散810a包括多个臂，并且在这个例子中，基极端862a还包括相对应的多个臂。应了解，在其它例子中，基极端可以跨越基极扩散的任何臂的至少部分的或一个或多个臂的表面扩展。通过在基极端862a与基极扩散810a之间提供较大的接触面区域，可以减小图8a的装置800a的电连接的接触电阻。
接触端864a电连接到接触扩散850a。接触扩散850a包括多个臂，该多个臂与基极扩散810a的多个臂交错排列，其方式与图5的装置的方式类似。接触端864a包括垫部分864a(p)和一个或多个扩展部分864a(e)，该垫部分864a(p)可以提供适用于与外界连接的可焊接接触。扩展部分864a(e)跨越接触扩散850a的臂的表面扩展，并由此与接触扩散850a的多个臂电接触。通过与接触扩散850a的表面的较大区域电连接，接触端864a提供电连接的低电阻。
图8b示出了双极结晶体管装置800b，该双极结晶体管装置800b对应于图5的装置，其中示出了金属化堆栈的部分。与图8a中示出的装置类似的装置800b的特征已经给定类似参考标号且此处可以不必另外论述。
装置800b包括发射极端860b和基极端862b。相比于图8a的装置，发射极端860b以不同的几何形式跨越发射极扩散扩展。类似地，相比于图8a的装置，基极端862b以不同的几何形式跨越基极扩散810b扩展。应了解，基于具体应用，端的不同几何配置可以用于针对端的不同极性来优化接触电阻。本文中端的极性是指端是双极结晶体管的基极、发射极或集电极，还是MOSFET的源极、漏极或栅极。晶体管的极性是指晶体管的结构是p-n-p型装置或n-p-n型装置。
晶体管的不同极性的金属端可以蜿蜒状结构设计，以便减小顶接触电阻并最大化接触区域。
图9a示出了垂直沟槽MOSFET装置900a的平面图。应了解，垂直沟槽MOSFET装置900a的特征可以与其它类型的MOSFET一起使用。
图9a的装置900a包括安置在衬底(未示出)的顶部上的外延层904a。p型主体扩散922a提供于外延层904a的顶部上，但并不一直向下扩展到衬底(未示出)。外延层904a由此在主体扩散922a与衬底之间提供阻挡层。n型源极扩散920a提供于主体扩散922a的顶部上，但并不一直扩展穿过主体扩散922a。主体扩散922a由此在源极扩散920a与外延层904a之间提供阻挡层。
主体扩散922a和源极扩散920a两者都提供于围绕栅极944a的环路配置中。栅极944a穿过源极扩散920a的环路向下扩展，而主体扩散922a的环路朝向外延层904a扩展。本领域的技术人员应了解，可以为氧化层的绝缘层(未示出以提高本发明的清晰性)可以提供在栅极944a周围，从而提供用于栅极944a与源极扩散920a、主体扩散922a和外延层904a中的每一个之间的电绝缘。源极扩散920a、主体扩散922a和栅极944a可以被认为形成装置900a的切换区。
在半导体结构的表面上，装置900的切换区被接触扩散950a围绕。如在图5的装置中，图9的装置900包括具有多个臂的切换区，该多个臂与接触扩散950a的多个臂交错排列。图9a中的切换区的每个臂包括主体扩散922a的一部分、源极扩散920a的一部分和栅极944a的一部分。
在这个例子中，接触扩散950a的第一臂950a(i)在主体扩散922a的第一臂922a(i)与主体扩散922a的第二臂922a(ii)之间交错排列。通过选择接触扩散950a和切换区的配置、形状、大小和交叉程度，可以有利地调节装置900a的特性。应了解，为了提高本发明的清晰性，金属化堆栈在图9a中并未示出。
图9b示出了MOSFET装置900b的平面图。相比于图9a，MOSFET装置900b提供垂直沟槽MOSFET的替代例子。与图9a类似的图9b的特征已经给定类似参考标号且此处可以不必另外论述。
装置900b具有包括多个垂直栅极部分(例如第一垂直栅极部分944b(i))的栅极944b，该多个垂直栅极部分穿过主体扩散922b和源极扩散920b向下朝外延层904b扩展。应了解，尽管装置900b包括具体数量的垂直栅极部分，但是装置可以被制成具有任何数量的垂直栅极部分。因此，主体扩散922b包括多个环路，其中每一个垂直栅极部分的周围有一个环路，且类似地，源极扩散920b包括多个环路，其中每一个垂直栅极部分的周围有一个环路。通过配置多个垂直栅极部分的数量、大小、形状位置和空间分布，可以有利地调节装置900b的特性。
图10a示出了与图9a的装置类似的MOSFET装置1000a，其中描绘了金属化堆栈的另外细节。与图9a的特征类似的图10a的特征已经给定类似参考标号且此处可以不必另外论述。
装置1000a包括源极端1060a、漏极端1062a和栅极端1064a。端1060a、1062a、1064a可以使用锡焊技术焊接。源极端1060a电耦合到源极扩散1020a。漏极端1062a电耦合到接触扩散1050a。栅极端1064a电耦合到栅极1044a。
在这个例子中，源极端1060a包括多个臂，该多个臂对应于源极扩散1020a的臂，例如第一源极端臂1060a(i)。在这个例子中，接触扩散1050a包括多个臂，并且漏极端1062a也包括多个臂，该多个臂对应于接触扩散1050a的臂，例如第一漏极端臂1062a(i)。在这个例子中，栅极1044a还包括多个臂，并且栅极端1064a包括相对应的多个臂，例如第一栅极端臂1064a(i)。应了解，尽管装置1000a具有具体数量的前述臂，但一般来说，装置可以根据本发明构造成具有任何数量的此类臂。通过与多个臂电接触，源极端、漏极端和栅极端可以提供用于低接触电阻，并由此改进装置1000a的功能。
图10b示出了类似于图10a的装置的MOSFET装置1000b，其中描绘了金属化堆栈的替代拓扑。与图10b的特征类似的图10a的特征已经给定类似参考标号且此处可以不必另外论述。
装置1000b包括源极端1060b、漏极端1062b和栅极端1064b。源极端1060b包括蜿蜒结构1060b(m)，该蜿蜒结构1060b(m)与栅极端1064b的臂结构1064b(l)交错排列。应了解，源极端、栅极端和漏极端的多个不同的可能几何形式可以适合用作本发明的装置的一部分，并且通过适当配置端的几何形式，所产生的装置的性能可以被有利地调节到适合具体应用。
图11示出了提供用于根据本发明制造装置的方法的流程图1100。方法包括第一步骤1102：提供掺杂的半导体衬底。方法包括第二步骤1104：在衬底的顶部上提供外延层，该外延层具有浓度比衬底低的掺杂物。方法包括第三步骤1106：在外延层的顶部上提供切换区；以及将接触扩散安置在外延层的顶部上，该接触扩散具有浓度比外延层高的掺杂物；其中外延层由此在接触扩散与衬底之间形成阻挡层。
在图11的例子中，第三步骤包括作为单个处理步骤的一部分提供切换区和接触扩散。应了解，在其它例子中，图11的第三处理步骤可以分成可以按任何方便的次序依次执行的多个独立步骤。
本发明的实施例可以提供多个有利特征。例如，根据本发明制造的装置的端可以通过常规的锡焊方法焊接。发射极/源极和集电极/漏极有源区域处理的整合可以在一个处理步骤内实现。因此，可以应用相同组的设备和相同的处理阶段以产生半导体装置的发射极/源极和集电极/漏极的有源区域。使用本发明的架构，可以提供足够低的集电极/漏极前接触电阻，以用于使用本发明的架构的最先进的双极结晶体管和MOSFET。可以提供在各种半导体生产流程内整合起来便宜且容易的系统架构。这对于离散双极结晶体管和MOSFET制造工艺流程是尤其合乎需要的。
本发明的实施例可以一方面提供有利的替代技术，该替代技术就流程整合、工具和处理而言相对便宜，且另一方面，提供可能在各种扩散处理步骤之间产生协同作用的技术。具体来说，对于相同设备上的不同有源区域，例如发射极和集电极，使用相同的处理步骤可以是有利的，且在相同的处理阶段也这么做是有利的。
对于所有极性来说，芯片级封装(chip-scale package，CSP)装置可以具有可焊接的前接触，从而能够连接到可能包括恶劣环境的外界。对于常规的垂直晶体管装置来说，在不损失电气性能的情况下，集电极/漏极接触必须被重定位到前面。
在没有专门的穿孔接触处理的情况下，通过使用经由外延层和衬底的电接触以及将集电极/漏极前接触整合到发射极/源极过程流中来应用集电极/漏极前接触，整个系统架构和处理流大体上可以降低复杂度并减少成本。通过应用较大的集电极/漏极衬底和接触区域，或通过应用具有环路配置以最有效地使用有源区域的发射极/源极扩散，可以补偿增加的接触电阻。所呈现的架构可以容易地整合到标准半导体处理流中且相对于芯片级封装或裸管芯装置的拥有成本而言呈现便宜的解决方案。
应了解，称为耦合的任何组件可以直接或间接地耦合或连接。在间接耦合的情况下，另外的组件可以位于据称将耦合的两个组件之间。
在本说明书中，已经依据选定的细节集合呈现示例实施例。然而，本领域的普通技术人员将理解，可以实践包括这些细节的不同选定集合的许多其它示例实施例。希望所附权利要求书涵盖所有可能的示例实施例。

Claims (9)

1.一种半导体装置，其特征在于，所述半导体装置包括：
掺杂的半导体衬底；
安置在所述衬底的顶部上的外延层，所述外延层具有浓度比所述衬底低的掺杂物；
安置在所述外延层的顶部上的切换区；以及
安置在所述外延层的顶部上的接触扩散，所述接触扩散具有浓度比所述外延层高的掺杂物；
其中所述外延层在所述接触扩散与所述衬底之间形成阻挡层；
以及其中所述掺杂的半导体衬底、所述外延层、所述接触扩散具有相同的导电类型；
所述接触扩散在平行于所述衬底表面的平面中包围所述切换区。
2.根据权利要求1所述的半导体装置，其特征在于，另外包括接触端，其中所述接触扩散从所述接触端朝向所述衬底扩展并通过所述外延层与所述衬底间隔开。
3.根据权利要求1所述的半导体装置，其特征在于，所述切换区包括多个臂，并且所述接触扩散包括在所述切换区的所述多个臂之间交错排列的多个臂。
4.根据权利要求3所述的半导体装置，其特征在于，金属接触扩散端安置在所述接触扩散的顶部上，并在所述切换区的所述臂之间交错排列。
5.根据权利要求1所述的半导体装置，其特征在于，所述切换区包括：
与所述外延层接触的基极扩散；以及
安置在所述基极扩散的顶部上的发射极扩散，所述基极扩散被配置成在所述发射极扩散与所述外延层之间形成阻挡层。
6.根据权利要求3或权利要求4所述的半导体装置，其特征在于，所述切换区的每个臂包括安置在基极扩散臂的顶部上的发射极扩散臂。
7.根据权利要求6所述的半导体装置，其特征在于，沿着所述发射极扩散的至少一个臂的长度的至少一部分，金属发射极接触电连接到所述发射极扩散，和/或沿着所述基极扩散的至少一个臂的长度的至少一部分，金属基极接触电连接到所述基极扩散。
8.一种提供半导体装置的方法，其特征在于，所述方法包括：
提供掺杂的半导体衬底；
将外延层安置在所述衬底的顶部上，所述外延层具有浓度比所述衬底低的掺杂物；
将切换区安置在所述外延层的顶部上；以及
将接触扩散安置在所述外延层的顶部上，所述接触扩散具有浓度比所述外延层高的掺杂物；
其中所述外延层在所述接触扩散与所述衬底之间形成阻挡层；
以及其中所述掺杂的半导体衬底、所述外延层、所述接触扩散具有相同的导电类型；
所述接触扩散在平行于所述衬底表面的平面中包围所述切换区。
9.根据权利要求8所述的方法，其特征在于，所述切换区和所述接触扩散作为单个处理步骤的一部分提供。
CN201610862453.4A 2015-09-29 2016-09-28 半导体装置 Active CN106992206B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15187379.1A EP3151283A1 (en) 2015-09-29 2015-09-29 Vertical dmos bjt semiconductor device
EP15187379.1 2015-09-29

Publications (2)

Publication Number Publication Date
CN106992206A CN106992206A (zh) 2017-07-28
CN106992206B true CN106992206B (zh) 2021-07-09

Family

ID=54251352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610862453.4A Active CN106992206B (zh) 2015-09-29 2016-09-28 半导体装置

Country Status (3)

Country Link
US (1) US11508844B2 (zh)
EP (1) EP3151283A1 (zh)
CN (1) CN106992206B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230317835A1 (en) * 2022-04-05 2023-10-05 Globalfoundries U.S. Inc. High holding voltage bipolar junction device
CN115064443A (zh) * 2022-06-21 2022-09-16 上海晶岳电子有限公司 一种功率半导体结构制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521795A (en) * 1981-12-07 1985-06-04 U.S. Philips Corporation Insulated-gate field-effect transistors
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1254799B (it) * 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
DE19925880B4 (de) * 1999-06-07 2006-11-30 Infineon Technologies Ag Avalanchefeste MOS-Transistorstruktur
JP4537646B2 (ja) * 2002-06-14 2010-09-01 株式会社東芝 半導体装置
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
US6803643B2 (en) * 2002-09-30 2004-10-12 M/A-Com, Inc. Compact non-linear HBT array
US7195965B2 (en) * 2002-10-25 2007-03-27 Texas Instruments Incorporated Premature breakdown in submicron device geometries
TWI282127B (en) * 2003-08-20 2007-06-01 Sanken Electric Co Ltd Semiconductor element
US20050151159A1 (en) * 2003-11-21 2005-07-14 Zhenqiang Ma Solid-state high power device and method
US20060202306A1 (en) * 2005-03-11 2006-09-14 Moshe Agam Bipolar junction transistor with high beta
JP2007242727A (ja) * 2006-03-06 2007-09-20 Sharp Corp ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
US20080042221A1 (en) * 2006-08-15 2008-02-21 Liming Tsau High voltage transistor
US8564057B1 (en) * 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
US7732863B2 (en) * 2008-05-13 2010-06-08 Texas Instruments Incorporated Laterally diffused MOSFET
US8168490B2 (en) * 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US20110079849A1 (en) * 2009-10-06 2011-04-07 Ting-Zhou Yan Lateral-diffusion metal-oxide-semiconductor device
FR2953995B1 (fr) * 2009-11-24 2012-02-10 St Microelectronics Tours Sas Interrupteur de puissance bidirectionnel commandable a la fermeture et a l'ouverture
US20110156810A1 (en) * 2009-12-30 2011-06-30 Intersil Americas Inc. Integrated dmos and schottky
US8816476B2 (en) * 2011-04-27 2014-08-26 Alpha & Omega Semiconductor Corporation Through silicon via processing techniques for lateral double-diffused MOSFETS
TWI523196B (zh) * 2012-02-24 2016-02-21 聯華電子股份有限公司 高壓金氧半導體電晶體元件及其佈局圖案
US20130264640A1 (en) * 2012-04-06 2013-10-10 Texas Instruments Incorporated Drain extended mos transistor having selectively silicided drain
CN104241354B (zh) * 2013-06-09 2018-03-06 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
US9076863B2 (en) * 2013-07-17 2015-07-07 Texas Instruments Incorporated Semiconductor structure with a doped region between two deep trench isolation structures
JP2015050335A (ja) * 2013-09-02 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
US9252722B2 (en) 2013-12-20 2016-02-02 Telefonaktiebolaget L M Ericsson (Publ) Enhanced and versatile N-way doherty power amplifier
US9245996B2 (en) * 2014-01-02 2016-01-26 United Microelectronics Corp. Lateral double-diffused metal-oxide-semiconudctor transistor device and layout pattern for LDMOS transistor device
US9431480B1 (en) * 2015-03-27 2016-08-30 Texas Instruments Incorporated Diluted drift layer with variable stripe widths for power transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521795A (en) * 1981-12-07 1985-06-04 U.S. Philips Corporation Insulated-gate field-effect transistors
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw

Also Published As

Publication number Publication date
US11508844B2 (en) 2022-11-22
EP3151283A1 (en) 2017-04-05
US20170092761A1 (en) 2017-03-30
CN106992206A (zh) 2017-07-28

Similar Documents

Publication Publication Date Title
US11367738B2 (en) Semiconductor device
US11830932B2 (en) Laterally diffused metal oxide semiconductor structure and method for manufacturing the same
CN110313066B (zh) 用于最小化串扰的集成电路连接布置
US9431491B2 (en) Semiconductor device and method of manufacturing the same
US11335627B2 (en) Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
JP6668804B2 (ja) 半導体装置
US11417647B2 (en) Semiconductor structure having a semiconducture substrate and an isolation component
US9324809B2 (en) Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US9263440B2 (en) Power transistor arrangement and package having the same
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
US10643941B2 (en) Semiconductor device
CN106992206B (zh) 半导体装置
JP2013042270A (ja) トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
JP2017510062A (ja) バックコンバータのためのモノリシックに集積されたトランジスタ
US20160133733A1 (en) Power semiconductor component and manufacturing method thereof
CN203589028U (zh) 用于电池组保护mosfet的公共漏极电源夹件
US10411126B2 (en) Semiconductor device having a first through contact structure in ohmic contact with the gate electrode
KR20160110011A (ko) 반도체 장치 및 반도체 패키지
JP6362925B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20200058635A1 (en) Semiconductor die
US20220384430A1 (en) Electrode structure, semiconductor structure, and manufacturing method of electrode structure
US11031388B2 (en) Semiconductor structure and driving chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant