CN104241354B - Ldmos晶体管及其形成方法 - Google Patents

Ldmos晶体管及其形成方法 Download PDF

Info

Publication number
CN104241354B
CN104241354B CN201310231955.3A CN201310231955A CN104241354B CN 104241354 B CN104241354 B CN 104241354B CN 201310231955 A CN201310231955 A CN 201310231955A CN 104241354 B CN104241354 B CN 104241354B
Authority
CN
China
Prior art keywords
annular
region
grid
isolation structure
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310231955.3A
Other languages
English (en)
Other versions
CN104241354A (zh
Inventor
邱慈云
吕瑞霖
蔡建祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310231955.3A priority Critical patent/CN104241354B/zh
Priority to US14/061,179 priority patent/US9543411B2/en
Publication of CN104241354A publication Critical patent/CN104241354A/zh
Application granted granted Critical
Publication of CN104241354B publication Critical patent/CN104241354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种LDMOS晶体管及其形成方法，其中LDMOS晶体管包括：具有阱区的衬底；位于阱区内的漏区；位于阱区内、环绕所述漏区的环形源区；位于所述衬底上的环形栅介质层、位于环形栅介质层上的环形栅极，漏区位于所述栅极内侧，源区位于所述栅极外侧；还包括：位于所述栅极内侧阱区内的漂移区，漏区位于所述漂移区内，所述漂移区和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；位于所述漂移区内的至少一个环形隔离结构，所述隔离结构环绕所述漏区，最外圈所述隔离结构和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分。采用本发明的方法，可以减小LDMOS晶体管在芯片上的占用面积。

Description

LDMOS晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及LDMOS晶体管及其形成方法。
背景技术
横向双扩散金属氧化物半导体晶体管（lateral double diffusion MOS,LDMOS），由于具备高击穿电压，与CMOS工艺兼容的特性，被广泛应用于功率器件中。与传统MOS晶体管相比，LDMOS器件在漏区与栅极之间有一个较长的漂移区。LDMOS接高压时，通过漂移区来承受较高的电压降，获得高击穿电压的目的。
现有技术公开了一种LDMOS晶体管，参考图1，图1为N型LDMOS晶体管结构的剖面示意图，LDMOS晶体管包括：
P型衬底11，位于P型衬底11内的P型阱区12；位于阱区12上的栅介质层16，位于所述栅介质层16上的栅极17，位于栅极17和栅介质层16周围的侧墙18；
位于所述栅极两侧阱区12内的漏区151、源区152；
位于所述栅极一侧的漂移区13，所述漏区151位于漂移区13内，所述漂移区13和栅极17在垂直衬底表面方向上部分叠置。
位于漂移区13内的隔离结构14，漏区151在隔离结构14的外侧，隔离结构14和栅极17在垂直衬底表面方向上部分叠置，且该叠置部分的宽度小于漂移区13与栅极17叠置部分的宽度。
当LDMOS晶体管开启时，在漏区151和源区152施加电压，电流可由源区152经过P型阱区12、漂移区13，并聚集于漏区151。由于隔离结构14的存在，漂移区13中的电场分布改变，让隔离结构14承受了较大的电场，进而可以获得较高的LDMOS击穿电压。
但是，现有技术形成的LDMOS在芯片中占用的面积较大。
发明内容
本发明解决的问题是提供一种LDMOS晶体管及其形成方法，以减小LDMOS在芯片中占用的面积。
为解决上述问题，本发明提供了一种LDMOS晶体管，包括：
具有阱区的衬底；
位于所述阱区内的漏区；
位于所述阱区内、环绕所述漏区的环形源区；
位于所述衬底上的环形栅介质层、位于环形栅介质层上的环形栅极，所述漏区位于所述栅极内侧，所述源区位于所述栅极外侧；
还包括：位于所述栅极内侧阱区内的漂移区，所述漏区位于所述漂移区内，所述漂移区和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述漂移区内的至少一个环形隔离结构，所述隔离结构环绕所述漏区，最外圈所述隔离结构和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分。
可选的，所述隔离结构至少为两个，至少两个所述隔离结构相互间隔且环环相套。
可选的，还包括：位于所述栅极和栅介质层侧壁的侧墙；
环形的轻掺杂区，所述环形的轻掺杂区位于所述栅极外侧阱区内，与外侧的侧墙在垂直衬底表面方向上具有环形叠置部分，所述源区位于所述轻掺杂区内，所述源区的深度小于或等于所述轻掺杂区的深度。
本发明还提供一种形成LDMOS晶体管的方法，包括：
提供具有阱区的衬底；
在所述阱区内形成至少一个环形隔离结构和漂移区，所述隔离结构在所述漂移区内；
在所述衬底上形成环形栅介质层，在所述环形栅介质层上形成环形栅极，所述隔离结构和漂移区位于所述栅极内侧，最外圈所述隔离结构、漂移区分别和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
在最内圈所述隔离结构内侧的阱区形成漏区，在所述栅极外侧的阱区内形成环形源区。
可选的，所述隔离结构至少为两个，至少两个所述隔离结构相互间隔且环环相套。
可选的，形成栅极之后，还包括：
在所述栅极外侧的阱区内形成环形的轻掺杂区，之后，在所述栅极和栅介质层侧壁形成侧墙；
形成侧墙后，在所述环形的轻掺杂区内形成源区，所述轻掺杂区与外侧的侧墙在垂直衬底表面方向上具有环形叠置部分，所述源区的深度小于或等于所述轻掺杂区的深度。
本发明还一种LDMOS晶体管，包括：
具有阱区的衬底；
位于所述阱区内的源区；
位于所述阱区内、环绕所述源区的环形漏区；
位于所述衬底上的环形栅介质层、位于环形栅介质层上的环形栅极，所述源区位于所述栅极内侧，所述漏区位于所述栅极外侧；
还包括：位于所述栅极外侧阱区内的环形漂移区，所述漏区位于所述漂移区内，所述漂移区和所述栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述漂移区内的至少一个环形隔离结构，所述漏区环绕所述隔离结构，最内圈所述隔离结构和所述栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分。
可选的，所述隔离结构至少为两个，所述至少两个隔离结构相互间隔且环环相套。
可选的，还包括：位于所述栅极和栅介质层侧壁的侧墙；
轻掺杂区，所述轻掺杂区位于所述栅极内侧阱区内，与内侧的侧墙在垂直衬底表面方向上具有环形叠置部分，所述源区位于所述轻掺杂区内，所述源区的深度小于或等于所述轻掺杂区的深度。
本发明还提供一种形成LDMOS晶体管的方法，包括：
提供具有阱区的衬底；
在所述阱区内形成至少一个环形隔离结构和环形漂移区，所述隔离结构在所述漂移区内；
在所述衬底上形成环形栅介质层，在所述环形栅介质层上形成环形栅极，所述漂移区、隔离结构位于所述栅极外侧，最内圈所述隔离结构、所述漂移区分别和所述环形栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
在最外圈所述隔离结构外侧的阱区内形成环绕所述隔离结构的环形漏区，在所述栅极内侧的阱区内形成源区。
可选的，所述隔离结构至少为两个，所述至少两个隔离结构相互间隔且环环相套。
可选的，形成栅极之后，还包括：
在所述栅极内侧的阱区内形成轻掺杂区，之后，在所述栅极和栅介质层侧壁形成侧墙；
形成侧墙后，在所述轻掺杂区内形成源区所述轻掺杂区与内侧的侧墙在垂直衬底表面方向上具有环形叠置部分，所述源区的深度小于或等于所述轻掺杂区的深度。
本发明还提供一种LDMOS晶体管，其特征在于，包括：
具有阱区的衬底；
位于所述阱区内的漏区；
位于所述阱区内、环绕所述漏区的环形源区；
位于所述衬底上的环形栅介质层，位于环形栅介质层上的环形栅极，所述漏区位于所述栅极内侧，所述源区位于所述栅极外侧；
还包括：
位于所述栅极内侧阱区内的第一漂移区，所述漏区位于所述第一漂移区内，所述第一漂移区和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述第一漂移区内的至少一个环形第一隔离结构，所述第一隔离结构环绕所述漏区，最外圈所述第一隔离结构和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述栅极外侧阱区内的环形第二漂移区，所述源区位于所述第二漂移区内，所述第二漂移区和所述栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述第二漂移区内的至少一个环形第二隔离结构，所述源区环绕所述第二隔离结构，最内圈所述第二隔离结构和所述栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分。
可选的，所述第一隔离结构至少为两个，所述至少两个第一隔离结构相互间隔且环环相套。
可选的，所述第二隔离结构至少为两个，所述至少两个第二隔离结构相互间隔且环环相套。
本发明还提供一种形成LDMOS晶体管的方法，包括：
提供具有阱区的衬底；
在所述阱区内形成至少一个环形第一隔离结构和至少一个环形第二隔离结构，所述第二隔离结构环绕所述第一隔离结构；
在所述阱区内形成第一漂移区和环形第二漂移区，所述第二漂移区环绕所述第一漂移区，所述第一隔离结构位于所述第一漂移区内，所述第二隔离结构位于所述第二漂移区内；
在所述衬底上形成环形栅介质层，在所述环形栅介质层上形成环形栅极；
所述第一漂移区、第一隔离结构位于所述栅极内侧，最外圈的第一隔离结构、所述第一漂移区分别和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
所述第二漂移区、第二隔离结构位于所述栅极外侧，最内圈的所述第二隔离结构、所述第二漂移区分别和所述栅极外侧边缘部分在垂直于衬底方向上具有环形叠置部分；
在最内圈所述第一隔离结构内侧的阱区内形成漏区，在最外圈所述第二隔离结构外侧阱区内形成环形源区。
可选的，所述第一隔离结构至少为两个，所述至少两个第一隔离结构相互间隔且环环相套。
可选的，所述第二隔离结构至少为两个，所述至少两个第二隔离结构相互间隔且环环相套。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的LDMOS晶体管包括环形栅极和环形栅介质层，在源极和漏极之间形成环形沟道。环形栅极可以从不同的方向对环形沟道进行控制，因此，本发明的LDMOS晶体管比现有技术中的LDMOS晶体管具有较强的栅极对沟道的控制能力，能够很好的抑制短沟道效应并且增加驱动电流。在驱动电流相同的情况下，本发明的晶体管占用芯片面积更小，利于节省成本。
附图说明
图1是现有技术中一种LDMOS晶体管的结构示意图；
图2、图4、图6和图8是本发明第一实施例LDMOS晶体管的形成过程平面结构示意图；
图3、图5、图7和图9是分别是图2、图4、图6和图8沿AA方向的剖面结构示意图；
图10、图12、图14和图16是本发明第二实施例LDMOS晶体管的形成过程平面结构示意图；
图11、图13、图15和图17是分别是图10、图12、图14和图16沿BB方向的剖面结构示意图；
图18、图20、图22和图24是本发明第三实施例LDMOS晶体管的形成过程平面结构示意图；
图19、图21、图23和图25是分别是图18、图20、图22和图24沿CC方向的剖面结构示意图；
图26是现有技术形成的N型LDMOS晶体管的I-V特性曲线和本发明第一实施例形成的N型LDMOS晶体管的I-V特性曲线对比示意图。
具体实施方式
本发明提供了一种LDMOS晶体管，以减小LDMOS晶体管在芯片上的占用面积。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
图2、图4、图6和图8是本发明第一实施例LDMOS晶体管的形成过程平面结构示意图。图3、图5、图7和图9是分别是图2、图4、图6和图8沿AA方向的剖面结构示意图。具体形成方法如下：
结合参考图2和图3，提供具有阱区202的衬底201。
衬底201可以为体硅衬底、锗硅衬底或绝缘体上硅衬底。当所述衬底201用于后继形成N型LDMOS晶体管时，所述衬底201为P型掺杂，在衬底内形成P型阱区；当衬底201用于后继形成P型LDMOS晶体管时，衬底201为N型掺杂，在衬底内形成N型阱区。阱区202的具体形成方法为本领域技术人员熟知技术，在此不再赘述。
结合参考图4和图5，在所述阱区202内形成环形的隔离结构204和漂移区203，所述隔离结构204在所述漂移区203内。
本实施例中，先在阱区202形成漂移区203，漂移区203的掺杂类型与阱区202的掺杂类型相反。然后在漂移区203内形成隔离结构204，本实施例中，隔离结构204为浅沟槽隔离结构。其他实施例中，隔离结构204也可以为场氧化隔离结构。其他实施例中，形成漂移区203的顺序可以和形成隔离结构204的顺序进行互调。
结合参考图6和图7，在所述衬底201上形成环形栅介质层206，在所述环形栅介质层206上形成环形栅极207，隔离结构204和漂移区203位于环形栅极207内侧，隔离结构204、漂移区203分别和所述环形栅极207内侧边缘部分在垂直衬底表面方向上具有环形叠置部分。
形成环形栅介质层206和环形栅极207的形成方法具体如下：在所述衬底201由下至上依次形成栅介质材料层、栅极材料层，然后在栅极材料层上形成图形化的掩膜层，定义环形栅介质层、环形栅极的位置，然后以图形化的掩膜层为掩膜对栅介质材料层、栅极材料层进行刻蚀，形成环形栅介质层和环形栅极。其中，栅介质材料层为二氧化硅层，栅极材料层为多晶硅层。
结合参考图8和图9，本实施例中，形成环形栅介质层206和环形栅极207后，在环形栅极207外侧的阱区202内形成环形的轻掺杂区210。
轻掺杂区210可以使LDMOS晶体管产生雪崩效应的崩溃点降低，进而降低击穿电压。
本实施例中，形成轻掺杂区210的方法为：在环形栅极207和衬底201表面形成掩膜层（图未示），所述掩膜层露出环形栅极207外侧的阱区，然后对环形栅极外侧的阱区202进行离子注入形成轻掺杂区210。当所述衬底201用于形成N型LDMOS晶体管时，所述轻掺杂区210为N型掺杂；当衬底201用于形成P型LDMOS晶体管时，所述轻掺杂区210为P型掺杂。
本实施例中，形成环形的轻掺杂区210后，在环形栅极207和环形栅介质层206侧壁形成侧墙208。轻掺杂区210与外侧的侧墙208在垂直衬底表面方向上具有环形叠置部分。本实施例中，形成侧墙208的方法为：在沉积侧墙208的材料层，覆盖衬底和环形栅极表面，然后采用回刻的方法刻蚀侧墙208的材料层，在环形栅极和栅介质层的侧壁形成侧墙208。
在所述环形的轻掺杂区210内形成源区209，在隔离结构204内侧的阱区202内形成漏区205，所述源区209的深度小于或等于所述轻掺杂区210的深度。
其他实施例中，不形成轻掺杂区210，也能实施本发明。
其他实施例中，隔离结构也可以至少为两个，至少两个隔离结构相互间隔且环环相套，最内圈的隔离结构环绕所述漏区，最外圈的隔离结构和栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分。较多数量的隔离结构可以提高LDMOS晶体管的击穿电压。
结合参考图8和图9，本发明还提供一种LDMOS晶体管。具体包括：
具有阱区202的衬底201；
位于所述阱区202内的漏区205；
位于所述阱区202内、环绕所述漏区205的环形源区209；
位于所述衬底上的环形栅介质层206、位于环形栅介质层206上的环形栅极207，所述漏区205位于环形栅极207内侧，所述源区209位于环形栅极207外侧；
位于所述环形栅极207内侧阱区202内的漂移区203，所述漏区205位于所述漂移区203内，所述漂移区203和所述环形栅极207内侧边缘部分在垂直衬底201表面方向上具有环形叠置部分；
位于所述漂移区203内的环形的隔离结构204，隔离结构204环绕漏区209，隔离结构204和环形栅极207内侧边缘部分在垂直衬底201表面方向上具有环形叠置部分。本实施例中，环形的隔离结构204为浅沟槽隔离结构。在其他实施例中，也可以为场氧化隔离结构。
本实施例中，LDMOS晶体管还包括：位于环形栅极207和环形栅介质层206侧壁的侧墙208。
环形的轻掺杂区210，所述环形的轻掺杂区210位于所述环形栅极207外侧的阱区内，与环形栅极207外侧的侧墙208在垂直衬底表面方向上具有环形叠置部分，源区209位于轻掺杂区210内，所述源区209的深度小于或等于所述轻掺杂区210的深度。轻掺杂区210可以使LDMOS晶体管产生雪崩效应的崩溃点降低，进而降低击穿电压。
其他实施例中，LDMOS晶体管也可以没有轻掺杂区210。
其他实施例中，所述隔离结构至少为两个，至少两个隔离结构相互间隔且环环相套。最内圈的隔离结构环绕所述漏区，最外圈的隔离结构和栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分。较多数量的隔离结构可以提高LDMOS晶体管的击穿电压。
本实施例的LDMOS晶体管包括环形栅极、环形栅极内侧的漏区与环形栅极外侧的环形源区，漏区与环形源区之间形成环形沟道。环形栅极可以从不同的方向对环形沟道进行控制，因此，本发明的LDMOS晶体管比现有技术中的LDMOS晶体管具有较强的栅极对沟道的控制能力，能够很好的抑制短沟道效应并且增加驱动电流。在驱动电流相同的情况下，本发明的晶体管占用芯片面积更小，利于节省成本。
实施例二
图10、图12、图14和图16是本发明第二实施例LDMOS晶体管的形成过程平面结构示意图。图11、图13、图15和图17是分别是图10、图12、图14和图16沿BB方向的剖面结构示意图。LDMOS晶体管具体形成方法如下：
结合参考图10和图11，提供具有阱区302的衬底301。
具体请参考上一个实施例。
结合参考图12和图13，在所述阱区302内形成环形的隔离结构304和环形的漂移区303，所述隔离结构304在所述漂移区303内。
本实施例中，先在阱区302内形成环形的漂移区303，漂移区303的掺杂类型与阱区302的掺杂类型相反。然后在环形的漂移区303内形成环形的隔离结构304，所述环形的隔离结构304为浅沟槽隔离结构。其他实施例中，环形的隔离结构304也可以为场氧化隔离结构。其他实施例中，形成漂移区303的顺序可以和形成隔离结构304的顺序进行对调。
结合参考图14和图15，在衬底301上形成环形栅介质层306，在环形栅介质层306上形成环形栅极307，漂移区303、隔离结构304位于环形栅极307外侧，隔离结构304、漂移区303分别和环形栅极307外侧边缘部分在垂直衬底301表面方向上具有环形叠置部分。
其中，环形栅介质层306和环形栅极307的形成方法请参考上一个实施例。
参考图16和17，形成环形栅介质层306和环形栅极307后，在所述环形栅极内侧的阱区302内形成轻掺杂区310，轻掺杂区310可以使后续形成的LDMOS晶体管产生雪崩效应的崩溃点降低，进而降低击穿电压。
轻掺杂区310的形成方法和类型请参考上一个实施例。
继续参考图16和图17，形成轻掺杂区310后，在所述环形栅极307和环形栅介质层306侧壁形成侧墙308。轻掺杂区310与环形栅极307内侧的侧墙308在垂直衬底表面方向上具有环形叠置部分。接着，在轻掺杂区310内形成源区309，隔离结构304外侧的阱区302内形成漏区305，源区309的深度小于或等于轻掺杂区310的深度。
形成侧墙308的方法请参考上一个实施例。
其他实施例中，也可以不形成轻掺杂区，也能实施本发明。
其他实施例中，隔离结构也可以至少为两个，所述至少两个隔离结构相互间隔且环环相套，最内圈的隔离结构和环形栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分，漏区环绕最外圈的隔离结构。隔离结构的数量的增多，可以提高LDMOS晶体管的击穿电压。
结合参考图16和图17，本发明还提供一种LDMOS晶体管。具体包括：
具有阱区302的衬底301；
位于所述阱区302内的源区309；
位于所述阱区302内、环绕所述源区309的环形漏区305；
位于所述衬底上的环形栅介质层306、位于环形栅介质层306上的环形栅极307，所述源区309位于环形栅极307内侧，所述漏区305位于环形栅极307外侧；
位于所述环形栅极307外侧阱区内的环形的漂移区303，所述漏区305位于所述环形的漂移区303内，所述漂移区303和所述环形栅极307外侧边缘部分在垂直衬底301表面方向上具有环形叠置部分；
位于所述漂移区303内的环形的隔离结构304，所述漏区305环绕隔离结构304，隔离结构304和环形栅极307外侧边缘部分在垂直衬底301表面方向上具有环形叠置部分。环形的隔离结构304为浅沟槽隔离结构。在其他实施例中，也可以为场氧化隔离结构。
本实施例中，LDMOS晶体管还包括：位于环形栅极307和环形栅介质层306侧壁的侧墙308。
轻掺杂区310，所述轻掺杂区310位于所述环形栅极307内侧阱区内，与环形栅极307外侧的侧墙308在垂直衬底表面方向上具有环形叠置部分，所述源区309位于所述轻掺杂区310内，所述源区309的深度小于或等于所述轻掺杂区310的深度。轻掺杂区310可以使的LDMOS晶体管产生雪崩效应的崩溃点降低，进而降低击穿电压。
其他实施例中，也可以没有轻掺杂区。
其他实施例中，所述隔离结构至少为两个，所述至少两个隔离结构相互间隔且环环相套，最内圈的隔离结构和环形栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分，漏区环绕最内圈的隔离结构。较多数量的隔离结构可以提高LDMOS晶体管的击穿电压。
本实施例的LDMOS晶体管包括环形栅极、环形栅极内侧的源区与环形栅极外侧的环形漏区，源区与环形漏区之间形成环形沟道。环形栅极可以从不同的方向对环形沟道进行控制，因此，本发明的LDMOS晶体管比现有技术中的LDMOS晶体管具有较强的栅极对沟道的控制能力，能够很好的抑制短沟道效应并且增加驱动电流。在驱动电流相同的情况下，本发明的晶体管占用芯片面积更小，利于节省成本。
实施例三
图18、图20、图22和图24是本发明第三实施例LDMOS晶体管的形成过程平面结构示意图。图19、图21、图23和图25是分别是图18、图20、图22和图24沿CC方向的剖面结构示意图。具体形成方法如下：
结合参考图18和图19，提供具有阱区402的衬底401。
具体请参考实施例一和实施例二。
参考图20和图21，在阱区402内形成至少一个环形第一隔离结构404’和至少一个环形第二隔离结构404，第二隔离结构404环绕第一隔离结构404’。在阱区402内形成第一漂移区403’和环形第二漂移区403。第二漂移区403环绕所述第一漂移区403’。第一隔离结构404’位于第一漂移区403’内，第二隔离结构404位于第二漂移区403内。
其他实施例中，在阱区内形成隔离结构与形成漂移区的顺序可以互换。
结合参考图22和图23，在衬底401上形成环形栅介质层406，在所述环形栅介质层406上形成环形栅极407。第一漂移区403’、第一隔离结构404’位于环形栅极407内侧，第一隔离结构404’、第一漂移区403’分别和环栅极407内侧边缘部分在垂直于衬底表面方向上具有环形叠置部分。第二漂移区403、第二隔离结构404位于环形栅极407外侧，第二隔离结构404、第二漂移区403分别和环形栅极外侧边缘部分在垂直于衬底表面方向上具有环形叠置部分。
本实施例中，在环形栅极407的侧壁的周围形成侧墙408，形成侧墙408的方法请参考实施例一。
结合参考图24和图25，在第一隔离结构404’内侧的阱区402内形成漏区405’，在第二隔离结构404外侧形成环形的源区405。
其他实施例中，第一隔离结构至少为两个，至少两个第一隔离结构相互间隔且环环相套。最外圈的第一隔离结构和环形栅极内侧边缘部分在垂直于衬底表面方向上具有环形叠置部分。最内圈的第一隔离结构内侧的阱区内形成漏区。较多数量的隔离结构可以提高LDMOS晶体管的击穿电压。
其他实施例中，第二隔离结构至少为两个，至少两个第二隔离结构相互间隔且环环相套。最内圈的所述第二隔离结构和所述栅极外侧边缘部分在垂直于衬底方向上具有环形叠置部分。最外圈的第二隔离结构外侧阱区内形成环形源区。较多数量的隔离结构可以提高LDMOS晶体管的击穿电压。
继续参考图24和图25。本发明还提供一种LDMOS晶体管。具体包括：
具有阱区402的衬底401；
位于所述阱区402内的漏区405’；
位于所述阱区402内、环绕所述漏区405’的环形的源区405；
位于所述衬底上的环形栅介质层406，位于环形栅介质层406上的环形栅极407，所述漏区405’位于环形栅极407内侧，所述源区405位于所述环形栅极407外侧；
位于所述栅极内侧阱区内的第一漂移区403’，所述漏区405’位于第一漂移区403’内，第一漂移区403’和环形栅极407内侧边缘部分在垂直衬底401表面方向上具有环形叠置；
位于第一漂移区403’内的环形的第一隔离结构404’，第一隔离结构404’环绕漏区405’，第一隔离结构404’和环形栅极407内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述栅极外侧阱区内的环形第二漂移区403，源区405位于第二漂移区403内，第二漂移区403和环形栅极407外侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述第二漂移区403内的环形第二隔离结构404，源区405环绕第二隔离结构404，第二隔离结构404和环形栅极407外侧边缘部分在垂直衬底表面方向上具有环形叠置部分。
其他实施例中，第一隔离结构至少为两个，所述至少两个第一隔离结构相互间隔且环环相套。最外圈的第一隔离结构和环形栅极内侧边缘部分在垂直于衬底表面方向上具有环形叠置部分。最内圈的第一隔离结构内侧的阱区内形成漏区。较多数量的隔离结构可以提高LDMOS晶体管的击穿电压。
其他实施例中，第二隔离结构至少为两个，所述至少两个第二隔离结构相互间隔且环环相套。最内圈的所述第二隔离结构和所述栅极外侧边缘部分在垂直于衬底方向上具有环形叠置部分。最外圈的第二隔离结构外侧阱区内形成环形源区。较多数量的隔离结构可以提高LDMOS晶体管的击穿电压。
本实施例的LDMOS晶体管包括环形栅极、环形栅极内侧的环形源区与环形栅极外侧的环形漏区，环形源区与环形漏区之间形成环形沟道。环形栅极可以从不同的方向对环形沟道进行控制，因此，本发明的LDMOS晶体管比现有技术中的LDMOS晶体管具有较强的栅极对沟道的控制能力，能够很好的抑制短沟道效应并且增加驱动电流。在驱动电流相同的情况下，本发明的晶体管占用芯片面积更小，利于节省成本。
另外，本发明的LDMOS晶体管中的源区和漏区都在漂移区中，可以在源区或漏区的任一区施加高压，因此，发明人可以有选择性的在LDMOS晶体管中施加高压，提高后续在LDMOS晶体管中施加高压的便捷性。
本发明的发明人对第一实施例的LDMOS晶体管结构进行了仿真模拟，以验证本发明的效果。参考图26，图中横坐标为漏极电压（Vd），纵坐标为漏极电流（Id）。图中的曲线1是现有技术形成的N型LDMOS晶体管的I-V特性曲线，图中的曲线2是本发明实施例形成的N型LDMOS晶体管的I-V特性曲线，在相同的漏极电压下，本发明的N型LDMOS晶体管的漏极电流大于现有技术的N型LDMOS晶体管的漏极电流，也就是说，本发明的N型LDMOS晶体管的驱动电流大于现有技术的N型LDMOS晶体管的驱动电流。因此，在驱动电流相同的情况下，本发明的N型LDMOS晶体管占用芯片面积更小，利于节省成本。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种LDMOS晶体管，其特征在于，包括：
具有阱区的衬底；
位于所述阱区内的漏区；
位于所述阱区内、环绕所述漏区的环形源区；
位于所述衬底上的环形栅介质层、位于环形栅介质层上的环形栅极，所述漏区位于所述栅极内侧，所述源区位于所述栅极外侧；
还包括：位于所述栅极内侧阱区内的漂移区，所述漏区位于所述漂移区内，所述漂移区和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述漂移区内的至少两个环形隔离结构，至少两个隔离结构相互间隔且环环相套，最内圈的隔离结构环绕所述漏区，最外圈的隔离结构和栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分。
2.根据权利要求1所述的LDMOS晶体管，其特征在于，还包括：位于所述栅极和栅介质层侧壁的侧墙；
环形的轻掺杂区，所述环形的轻掺杂区位于所述栅极外侧阱区内，与外侧的侧墙在垂直衬底表面方向上具有环形叠置部分，所述源区位于所述轻掺杂区内，所述源区的深度小于或等于所述轻掺杂区的深度。
3.一种LDMOS晶体管的形成方法，其特征在于，包括：
提供具有阱区的衬底；
在所述阱区内形成至少两个环形隔离结构和漂移区，所述至少两个隔离结构在所述漂移区内，至少两个隔离结构相互间隔且环环相套；
在所述衬底上形成环形栅介质层，在所述环形栅介质层上形成环形栅极，所述隔离结构和漂移区位于所述栅极内侧，最外圈所述隔离结构、漂移区分别和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
在最内圈所述隔离结构内侧的阱区形成漏区，在所述栅极外侧的阱区内形成环形源区。
4.根据权利要求3所述的形成方法，其特征在于，形成栅极之后，还包括：
在所述栅极外侧的阱区内形成环形的轻掺杂区，之后，在所述栅极和栅介质层侧壁形成侧墙；
形成侧墙后，在所述环形的轻掺杂区内形成源区，所述轻掺杂区与外侧的侧墙在垂直衬底表面方向上具有环形叠置部分，所述源区的深度小于或等于所述轻掺杂区的深度。
5.一种LDMOS晶体管，其特征在于，包括：
具有阱区的衬底；
位于所述阱区内的源区；
位于所述阱区内、环绕所述源区的环形漏区；
位于所述衬底上的环形栅介质层、位于环形栅介质层上的环形栅极，所述源区位于所述栅极内侧，所述漏区位于所述栅极外侧；
还包括：位于所述栅极外侧阱区内的环形漂移区，所述漏区位于所述漂移区内，所述漂移区和所述栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述漂移区内的至少两个环形隔离结构，所述至少两个隔离结构相互间隔且环环相套，最内圈的隔离结构和环形栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分，漏区环绕最外圈的隔离结构。
6.根据权利要求5所述的LDMOS晶体管，其特征在于，还包括：位于所述栅极和栅介质层侧壁的侧墙；
轻掺杂区，所述轻掺杂区位于所述栅极内侧阱区内，与内侧的侧墙在垂直衬底表面方向上具有环形叠置部分，所述源区位于所述轻掺杂区内，所述源区的深度小于或等于所述轻掺杂区的深度。
7.一种LDMOS晶体管的形成方法，其特征在于，包括：
提供具有阱区的衬底；
在所述阱区内形成至少两个环形隔离结构和环形漂移区，所述至少两个隔离结构在所述漂移区内，所述至少两个隔离结构相互间隔且环环相套；
在所述衬底上形成环形栅介质层，在所述环形栅介质层上形成环形栅极，所述漂移区、隔离结构位于所述栅极外侧，最内圈所述隔离结构、所述漂移区分别和所述环形栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
在最外圈所述隔离结构外侧的阱区内形成环绕所述隔离结构的环形漏区，在所述栅极内侧的阱区内形成源区。
8.根据权利要求7所述的形成方法，其特征在于，形成栅极之后，还包括：
在所述栅极内侧的阱区内形成轻掺杂区，之后，在所述栅极和栅介质层侧壁形成侧墙；
形成侧墙后，在所述轻掺杂区内形成源区，所述轻掺杂区与内侧的侧墙在垂直衬底表面方向上具有环形叠置部分，所述源区的深度小于或等于所述轻掺杂区的深度。
9.一种LDMOS晶体管，其特征在于，包括：
具有阱区的衬底；
位于所述阱区内的漏区；
位于所述阱区内、环绕所述漏区的环形源区；
位于所述衬底上的环形栅介质层，位于环形栅介质层上的环形栅极，所述漏区位于所述栅极内侧，所述源区位于所述栅极外侧；
还包括：
位于所述栅极内侧阱区内的第一漂移区，所述漏区位于所述第一漂移区内，所述第一漂移区和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述第一漂移区内的至少两个环形第一隔离结构，至少两个第一隔离结构相互间隔且环环相套，最外圈的第一隔离结构和环形栅极内侧边缘部分在垂直于衬底表面方向上具有环形叠置部分，所述漏区位于最内圈的第一隔离结构内侧的阱区内；
位于所述栅极外侧阱区内的环形第二漂移区，所述源区位于所述第二漂移区内，所述第二漂移区和所述栅极外侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
位于所述第二漂移区内的至少两个环形第二隔离结构，至少两个第二隔离结构相互间隔且环环相套，最内圈的所述第二隔离结构和所述栅极外侧边缘部分在垂直于衬底方向上具有环形叠置部分，所述环形源区位于最外圈的第二隔离结构外侧阱区内。
10.一种LDMOS晶体管的形成方法，其特征在于，包括：
提供具有阱区的衬底；
在所述阱区内形成至少两个环形第一隔离结构和至少两个环形第二隔离结构，至少两个第一隔离结构相互间隔且环环相套，至少两个第二隔离结构相互间隔且环环相套，所述第二隔离结构环绕所述第一隔离结构；
在所述阱区内形成第一漂移区和环形第二漂移区，所述第二漂移区环绕所述第一漂移区，所述第一隔离结构位于所述第一漂移区内，所述第二隔离结构位于所述第二漂移区内；
在所述衬底上形成环形栅介质层，在所述环形栅介质层上形成环形栅极；
所述第一漂移区、第一隔离结构位于所述栅极内侧，最外圈的第一隔离结构、所述第一漂移区分别和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；
所述第二漂移区、第二隔离结构位于所述栅极外侧，最内圈的所述第二隔离结构、所述第二漂移区分别和所述栅极外侧边缘部分在垂直于衬底方向上具有环形叠置部分；
在最内圈所述第一隔离结构内侧的阱区内形成漏区，在最外圈所述第二隔离结构外侧阱区内形成环形源区。
CN201310231955.3A 2013-06-09 2013-06-09 Ldmos晶体管及其形成方法 Active CN104241354B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310231955.3A CN104241354B (zh) 2013-06-09 2013-06-09 Ldmos晶体管及其形成方法
US14/061,179 US9543411B2 (en) 2013-06-09 2013-10-23 Lateral double diffusion metal-oxide-semiconductor (LDMOS) transistors and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310231955.3A CN104241354B (zh) 2013-06-09 2013-06-09 Ldmos晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN104241354A CN104241354A (zh) 2014-12-24
CN104241354B true CN104241354B (zh) 2018-03-06

Family

ID=52004749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310231955.3A Active CN104241354B (zh) 2013-06-09 2013-06-09 Ldmos晶体管及其形成方法

Country Status (2)

Country Link
US (1) US9543411B2 (zh)
CN (1) CN104241354B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826201A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104659101A (zh) * 2015-02-10 2015-05-27 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
EP3151283A1 (en) * 2015-09-29 2017-04-05 Nexperia B.V. Vertical dmos bjt semiconductor device
CN110021663B (zh) 2018-01-09 2023-08-15 联华电子股份有限公司 半导体元件
CN111613532B (zh) * 2019-02-25 2023-08-22 中芯国际集成电路制造(上海)有限公司 一种场效应管的形成方法和场效应管
CN110024134B (zh) * 2019-02-28 2020-06-26 长江存储科技有限责任公司 具有增大的击穿电压的高电压半导体器件及其制造方法
CN114068701B (zh) * 2020-07-30 2024-03-19 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法
CN117320452B (zh) * 2023-11-29 2024-04-05 合肥晶合集成电路股份有限公司 多次可编程器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201444A (zh) * 2010-03-25 2011-09-28 株式会社东芝 半导体装置
CN102610521A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 非对称高压mos器件的制造方法及结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
US20030001216A1 (en) * 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
KR100875159B1 (ko) * 2007-05-25 2008-12-22 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
US9748383B2 (en) * 2008-02-15 2017-08-29 X-Fab Semiconductor Foundries Ag Transistor
US9330979B2 (en) * 2008-10-29 2016-05-03 Tower Semiconductor Ltd. LDMOS transistor having elevated field oxide bumps and method of making same
US8222130B2 (en) * 2009-02-23 2012-07-17 Globalfoundries Singapore Pte. Ltd. High voltage device
JP5534298B2 (ja) * 2009-06-16 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置
US8138051B2 (en) * 2009-06-19 2012-03-20 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with high voltage transistor and method of manufacture thereof
US20110079849A1 (en) * 2009-10-06 2011-04-07 Ting-Zhou Yan Lateral-diffusion metal-oxide-semiconductor device
US20130093015A1 (en) * 2010-03-01 2013-04-18 X-Fab Semiconductor Foundries Ag High voltage mos transistor
US8772871B2 (en) * 2010-08-20 2014-07-08 Freescale Semiconductor, Inc. Partially depleted dielectric resurf LDMOS
TWI451572B (zh) * 2011-01-26 2014-09-01 Richtek Technology Corp 雙擴散金屬氧化物半導體元件及其製造方法
US8575692B2 (en) * 2011-02-11 2013-11-05 Freescale Semiconductor, Inc. Near zero channel length field drift LDMOS
US9236472B2 (en) * 2012-04-17 2016-01-12 Freescale Semiconductor, Inc. Semiconductor device with integrated breakdown protection
US8853780B2 (en) * 2012-05-07 2014-10-07 Freescale Semiconductor, Inc. Semiconductor device with drain-end drift diminution
US9231083B2 (en) * 2012-06-29 2016-01-05 Freescal Semiconductor Inc. High breakdown voltage LDMOS device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201444A (zh) * 2010-03-25 2011-09-28 株式会社东芝 半导体装置
CN102610521A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 非对称高压mos器件的制造方法及结构

Also Published As

Publication number Publication date
US9543411B2 (en) 2017-01-10
US20140361366A1 (en) 2014-12-11
CN104241354A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
CN104241354B (zh) Ldmos晶体管及其形成方法
CN105448979B (zh) 横向双扩散场效应管及其形成方法
CN102318045B (zh) 改良式击穿电压的边缘端点
CN107408574B (zh) 一种半导体超级结功率器件及其制造方法
CN104992977B (zh) Nldmos器件及其制造方法
US20160181369A1 (en) Jfet device and its manufacturing method
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN107093622B (zh) 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
CN112864246B (zh) 超结器件及其制造方法
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN107425046A (zh) 一种ldmos器件及其制作方法
CN106206735A (zh) Mosfet及其制造方法
CN106887451B (zh) 超结器件及其制造方法
CN103872054B (zh) 一种集成器件及其制造方法、分立器件、cdmos
CN104779295B (zh) 一种半超结mosfet结构及其制作方法
CN102709190B (zh) Ldmos场效应晶体管及其制作方法
CN104599974B (zh) 半导体结构及其形成方法
CN104282762B (zh) 射频横向双扩散场效应晶体管及其制作方法
CN104779296B (zh) 一种非对称超结mosfet结构及其制作方法
CN208028069U (zh) 具有埋层结构的新型双面阶梯埋氧型soi ldmos
CN102751198B (zh) 半导体器件中mos晶体管的形成方法
TW201248853A (en) Semiconductor structure and method for operating the same
CN107134492B (zh) 超级结功率器件及其制造方法
CN104966732B (zh) GaAs基pHEMT器件及其制备方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant