CN107134492B - 超级结功率器件及其制造方法 - Google Patents
超级结功率器件及其制造方法 Download PDFInfo
- Publication number
- CN107134492B CN107134492B CN201610107822.9A CN201610107822A CN107134492B CN 107134492 B CN107134492 B CN 107134492B CN 201610107822 A CN201610107822 A CN 201610107822A CN 107134492 B CN107134492 B CN 107134492B
- Authority
- CN
- China
- Prior art keywords
- doping
- region
- power device
- junction power
- doping type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 210000000746 body region Anatomy 0.000 claims abstract description 28
- 238000002347 injection Methods 0.000 claims abstract description 23
- 239000007924 injection Substances 0.000 claims abstract description 23
- 238000002513 implantation Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 23
- 238000011084 recovery Methods 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明的公开了一种超级结功率器件包括：第一掺杂类型的衬底外延层，其内设置有第一掺杂类型的漏区和若干个侧壁倾斜的第二掺杂类型的柱状外延掺杂区；第二掺杂类型的体区，其设置在每个所述柱状外延掺杂区的顶端，所述体区内设有第一掺杂类型的源区；JFET区，其位于每两个相邻的所述体区之间，所述体区和JFET区之上设有栅氧化层，所述栅氧化层之上设有栅极；其中，所述柱状外延掺杂区的侧壁两侧及底部的衬底外延层内设有第二掺杂类型的补偿注入区。本发明的超级结功率器件能够在保持导通电阻基本不变的条件下提高击穿电压，并改善其反向恢复特性，而且制造工艺简单，易于实现。
Description
技术领域
本发明属于半导体功率器件技术领域，特别是涉及一种超级结功率器件及其制造方法。
背景技术
超级结功率器件是在衬底外延层内形成多个柱状外延掺杂区，柱状外延掺杂区与衬底外延层具有相反的掺杂类型，在柱状外延掺杂区与衬底外延层之间载流子容易互相耗尽从而提高超级结功率器件的击穿电压。现有技术中，超结功率器件的制造方法通常是先生长一层或者双层的衬底外延层，然后在衬底外延层内形成沟槽，然后进行衬底外延层材料生长从而在沟槽内形成柱状外延掺杂区。现有技术的技术缺点是如果保持超结功率器件的导通电阻不变，其击穿电压就无法持续提高，而如果通过提高衬底外延层的厚度来改善击穿电压，其导通电阻就会变大。
专利号为201510024006.7的中国专利中提出了一种超级结功率器件的制造方法，在沟槽形成后、柱状外延掺杂区形成前，进行带角度的N型离子注入从而在沟槽的侧壁两侧及底部形成N型注入层，该N型注入层能够中和从柱状外延掺杂区扩散过来的P型杂质的区域，也即能防止柱状外延掺杂区的P型杂质扩散进入到衬底外延层内，避免出现柱状外延掺杂区宽度变宽、掺杂变淡，这能大大降低超级结功率器件的导通电阻。但是该技术存在以下缺点，由于柱状外延掺杂区的侧壁通常都有倾斜的角度，这使得柱状外延掺杂区的底部宽度变小从而破坏了柱状外延掺杂区底部的电荷平衡，而柱状外延掺杂区底部最先发生碰撞电离，这使得超级结功率器件的击穿电压降低。
发明内容
针对上述技术问题，本发明中提出了一种超级结功率器件及其制造方法，在侧壁倾斜的柱状外延掺杂区的侧壁两侧及底部的衬底外延层内设有补偿注入区，这样可以调节柱状外延掺杂区底部部位的掺杂浓度，提高超级结功率器件的击穿电压，并改善其反向恢复特性。
为了实现根据本发明的这些目的和其它优点，提供了一种超级结功率器件，包括：
第一掺杂类型的衬底外延层，其内设置有第一掺杂类型的漏区和若干个侧壁倾斜的第二掺杂类型的柱状外延掺杂区；
第二掺杂类型的体区，其设置在每个所述柱状外延掺杂区的顶端，所述体区内设有第一掺杂类型的源区；
JFET区，其位于每两个相邻的所述体区之间，所述体区和JFET区之上设有栅氧化层，所述栅氧化层之上设有栅极；
其中，所述柱状外延掺杂区的侧壁两侧及底部的衬底外延层内设有第二掺杂类型的补偿注入区。
优选的，所述柱状外延掺杂区的侧壁倾斜的角度范围为大于80度且小于90度。
优选的，所述补偿注入区的掺杂浓度不高于所述柱状外延掺杂区的掺杂浓度。
优选的，所述补偿注入区的外侧壁垂直，所述补偿注入区的内侧壁倾斜。
优选的，所述栅极是覆盖该超级结功率器件沟道区及所述JFET区的全栅栅极。
优选的，所述栅极是覆盖并超出该超级结功率器件沟道区且在所述JFET区之上断开的分栅栅极。
优选的，所述第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂。
优选的，所述第一掺杂类型为p型掺杂，所述第二掺杂类型为n型掺杂。
一种上述超级结功率器件的制造方法，包括以下步骤：
步骤一：提供一第一掺杂类型的衬底外延层并进行刻蚀，形成凹陷在所述衬底外延层内的多个侧壁倾斜的沟槽，所述侧壁倾斜的角度范围为大于80度且小于90度；
步骤二：进行第二掺杂类型的离子注入，在所述沟槽的侧壁两侧及底部的所述衬底外延层内形成第二掺杂类型的补偿注入区；
步骤三：进行氧化，使所述补偿注入区进一步扩散，然后去除所述氧化形成的氧化层；
步骤四：进行第二掺杂类型的衬底外延层材料生长，在所述沟槽内形成第二掺杂类型的柱状外延掺杂区；
步骤五：在所述柱状外延掺杂区的顶端形成第二掺杂类型的体区；
步骤六：形成超级结功率器件的栅氧化层和栅极；
步骤七：形成超级结功率器件的源区、漏区以及所述源区、栅极、漏区的电极接触体。
本发明至少包括以下有益效果：
本发明提出的一种超级结功率器件及其制造方法，在柱状外延掺杂区的侧壁两侧及底部的衬底外延层内形成补偿注入区，能够调节衬底外延层内的杂质掺杂，特别是靠近柱状外延掺杂区底部的衬底外延层区域的杂质掺杂，从而使超级结区域更加垂直，电荷更容易平衡，进而在不提高导通电阻的前提下提高超级结功率器件的击穿电压，并改善其反向恢复特性，而且制造工艺简单，易于实现。
本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
图1是本发明提出的超级结功率器件的第一个实施例的剖面结构示意图；
图2是本发明提出的超级结功率器件的第二个实施例的剖面结构示意图；
图3至图6是本发明提出的超级结功率器件制造方法的一个实施例的制造工艺流程示意图；
图7是一个实施例中，不同注入剂量的补偿注入区得到的超级结功率器件的击穿电压曲线示意图。
具体实施方式
下面结合附图对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
应当理解，本发明所使用的诸如“具有”、“包含”以及“包括”术语并不配出一个或多个其它元件或其组合的存在或添加。
同时，为清楚地说明本发明的具体实施方式，说明书附图中所列示意图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制造引起的偏差等，如刻蚀得到的曲线通常具有弯曲或圆润的特点，在本发明实施例中均以矩形表示。
超级结功率器件通常包括元胞区和终端区，其中，元胞区用于获得低导通电阻，终端区用于提高元胞区中最边缘的元胞的耐压；终端区是超级结功率器件中的通用结构，根据不同产品的要求有不同的设计结构，在本发明实施列中不再展示和描述超级结功率器件的终端区的具体结构，本发明主要在元胞区做了改进。
图1是本发明提出的一种超级结功率器件的第一个实施例的剖面结构示意图，图1中示出了本发明的一种超级结功率器件的元胞区的剖面结构，本发明的一种超级结功率器件的元胞区包括：第一掺杂类型的衬底外延层200和衬底外延层200底部的第一掺杂类型的漏区210；衬底外延层200的材质优选为硅，但不局限于为硅。衬底外延层200的内部设有凹陷在衬底外延层200内的用于与衬底外延层200杂质形成电荷平衡的多个侧壁倾斜的第二掺杂类型的柱状外延掺杂区202，本实施例中仅示出了3个柱状外延掺杂区202，其数量多少可根据具体产品设计要求确定。柱状外延掺杂区202的侧壁倾斜的角度Φ的范围为80℃<Φ<90℃，优选的范围为88℃<Φ<90℃。
在每个柱状外延掺杂区202的顶部分别设有第二掺杂类型的体区203，且每个体区203超出相对应的柱状外延掺杂区202两侧并延伸至衬底外延层200的内部。在每个体区203的内部分别设有第一掺杂类型的源区206。
在柱状外延掺杂区202的侧壁两侧及底部的衬底外延层内设有第二掺杂类型的补偿注入区201，补偿注入区201的掺杂浓度优选的应低于柱状外延掺杂区202的掺杂浓度，补偿注入区201主要用于调节靠近柱状外延掺杂区202底部的衬底外延层区域的掺杂浓度，以达到最佳的电荷平衡，提高器件的击穿电压。在柱状外延掺杂区的侧壁两侧及底部的衬底外延层内形成补偿注入区，能够调节衬底外延层内的杂质掺杂，特别是靠近柱状外延掺杂区底部的衬底外延层区域的杂质掺杂，从而使超级结区域更加垂直，电荷更容易平衡，进而在不提高导通电阻的前提下提高超级结功率器件的击穿电压，也就是不增加器件厚度的同时，提高了超级结功率器件的击穿电压，并改善其反向恢复特性，而且制造工艺简单，易于实现。
上述技术方案中，相邻的体区203之间的衬底外延层部分是器件的JFET区400，JFET区400是器件内寄生的结型场效应管区域。在体区203和JFET区400之上设有栅氧化层204，在栅氧化层204之上设有栅极205，该栅极205是覆盖沟道区，沟道区是器件在工作时在体区内形成的反型层(图中未示出)及JFET区400的全栅栅极。
本发明的所述第一掺杂类型和第二掺杂类型为相反的掺杂类型，即若所述第一掺杂类型为n型掺杂，则所述第二掺杂类型为p型掺杂；若所述第一掺杂类型为p型掺杂，则所述第二掺杂类型为n型掺杂。
在超级结功率器件中，栅极之间由绝缘介质层隔离，在所述绝缘介质层的内部还设有接触孔，该接触孔内填充有金属层，该金属层应覆盖栅极并且同时与体区203和源区206形成欧姆接触。凡现有技术中的通用结构，在本发明实施列中不再进行示意和详细描述。
图2是本发明提出的一种超级结功率器件结构的第二个实施例的剖面结构示意图，与图1所示的超级结功率器件相比较，本发明的一种超级结功率器件，栅极205还可以是覆盖沟道区并超出覆盖沟道区来确保对沟道区的全覆盖，并在JFET区400之上断开形成分栅结构的栅极205，分栅结构的栅极205可以降低栅漏电容，从而降低器件在开启和关断时的栅漏电容突变。
图3至图6是本发明提出的一种超级结功率器件的制造方法的一个实施例的工艺流程示意图。
首先，如图3所示，对第一掺杂类型的衬底外延层200进行刻蚀，形成凹陷在衬底外延层200内的多个侧壁倾斜的沟槽，该沟槽侧壁倾斜的角度Φ的范围为85℃-90℃。具体工艺步骤包括：在衬底外延层200的表面形成硬掩膜层300，硬掩膜层300通常为ONO结构，包括依次叠加于衬底外延层200表面的第一氧化层、第二氮化层和第三氧化层；然后进行光刻工艺定义出沟槽的位置，再将所述沟槽位置处的硬掩膜层去除，然后以刻蚀后剩余的硬掩膜层300为掩膜对所述沟槽位置处的衬底外延层进行刻蚀从而在衬底外延层200内形成多个侧壁倾斜的沟槽，所刻蚀形成的沟槽的侧壁倾斜的角度Φ的范围为80℃<Φ<90℃，优选的范围为88℃<Φ<90℃。
接下来，如图4所示，进行倾斜或者垂直的第二掺杂类型的离子注入，在所述沟槽的侧壁两侧及底部的衬底外延层200内形成第二掺杂类型的补偿注入区201，通过控制该步的离子注入角度和注入剂量应使得最终形成的补偿注入区201具有垂直的外侧壁和倾斜的内侧壁以达到最佳的电荷平衡，从而提高击穿电压。然后进行氧化，使补偿注入区201进一步扩散，然后去除所述氧化形成的氧化层。
本发明所述第一掺杂类型与第二掺杂类型为相反的掺杂类型，优选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型。
接下来，如图5所示，刻蚀掉硬掩膜层300，然后进行第二掺杂类型的衬底外延层材料生长，最后进行平坦化处理从而形成柱状外延掺杂区202，柱状外延掺杂区202的掺杂浓度优选的应大于补偿注入区201的掺杂浓度。然后通过光刻工艺定义出体区的位置，并进行第二掺杂类型的离子注入，在每个柱状外延掺杂区202的顶部形成第二掺杂类型的体区203，体区203超出相对应的柱状外延掺杂区202两侧以延伸至衬底外延层200的内部。
接下来，如图6所示，在体区203和衬底外延层201之上形成栅氧化层204和栅极205。栅氧化层204的材质优选的为氧化硅、氮化硅、氮氧化硅、氧化铪或高介电常数的绝缘材料。
接下来，进行源区光刻以定义出器件的源区位置，然后进行第一掺杂类型的离子注入，在体区内形成源区；之后覆盖所形成的结构淀积绝缘介质层，绝缘介质层的材质可以为硅玻璃、硼磷硅玻璃或磷硅玻璃；之后进行光刻定义出接触孔的位置，然后刻蚀绝缘介质层以在绝缘介质层的内部形成接触孔；之后进行第二掺杂类型的离子注入，在体区内形成体区接触区，体区接触区为业界所熟知的结构，用于降低后续形成的欧姆接触的接触电阻；然后覆盖所形成的结构淀积金属层，金属层在接触孔内同时与体区和源区形成欧姆接触，然后刻蚀所述金属层以形成源电极和栅电极；最后，在衬底外延层内形成第一掺杂类型的漏区，并淀积金属层形成漏电极。以上工艺均为业界所熟知的，本发明实施列中不再详细描述。
图7是一个实施例中的不同注入剂量的补偿注入区得到的超级结功率器件的击穿电压曲线示意图，由图7可知，随着补偿注入区的注入剂量的不断增加，超级结功率器件的击穿电压逐渐增加，当电荷平衡达到最佳时，也就是补偿注入区的注入剂量在3.8x1012/cm2时，超级结功率器件的击穿电压达到最大，达到了870V，此后，随着注入补偿注入区的注入剂量的进一步增大，超级结功率器件的击穿电压又开始迅速减小，这说明随着注入补偿注入区的注入剂量的进一步增大，超级结功率器件的电荷平衡又开始被破坏，影响了其击穿电压。
本发明的具体实施方式中凡未涉到的说明属于本领域的公知技术，可参考公知技术加以实施。
由上所述，本发明的超级结功率器件在侧壁倾斜的柱状外延掺杂区的侧壁两侧及底部的衬底外延层内设有补偿注入区，通过调节柱状外延掺杂区底部部位的掺杂浓度，使超级结区域更加垂直，电荷更容易平衡，进而在不提高导通电阻的前提下提高超级结功率器件的击穿电压，并改善其反向恢复特性。其中，随着补偿注入区的注入剂量的不断增加，超级结功率器件的击穿电压逐渐增加，当电荷平衡达到最佳时，超级结功率器件的击穿电压达到最大，此后，随着注入补偿注入区的注入剂量的进一步增大，超级结功率器件的击穿电压又开始迅速减小。根据上述补偿注入区注入剂量与器件击穿电压的关系，进行柱状外延掺杂区底部部位的掺杂浓度的调节，选择电荷平衡达到最佳时补偿注入区的注入剂量，即可在不提高导通电阻的前提下实现超级结功率器件击穿电压的最大化。
以上具体实施方式及实施例是对本发明提出的一种超结功率器件及其制造方法技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (8)
1.一种超级结功率器件，其特征在于，包括：
第一掺杂类型的衬底外延层，其内设置有第一掺杂类型的漏区和若干个侧壁倾斜的第二掺杂类型的柱状外延掺杂区；
第二掺杂类型的体区，其设置在每个所述柱状外延掺杂区的顶端，所述体区内设有第一掺杂类型的源区；
JFET区，其位于每两个相邻的所述体区之间，所述体区和JFET区之上设有栅氧化层，所述栅氧化层之上设有栅极；
其中，所述柱状外延掺杂区的侧壁两侧及底部的衬底外延层内设有第二掺杂类型的补偿注入区；
所述补偿注入区的掺杂浓度不高于所述柱状外延掺杂区的掺杂浓度。
2.如权利要求1所述的超级结功率器件，其特征在于，所述柱状外延掺杂区的侧壁倾斜的角度范围为大于80度且小于90度。
3.如权利要求1所述的超级结功率器件，其特征在于，所述补偿注入区的外侧壁垂直，所述补偿注入区的内侧壁倾斜。
4.如权利要求1所述的超级结功率器件，其特征在于，所述栅极是覆盖该超级结功率器件沟道区及所述JFET区的全栅栅极。
5.如权利要求1所述的超级结功率器件，其特征在于，所述栅极是覆盖并超出该超级结功率器件沟道区且在所述JFET区之上断开的分栅栅极。
6.如权利要求1所述的超级结功率器件，其特征在于，所述第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂。
7.如权利要求1所述的超级结功率器件，其特征在于，所述第一掺杂类型为p型掺杂，所述第二掺杂类型为n型掺杂。
8.一种超级结功率器件的制造方法，其特征在于，包括以下步骤：
步骤一：提供一第一掺杂类型的衬底外延层并进行刻蚀，形成凹陷在所述衬底外延层内的多个侧壁倾斜的沟槽，所述侧壁倾斜的角度范围为大于80度且小于90度；
步骤二：进行第二掺杂类型的离子注入，在所述沟槽的侧壁两侧及底部的所述衬底外延层内形成第二掺杂类型的补偿注入区；
步骤三：进行氧化，使所述补偿注入区进一步扩散，然后去除所述氧化形成的氧化层；
步骤四：进行第二掺杂类型的衬底外延层材料生长，在所述沟槽内形成第二掺杂类型的柱状外延掺杂区；
步骤五：在所述柱状外延掺杂区的顶端形成第二掺杂类型的体区；
步骤六：形成超级结功率器件的栅氧化层和栅极；
步骤七：形成超级结功率器件的源区、漏区以及所述源区、栅极、漏区的电极接触体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610107822.9A CN107134492B (zh) | 2016-02-26 | 2016-02-26 | 超级结功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610107822.9A CN107134492B (zh) | 2016-02-26 | 2016-02-26 | 超级结功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107134492A CN107134492A (zh) | 2017-09-05 |
| CN107134492B true CN107134492B (zh) | 2020-01-14 |
Family
ID=59721796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610107822.9A Active CN107134492B (zh) | 2016-02-26 | 2016-02-26 | 超级结功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107134492B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429140A (zh) * | 2019-08-06 | 2019-11-08 | 上海朕芯微电子科技有限公司 | 一种超结mosfet结构及其制备方法 |
| CN112201685B (zh) * | 2020-09-08 | 2022-02-11 | 浙江大学 | 一种超级结器件及电介质组合终端 |
| CN117133791B (zh) * | 2023-10-26 | 2024-01-26 | 江苏应能微电子股份有限公司 | 一种自适应超结沟槽式mosfet器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373086B1 (en) * | 2000-06-29 | 2002-04-16 | International Business Machines Corporation | Notched collar isolation for suppression of vertical parasitic MOSFET and the method of preparing the same |
| CN103681779A (zh) * | 2012-09-11 | 2014-03-26 | 无锡华润上华半导体有限公司 | 一种场效应晶体管结构及其制作方法 |
| CN104517853A (zh) * | 2014-05-15 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 超级结半导体器件制造方法 |
| CN104637821A (zh) * | 2015-01-19 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101630734B1 (ko) * | 2007-09-21 | 2016-06-16 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자 |
-
2016
- 2016-02-26 CN CN201610107822.9A patent/CN107134492B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373086B1 (en) * | 2000-06-29 | 2002-04-16 | International Business Machines Corporation | Notched collar isolation for suppression of vertical parasitic MOSFET and the method of preparing the same |
| CN103681779A (zh) * | 2012-09-11 | 2014-03-26 | 无锡华润上华半导体有限公司 | 一种场效应晶体管结构及其制作方法 |
| CN104517853A (zh) * | 2014-05-15 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 超级结半导体器件制造方法 |
| CN104637821A (zh) * | 2015-01-19 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107134492A (zh) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210288179A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5089284B2 (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| US7183610B2 (en) | Super trench MOSFET including buried source electrode and method of fabricating the same | |
| CN102412260B (zh) | 超级结半导体器件的终端保护结构及制作方法 | |
| US8030705B2 (en) | Semiconductor device and method of fabricating the same | |
| US10263070B2 (en) | Method of manufacturing LV/MV super junction trench power MOSFETs | |
| US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TWI434417B (zh) | 具有對高電壓應用之改良終端結構的溝渠式ｄｍｏｓ裝置 | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| JP2004535067A (ja) | トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法 | |
| WO2004054000A1 (en) | Trench mosfet having implanted drain-drift region and process for manufacturing the same | |
| US9000516B2 (en) | Super-junction device and method of forming the same | |
| US20100090270A1 (en) | Trench mosfet with short channel formed by pn double epitaxial layers | |
| CN112864246B (zh) | 超结器件及其制造方法 | |
| CN107134492B (zh) | 超级结功率器件及其制造方法 | |
| US6645815B2 (en) | Method for forming trench MOSFET device with low parasitic resistance | |
| CN102709190B (zh) | Ldmos场效应晶体管及其制作方法 | |
| US11652170B2 (en) | Trench field effect transistor structure free from contact hole | |
| CN113921401B (zh) | 一种超结和sgt新型复合mosfet及其制造方法 | |
| JP6421337B2 (ja) | 半導体装置 | |
| CN111697058A (zh) | 半导体器件 | |
| US12009419B2 (en) | Superjunction semiconductor device and method of manufacturing same | |
| CN118073424A (zh) | 一种碳化硅功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Unit C102-1, International Science Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province, 215000 Patentee after: Suzhou Dongwei Semiconductor Co.,Ltd. Address before: Unit C102-1, International Science Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province, 215000 Patentee before: SU ZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd. |