CN102610521A - 非对称高压mos器件的制造方法及结构 - Google Patents
非对称高压mos器件的制造方法及结构 Download PDFInfo
- Publication number
- CN102610521A CN102610521A CN2011100211884A CN201110021188A CN102610521A CN 102610521 A CN102610521 A CN 102610521A CN 2011100211884 A CN2011100211884 A CN 2011100211884A CN 201110021188 A CN201110021188 A CN 201110021188A CN 102610521 A CN102610521 A CN 102610521A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- drain terminal
- trap
- source
- source end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种非对称高压MOS器件的制造方法，包括步骤：在版图设计过程中对源区和源端的浅沟槽隔离区域的尺寸进行调节，保持源区和源端的浅沟槽隔离区域的总的横向尺寸不变、减少所述源端的浅沟槽隔离区域的横向尺寸、增大所述源区的横向尺寸；在制造过程中采用调节尺寸后的源端的浅沟槽隔离区域版图形成器件源端的浅沟槽。本发明还公开了一种非对称高压MOS器件结构。本发明能在保持器件的总尺寸不变的条件下，降低源端的等效通路电阻、提升器件的驱动电流。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种非对称高压MOS器件的制造方法，本发明还涉及采用该方法制成的非对称高压MOS器件结构。
背景技术
在现有非对称高压MOS器件的结构中，其源区及相应的源端的体区为了节省面积往往是紧邻并连接在一起。现有非对称高压NMOS器件形成于硅衬底上的高压P阱中，在所述高压P阱中形成有源端的N型漂移区、漏端的N型漂移区、源端的P阱、漏端的P阱；所述源端的P阱和所述漏端的P阱和所述高压P阱形成体区；所述源端的P阱和所述源端的N型漂移区相接触。在所述硅衬底上形成有浅沟槽隔离(STI)，所述浅沟槽隔离由浅沟槽和填充于所述浅沟槽中的浅沟槽氧化层组成；源端的浅沟槽隔离形成于所述源端的N型漂移区中、漏端的浅沟槽隔离形成于所述漏端的N型漂移区中，所述源端的浅沟槽隔离的横向尺寸等于所述漏端的浅沟槽隔离的横向尺寸。所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压P阱、部分源端的N型漂移区和部分漏端的N型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上。所述源区和所述漏区都由N型离子注入区组成，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的N型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的N型漂移区中；所述漏区和所述源区的横向尺寸相同。所述体区由源端体引出区和漏端体引出区引出；所述源端体引出区和所述漏端体引出区都由P型离子注入区组成，所述源端体引出区位于所述源端的P阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的P阱中；所述漏端的P阱和所述漏区间隔离有浅沟槽隔离氧化层。
如图1所示，为现有非对称高压NMOS器件的版图示意图。图1中S-A所标示的距离为位于所述源端的N型漂移区中的所述源端的浅沟槽隔离的横向尺寸，S-B为所述源区的横向尺寸，D-A所标示的距离为位于所述漏端的N型漂移区中的所述漏端的浅沟槽隔离的横向尺寸，D-B为所述漏区的横向尺寸。现有非对称高压MOS器件的版图中，S-A的大小等于D-A的大小，S-B的大小等于D-B的大小。体区由P阱组成，在漏区侧，所述P阱和所述漏区相隔有浅沟槽隔离氧化层；在源区侧，所述P阱和所述源区相连即所述体区和所述源区相连。所述体区由形成于所述P阱中的体引出区引出，所述体引出区包括源端体引出区和漏端体引出区，其中所述源端体引出区和所述源区相连，所述漏端体引出区和所述漏区相隔有浅沟槽隔离氧化层。
通常，由于所述体区的P阱浓度要大于高压P阱的浓度。但是，采用高的所述体区的P阱的掺杂浓度带来的一个问题是，由于在源区侧，所述P阱和源区相连，所述P阱的的横向扩散会使得源端即源区侧的电流通路横截面变窄，即源端的等效通路电阻变大，从而使得该器件的驱动电流偏小。
发明内容
本发明所要解决的技术问题是提供一种非对称高压MOS器件的制造方法，能在保持器件的总尺寸不变的条件下，降低源端的等效通路电阻、提升器件的驱动电流；为此，本发明还提供一种采用该方法制成的非对称高压MOS器件结构。
为解决上述技术问题，本发明提供的非对称高压MOS器件的制造方法包括如下步骤：
步骤一、在版图设计过程中，保持非对称高压MOS器件的总尺寸、及源端的漂移区和体区的版图尺寸不变，对源区和所述源端的浅沟槽隔离区域的尺寸进行调节，所述源区和所述源端的浅沟槽隔离区域形成横向接触，保持所述源区和所述源端的浅沟槽隔离区域的总的横向尺寸不变、减少所述源端的浅沟槽隔离区域的横向尺寸、增大所述源区的横向尺寸。
步骤二、在制造过程中采用步骤一中所设计的所述源端的浅沟槽隔离区域版图形成非对称高压MOS器件的所述源端的浅沟槽。
进一步的改进是，所述源端的浅沟槽隔离区域的横向尺寸小于漏端的浅沟槽隔离区域的横向尺寸；所述源区的横向尺寸大于漏区的横向尺寸。
进一步的改进是，所述源端的浅沟槽隔离区域的横向尺寸比所述漏端的浅沟槽隔离区域的横向尺寸小0.2μm～0.6μm；所述源区的横向尺寸比所述漏区的横向尺寸大0.2μm～0.6μm。
进一步的改进是，所述非对称高压MOS器件为非对称高压NMOS器件，步骤二包括如下步骤：在硅衬底上形成高压P阱的步骤。在所述高压P阱中形成源端的N型漂移区、漏端的N型漂移区、源端的P阱、漏端的P阱；所述源端的P阱和所述漏端的P阱和所述高压P阱形成体区；所述源端的P阱和所述源端的N型漂移区相接触。在硅衬底上形成浅沟槽，源端的浅沟槽形成于所述源端的N型漂移区中、漏端的浅沟槽形成于所述漏端的N型漂移区中，所述源端的浅沟槽的横向尺寸小于漏端的浅沟槽的横向尺寸；在所述浅沟槽填入氧化硅形成浅沟槽隔离氧化层，由所述浅沟槽和填充于所述浅沟槽氧化层组成浅沟槽隔离。形成栅极，所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压P阱、部分源端的N型漂移区和部分漏端的N型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上。进行N型离子注入形成源区、漏区，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的N型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的N型漂移区中；进行P型离子注入形成源端体引出区和漏端体引出区，所述源端体引出区位于所述源端的P阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的P阱中，所述漏端的P阱和所述漏区间隔离有浅沟槽隔离氧化层。
进一步的改进是，所述非对称高压MOS器件为非对称高压PMOS器件，步骤二包括如下步骤：在硅衬底上形成高压N阱的步骤。在所述高压N阱中形成源端的P型漂移区、漏端的P型漂移区、源端的N阱、漏端的N阱；所述源端的N阱和所述漏端的N阱和所述高压N阱形成体区；所述源端的N阱和所述源端的P型漂移区相接触。在硅衬底上形成浅沟槽，源端的浅沟槽形成于所述源端的P型漂移区中、漏端的浅沟槽形成于所述漏端的P型漂移区中，所述源端的浅沟槽的横向尺寸小于漏端的浅沟槽的横向尺寸；在所述浅沟槽填入氧化硅形成浅沟槽隔离氧化层，由所述浅沟槽和填充于所述浅沟槽氧化层组成浅沟槽隔离。形成栅极，所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压N阱、部分源端的P型漂移区和部分漏端的P型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上。进行P型离子注入形成源区、漏区，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的P型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的P型漂移区中；进行N型离子注入形成源端体引出区和漏端体引出区，所述源端体引出区位于所述源端的N阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的N阱中，所述漏端的N阱和所述漏区间隔离有浅沟槽隔离氧化层。
为解决上述技术问题，本发明提供的非对称高压MOS器件包括体区，源区、源端的漂移区、源端的浅沟槽隔离，漏区、漏端的漂移区、漏端的浅沟槽隔离，栅极。所述源端的浅沟槽隔离区域的横向尺寸小于所述漏端的浅沟槽隔离区域的横向尺寸；所述源区的横向尺寸大于漏区的横向尺寸。
进一步的改进是，所述源端的浅沟槽隔离区域的横向尺寸比所述漏端的浅沟槽隔离区域的横向尺寸小0.2μm～0.6μm；所述源区的横向尺寸比所述漏区的横向尺寸大0.2μm～0.6μm。
进一步的改进是，所述非对称高压MOS器件为非对称高压NMOS器件，形成于硅衬底上的高压P阱中，在所述高压P阱中形成有源端的N型漂移区、漏端的N型漂移区、源端的P阱、漏端的P阱；所述源端的P阱和所述漏端的P阱和所述高压P阱形成体区；所述源端的P阱和所述源端的N型漂移区相接触。在所述硅衬底上形成有浅沟槽隔离，所述浅沟槽隔离由浅沟槽和填充于所述浅沟槽中的浅沟槽氧化层组成；源端的浅沟槽隔离形成于所述源端的N型漂移区中、漏端的浅沟槽隔离形成于所述漏端的N型漂移区中，所述源端的浅沟槽隔离的横向尺寸小于所述漏端的浅沟槽隔离的横向尺寸。所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压P阱、部分源端的N型漂移区和部分漏端的N型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上。所述源区和所述漏区都由N型离子注入区组成，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的N型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的N型漂移区中。所述体区由源端体引出区和漏端体引出区引出；所述源端体引出区和所述漏端体引出区都由P型离子注入区组成，所述源端体引出区位于所述源端的P阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的P阱中；所述漏端的P阱和所述漏区间隔离有浅沟槽隔离氧化层。
进一步的改进是，所述非对称高压MOS器件为非对称高压PMOS器件，形成于硅衬底上的高压N阱中，在所述高压N阱中形成有源端的P型漂移区、漏端的P型漂移区、源端的N阱、漏端的N阱；所述源端的N阱和所述漏端的N阱和所述高压N阱形成体区；所述源端的N阱和所述源端的P型漂移区相接触。在所述硅衬底上形成有浅沟槽隔离，所述浅沟槽隔离由浅沟槽和填充于所述浅沟槽中的浅沟槽氧化层组成；源端的浅沟槽隔离形成于所述源端的P型漂移区中、漏端的浅沟槽隔离形成于所述漏端的P型漂移区中，所述源端的浅沟槽隔离的横向尺寸小于所述漏端的浅沟槽隔离的横向尺寸。所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压N阱、部分源端的P型漂移区和部分漏端的P型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上。所述源区和所述漏区都由P型离子注入区组成，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的P型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的P型漂移区中。所述体区由源端体引出区和漏端体引出区引出；所述源端体引出区和所述漏端体引出区都由N型离子注入区组成，所述源端体引出区位于所述源端的N阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的N阱中；所述漏端的N阱和所述漏区间隔离有浅沟槽隔离氧化层。
本发明通过将源端的浅沟槽隔离区域尺寸适当缩小，从而能够增大源端电流通路的横截面也即所述源区的横向尺寸，但能够同时保持源端的漂移区和体区以及器件的总尺寸不变；虽然体区注入横向扩散后会所述源区的横向尺寸变窄，但由于设计时的所述源区的横向尺寸已经增大，故相对于现有器件而言，本发明器件在加上所述体区注入的横向扩散后的所述源区的实际的横向尺寸仍然会增加，从而能降低器件源端的等效通路电阻、并提升器件的驱动电流。本发明的所述源区的横向尺寸调节方便，不需占用额外的器件面积和增加额外成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有非对称高压NMOS器件的版图示意图；
图2是本发明实施例非对称高压NMOS器件结构示意图；
图3是现有非对称高压NMOS器件的TCAD仿真结构图；
图4是本发明实施例非对称高压NMOS器件的TCAD仿真结构图。
具体实施方式
下面以本发明实施例非对称高压NMOS器件的制造方法和结构对本发明做进一步的说明。对于非对称高压PMOS器件的制造方法和结构，其体区、漂移区和源漏区的掺杂类型和非对称高压NMOS器件正好相反，本专利就不做进一步的描述。
如图2所示，是本发明实施例非对称高压NMOS器件结构示意图。本发明实施例非对称高压NMOS器件的制造方法包括如下步骤：
步骤一、在版图设计过程中对版图进行变动。如图1所示，本发明实施例方法和图1所示的现有方法中的版图结构唯一的区别是，本发明实施例方法对仅对S-A和S-B尺寸进行调整，其它区域如高压P阱、P阱、体引出区、栅极、沟道有源区、源端N型漂移区、漏端N型漂移区和漏区的尺寸和位置保持不变即和现有方法中的版图结构相同。且本发明实施例保持S-A和S-B总尺寸不变，通过减少S-A的大小来实现增加S-B的大小。调整后，S-A比D-A小0.2μm～0.6μm、S-B比D-B大0.2μm～0.6μm，即所述源端的浅沟槽隔离区域的横向尺寸比所述漏端的浅沟槽隔离区域的横向尺寸小0.2μm～0.6μm；所述源区的横向尺寸比所述漏区的横向尺寸大0.2μm～0.6μm。
步骤二、在制造过程中采用步骤一中所设计的所述源端的浅沟槽隔离区域版图形成非对称高压NMOS器件的所述源端的浅沟槽。包括如下步骤：
在硅衬底上形成高压P阱的步骤。
在所述高压P阱中形成源端的N型漂移区、漏端的N型漂移区、源端的P阱、漏端的P阱；所述源端的P阱和所述漏端的P阱和所述高压P阱形成体区；所述源端的P阱和所述源端的N型漂移区相接触。
在硅衬底上形成浅沟槽，源端的浅沟槽形成于所述源端的N型漂移区中、漏端的浅沟槽形成于所述漏端的N型漂移区中，所述源端的浅沟槽的横向尺寸小于漏端的浅沟槽的横向尺寸；在所述浅沟槽填入氧化硅形成浅沟槽隔离氧化层，由所述浅沟槽和填充于所述浅沟槽氧化层组成浅沟槽隔离即图2中所示STI。
形成栅极，所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压P阱、部分源端的N型漂移区和部分漏端的N型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上。
进行N型离子注入形成源区、漏区，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的N型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的N型漂移区中；进行P型离子注入形成源端体引出区和漏端体引出区，所述源端体引出区位于所述源端的P阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的P阱中。
如图2所示，采用本发明实施例方法形成的所述非对称高压NMOS器件形成于硅衬底上的高压P阱中，在所述高压P阱中形成有源端的N型漂移区、漏端的N型漂移区、源端的P阱、漏端的P阱；所述源端的P阱和所述漏端的P阱和所述高压P阱形成体区；所述源端的P阱和所述源端的N型漂移区相接触。在所述硅衬底上形成有浅沟槽隔离，所述浅沟槽隔离由浅沟槽和填充于所述浅沟槽中的浅沟槽氧化层组成；源端的浅沟槽隔离即图2所示的源端STI形成于所述源端的N型漂移区中、漏端的浅沟槽隔离即图2所示的漏端STI形成于所述漏端的N型漂移区中，所述源端的浅沟槽隔离的横向尺寸即图2所示的S-A小于所述漏端的浅沟槽隔离的横向尺寸即图2所示的D-A，且S-A比D-A小0.2μm～0.6μm。所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压P阱、部分源端的N型漂移区和部分漏端的N型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上。所述源区和所述漏区都由N型离子注入区组成，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的N型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的N型漂移区中；所述源区的横向尺寸即图2所示的S-B大于漏区的横向尺寸即图2所示的D-B，且S-B比D-B大0.2μm～0.6μm。所述体区由源端体引出区和漏端体引出区引出；所述源端体引出区和所述漏端体引出区都由P型离子注入区组成，所述源端体引出区位于所述源端的P阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的P阱中；所述漏端的P阱和所述漏区间隔离有浅沟槽隔离氧化层。
如图3和图4所示，分别是现有非对称高压NMOS器件的TCAD仿真结构图和本发明实施例非对称高压NMOS器件的TCAD仿真结构图。由图3和图4的对比可知，在其它尺寸一样的情况下，本发明实施例非对称高压NMOS器件所述源端的浅沟槽隔离的横向尺寸为1.1μm、所述源区的横向尺寸为0.83μm，而现有非对称高压NMOS器件源端的浅沟槽隔离的横向尺寸为1.5μm、所述源区的横向尺寸为0.43μm；所以本发明的源端的浅沟槽隔离的横向尺寸减少了0.4μm、所述源区的横向尺寸增加了0.4μm。所述源区的横向尺寸增加的有益效果为源端的有效通路变宽，从而能降低器件源端的等效通路电阻、并提升器件的驱动电流。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种非对称高压MOS器件的制造方法，其特征在于：包括如下步骤：
步骤一、在版图设计过程中，保持非对称高压MOS器件的总尺寸、及源端的漂移区和体区的版图尺寸不变，对源区和所述源端的浅沟槽隔离区域的尺寸进行调节，所述源区和所述源端的浅沟槽隔离区域形成横向接触，保持所述源区和所述源端的浅沟槽隔离区域的总的横向尺寸不变、减少所述源端的浅沟槽隔离区域的横向尺寸、增大所述源区的横向尺寸；
步骤二、在制造过程中采用步骤一中所设计的所述源端的浅沟槽隔离区域版图形成非对称高压MOS器件的所述源端的浅沟槽。
2.如权利要求1所述的方法，其特征在于：所述源端的浅沟槽隔离区域的横向尺寸小于漏端的浅沟槽隔离区域的横向尺寸；所述源区的横向尺寸大于漏区的横向尺寸。
3.如权利要求1所述的方法，其特征在于：所述源端的浅沟槽隔离区域的横向尺寸比所述漏端的浅沟槽隔离区域的横向尺寸小0.2μm～0.6μm；所述源区的横向尺寸比所述漏区的横向尺寸大0.2μm～0.6μm。
4.如权利要求1所述的方法，其特征在于，所述非对称高压MOS器件为非对称高压NMOS器件，步骤二包括如下步骤：
在硅衬底上形成高压P阱的步骤；
在所述高压P阱中形成源端的N型漂移区、漏端的N型漂移区、源端的P阱、漏端的P阱；所述源端的P阱和所述漏端的P阱和所述高压P阱形成体区；所述源端的P阱和所述源端的N型漂移区相接触；
在硅衬底上形成浅沟槽，源端的浅沟槽形成于所述源端的N型漂移区中、漏端的浅沟槽形成于所述漏端的N型漂移区中，所述源端的浅沟槽的横向尺寸小于漏端的浅沟槽的横向尺寸；在所述浅沟槽填入氧化硅形成浅沟槽隔离氧化层，由所述浅沟槽和填充于所述浅沟槽氧化层组成浅沟槽隔离；
形成栅极，所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压P阱、部分源端的N型漂移区和部分漏端的N型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上；
进行N型离子注入形成源区、漏区，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的N型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的N型漂移区中；进行P型离子注入形成源端体引出区和漏端体引出区，所述源端体引出区位于所述源端的P阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的P阱中，所述漏端的P阱和所述漏区间隔离有浅沟槽隔离氧化层。
5.如权利要求1所述的方法，其特征在于，所述非对称高压MOS器件为非对称高压PMOS器件，步骤二包括如下步骤：
在硅衬底上形成高压N阱的步骤；
在所述高压N阱中形成源端的P型漂移区、漏端的P型漂移区、源端的N阱、漏端的N阱；所述源端的N阱和所述漏端的N阱和所述高压N阱形成体区；所述源端的N阱和所述源端的P型漂移区相接触；
在硅衬底上形成浅沟槽，源端的浅沟槽形成于所述源端的P型漂移区中、漏端的浅沟槽形成于所述漏端的P型漂移区中，所述源端的浅沟槽的横向尺寸小于漏端的浅沟槽的横向尺寸；在所述浅沟槽填入氧化硅形成浅沟槽隔离氧化层，由所述浅沟槽和填充于所述浅沟槽氧化层组成浅沟槽隔离；
形成栅极，所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压N阱、部分源端的P型漂移区和部分漏端的P型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上；
进行P型离子注入形成源区、漏区，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的P型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的P型漂移区中；进行N型离子注入形成源端体引出区和漏端体引出区，所述源端体引出区位于所述源端的N阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的N阱中，所述漏端的N阱和所述漏区间隔离有浅沟槽隔离氧化层。
6.一种非对称高压MOS器件，包括体区，源区、源端的漂移区、源端的浅沟槽隔离，漏区、漏端的漂移区、漏端的浅沟槽隔离，栅极；其特征在于：所述源端的浅沟槽隔离区域的横向尺寸小于所述漏端的浅沟槽隔离区域的横向尺寸；所述源区的横向尺寸大于漏区的横向尺寸。
7.如权利要求6所述的非对称高压MOS器件，其特征在于：所述源端的浅沟槽隔离区域的横向尺寸比所述漏端的浅沟槽隔离区域的横向尺寸小0.2μm～0.6μm；所述源区的横向尺寸比所述漏区的横向尺寸大0.2μm～0.6μm。
8.如权利要求6所述的非对称高压MOS器件，其特征在于：所述非对称高压MOS器件为非对称高压NMOS器件，形成于硅衬底上的高压P阱中，在所述高压P阱中形成有源端的N型漂移区、漏端的N型漂移区、源端的P阱、漏端的P阱；所述源端的P阱和所述漏端的P阱和所述高压P阱形成体区；所述源端的P阱和所述源端的N型漂移区相接触；
在所述硅衬底上形成有浅沟槽隔离，所述浅沟槽隔离由浅沟槽和填充于所述浅沟槽中的浅沟槽氧化层组成；源端的浅沟槽隔离形成于所述源端的N型漂移区中、漏端的浅沟槽隔离形成于所述漏端的N型漂移区中，所述源端的浅沟槽隔离的横向尺寸小于所述漏端的浅沟槽隔离的横向尺寸；
所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压P阱、部分源端的N型漂移区和部分漏端的N型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上；
所述源区和所述漏区都由N型离子注入区组成，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的N型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的N型漂移区中；
所述体区由源端体引出区和漏端体引出区引出；所述源端体引出区和所述漏端体引出区都由P型离子注入区组成，所述源端体引出区位于所述源端的P阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的P阱中；所述漏端的P阱和所述漏区间隔离有浅沟槽隔离氧化层。
9.如权利要求6所述的非对称高压MOS器件，其特征在于：所述非对称高压MOS器件为非对称高压PMOS器件，形成于硅衬底上的高压N阱中，在所述高压N阱中形成有源端的P型漂移区、漏端的P型漂移区、源端的N阱、漏端的N阱；所述源端的N阱和所述漏端的N阱和所述高压N阱形成体区；所述源端的N阱和所述源端的P型漂移区相接触；
在所述硅衬底上形成有浅沟槽隔离，所述浅沟槽隔离由浅沟槽和填充于所述浅沟槽中的浅沟槽氧化层组成；源端的浅沟槽隔离形成于所述源端的P型漂移区中、漏端的浅沟槽隔离形成于所述漏端的P型漂移区中，所述源端的浅沟槽隔离的横向尺寸小于所述漏端的浅沟槽隔离的横向尺寸；
所述栅极由依次形成于硅衬底上的栅极氧化层和栅极多晶硅组成；所述源端的浅沟槽隔离氧化层和所述漏端的浅沟槽隔离氧化层之间的区域为沟道有源区，所述沟道有源区中包括了形成于其中的部分高压N阱、部分源端的P型漂移区和部分漏端的P型漂移区；所述栅极覆盖于所述沟道有源区上并延伸到所述沟道有源区两侧的浅沟槽隔离氧化层上；
所述源区和所述漏区都由P型离子注入区组成，所述源区位于所述源端的浅沟槽隔离氧化层的远离栅极一侧的所述源端的P型漂移区中；所述漏区位于所述漏端的浅沟槽隔离氧化层的远离栅极一侧的所述漏端的P型漂移区中；
所述体区由源端体引出区和漏端体引出区引出；所述源端体引出区和所述漏端体引出区都由N型离子注入区组成，所述源端体引出区位于所述源端的N阱中并和所述源区相连接，所述漏端体引出区位于所述漏端的N阱中；所述漏端的N阱和所述漏区间隔离有浅沟槽隔离氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110021188.4A CN102610521B (zh) | 2011-01-19 | 2011-01-19 | 非对称高压mos器件的制造方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110021188.4A CN102610521B (zh) | 2011-01-19 | 2011-01-19 | 非对称高压mos器件的制造方法及结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102610521A true CN102610521A (zh) | 2012-07-25 |
| CN102610521B CN102610521B (zh) | 2014-10-08 |
Family
ID=46527809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110021188.4A Active CN102610521B (zh) | 2011-01-19 | 2011-01-19 | 非对称高压mos器件的制造方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102610521B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241354A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN107785423A (zh) * | 2016-08-30 | 2018-03-09 | 中芯国际集成电路制造(北京)有限公司 | 一种ldmos晶体管结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030089960A1 (en) * | 2001-11-13 | 2003-05-15 | United Microelectronics Corp. | Asymmetric high-voltage metal-oxide-semiconductor device |
| US20070187799A1 (en) * | 2006-02-16 | 2007-08-16 | Toshiharu Tanaka | Semiconductor device and method of manufacturing the same |
| CN101180738A (zh) * | 2005-03-31 | 2008-05-14 | Nxp股份有限公司 | 不对称高电压器件和制造方法 |
| CN101335298A (zh) * | 2007-06-26 | 2008-12-31 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
-
2011
- 2011-01-19 CN CN201110021188.4A patent/CN102610521B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030089960A1 (en) * | 2001-11-13 | 2003-05-15 | United Microelectronics Corp. | Asymmetric high-voltage metal-oxide-semiconductor device |
| CN101180738A (zh) * | 2005-03-31 | 2008-05-14 | Nxp股份有限公司 | 不对称高电压器件和制造方法 |
| US20070187799A1 (en) * | 2006-02-16 | 2007-08-16 | Toshiharu Tanaka | Semiconductor device and method of manufacturing the same |
| CN101335298A (zh) * | 2007-06-26 | 2008-12-31 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241354A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN104241354B (zh) * | 2013-06-09 | 2018-03-06 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN107785423A (zh) * | 2016-08-30 | 2018-03-09 | 中芯国际集成电路制造(北京)有限公司 | 一种ldmos晶体管结构 |
| CN107785423B (zh) * | 2016-08-30 | 2021-05-07 | 中芯国际集成电路制造(北京)有限公司 | 一种ldmos晶体管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102610521B (zh) | 2014-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9263587B1 (en) | Fin device with blocking layer in channel region | |
| US20060043430A1 (en) | Transistor having an asymmetric source/drain and halo implantation region and a method of forming the same | |
| US20120153401A1 (en) | Differential Threshold Voltage Adjustment in PMOS Transistors by Differential Formation of a Channel Semiconductor Material | |
| CN102130164A (zh) | Ldmos的埋层 | |
| CN104518034A (zh) | Jfet器件及其制造方法 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| US20120012931A1 (en) | Soi mos device having bts structure and manufacturing method thereof | |
| CN102610521B (zh) | 非对称高压mos器件的制造方法及结构 | |
| CN101447432A (zh) | 双扩散场效应晶体管制造方法 | |
| CN102891088A (zh) | 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法 | |
| US9343538B2 (en) | High voltage device with additional isolation region under gate and manufacturing method thereof | |
| US9634139B1 (en) | Dual-well metal oxide semiconductor (MOS) device and manufacturing method thereof | |
| CN104465774A (zh) | 隔离型ldmos器件及其制造方法 | |
| CN111463284B (zh) | N型fet及其制造方法 | |
| CN105576022B (zh) | 具有超结结构的半导体器件及其制备方法 | |
| CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
| CN103035637B (zh) | Rfldmos工艺中的esd器件及制造方法 | |
| CN107919280B (zh) | 不同电压器件的集成制造方法 | |
| CN102208449A (zh) | 一种soi体接触mos晶体管及其形成方法 | |
| CN103531586A (zh) | 一种功率半导体器件及其制造方法 | |
| CN100590798C (zh) | 高压nmos晶体管制造方法及高压pmos晶体管制造方法 | |
| CN103426759B (zh) | Pldmos的制造方法 | |
| CN102148248B (zh) | 高压金属氧化物半导体元件与制作方法 | |
| CN103137694A (zh) | 一种表面沟道场效应晶体管及其制造方法 | |
| CN103779197B (zh) | 一种制造p型轻掺杂漏区的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |