CN107785423B - 一种ldmos晶体管结构 - Google Patents

一种ldmos晶体管结构 Download PDF

Info

Publication number
CN107785423B
CN107785423B CN201610765144.5A CN201610765144A CN107785423B CN 107785423 B CN107785423 B CN 107785423B CN 201610765144 A CN201610765144 A CN 201610765144A CN 107785423 B CN107785423 B CN 107785423B
Authority
CN
China
Prior art keywords
drift region
field plate
isolation structure
ldmos transistor
floating field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610765144.5A
Other languages
English (en)
Other versions
CN107785423A (zh
Inventor
王伟
江宇雷
陈玉华
魏琰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610765144.5A priority Critical patent/CN107785423B/zh
Publication of CN107785423A publication Critical patent/CN107785423A/zh
Application granted granted Critical
Publication of CN107785423B publication Critical patent/CN107785423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种LDMOS晶体管结构，包括：半导体衬底；位于所述半导体衬底内且分立设置的第一漂移区及第二漂移区；位于所述第一漂移区内的源极及位于所述第二漂移区内的漏极；位于所述半导体衬底上且两侧分别与所述第一漂移区、第二漂移区接触的栅极结构；位于所述第一漂移区中并将所述源极与所述栅极结构隔离的第一隔离结构；位于所述第二漂移区中并将所述漏极与所述栅极结构隔离的第二隔离结构；其中：所述第一隔离结构与第二隔离结构上均设有浮置场板。本发明在源‑栅、漏‑栅之间的隔离结构上设置了一个或多个浮置场板，可以增大耗尽区域面积并减少碰撞电离，从而获得更高的击穿电压及饱和漏电流Idsat，并且不会恶化器件的栅漏电容Cgd及栅源电容Cgs。

Description

一种LDMOS晶体管结构
技术领域
本发明属于半导体集成电路领域，涉及一种LDMOS晶体管结构。
背景技术
液晶显示器(Liquid Crystal Display，LCD)是当前发展前景很好的显示器件，比较常用的LCD器件为STN(超扭曲型)和TFT(薄膜晶体管型)。基于SPOCULL(Smic polycontact ultra low leakage)技术的工艺平台瞄准LCD驱动市场，具有很好的应用前景。SPOCULL技术的特点是采用多晶硅连接层覆盖有源区的方式取代传统的金属连接，可以实现更小的芯片面积。
横向扩散金属氧化物半导体晶体管(Lateral Diffusion MOS，LDMOS)，由于具备高击穿电压，与CMOS工艺兼容的特性，被广泛应用于功率器件中。与传统MOS晶体管相比，LDMOS器件在漏区与栅极之间至少有一个隔离结构。LDMOS接高压时，通过较低浓度的漂移区来承受较高的电压降，获得高击穿电压的目的。32V LDMOS是LCD驱动中关键的开关(switch)器件。
现有技术中，LDMOS结构中通常存在两个电场高峰，一个位于隔离结构的左下角，另一个位于隔离结构的右下角。只要任意一个电场高峰超过器件的临界电场，就会导致雪崩击穿。
因此，如何提供一种新的LDMOS晶体管结构，以改善电场分布，进一步提高LDMOS器件的击穿电压，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种L-DMOS晶体管结构，用于解决现有技术中LDMOS结构容易产生雪崩击穿的问题。
为实现上述目的及其他相关目的，本发明提供一种LDMOS晶体管结构，所述LDMOS晶体管结构包括：
半导体衬底；
位于所述半导体衬底内且分立设置的第一漂移区及第二漂移区；
位于所述第一漂移区内的源极及位于所述第二漂移区内的漏极；
位于所述半导体衬底上且两侧分别与所述第一漂移区、第二漂移区接触的栅极结构；
位于所述第一漂移区中并将所述源极与所述栅极结构隔离的第一隔离结构；位于所述第二漂移区中并将所述漏极与所述栅极结构隔离的第二隔离结构；其中：
所述第一隔离结构与第二隔离结构上均设有浮置场板。
可选地，所述第一隔离结构与第二隔离结构上均只设有一个浮置场板。
可选地，所述浮置场板的宽度大于或等于所述第一、第二隔离结构宽度的三分之一。
可选地，所述第一隔离结构与第二隔离结构上均设有多个分立设置的浮置场板。
可选地，所述第一隔离结构上的浮置场板数量为2-10，所述第二隔离结构上的浮置场板数量为2-10。
可选地，各浮置场板的宽度相等或不相等；各相邻两个浮置场板之间的距离相等或不相等。
可选地，所述栅极结构包括栅氧化层、形成于所述栅氧化层上的多晶硅栅以及形成于所述多晶硅栅侧壁的侧墙结构；所述浮置场板与所述侧墙结构之间的距离大于或等于0。
可选地，所述LDMOS晶体管结构为PLDMOS或NLDMOS。
可选地，所述浮置场板的材质为多晶硅。
可选地，所述源极上连接有源极场板，所述漏极上连接有漏极场板；所述浮置场板与所述漏极场板或源极场板之间的距离大于0。
可选地，所述源极场板与漏极场板的材质为多晶硅。
可选地，所述第一隔离结构与第二隔离结构均为浅沟槽隔离结构。
可选地，所述半导体衬底内还设有阱区，所述第一漂移区与第二漂移区均位于所述阱区内。
如上所述，本发明的LDMOS晶体管结构，具有以下有益效果：本发明的LDMOS晶体管结构在源-栅、漏-栅之间的隔离结构上设置了一个或多个浮置场板，可以增大耗尽区域面积并减少碰撞电离，其中，当隔离结构上的浮置场板为多个时，器件中电场峰值的数目也会增多，且整体电场峰值会下降，从而获得更高的击穿电压及饱和漏电流Idsat，并且不会恶化器件的栅漏电容Cgd及栅源电容Cgs。所述浮置场板采用嵌入工艺，可以与源极场板、漏极场板同步制作，不会增加掩膜版数量，有利于控制生产成本。
附图说明
图1显示为本发明的LDMOS晶体管结构在实施例一中的剖面结构示意图。
图2显示为本发明的LDMOS晶体管结构在实施例二中的剖面结构示意图。
图3显示为本发明的LDMOS晶体管结构与未采用浮置场板的LDMOS晶体管的电场分布对比图。
元件标号说明
1 半导体衬底
2 阱区
201 高压N阱
202 高压P阱
3 第一漂移区
4 第二漂移区
5 源极
6 漏极
7 栅极结构
701 栅氧化层
702 多晶硅栅
703 侧墙结构
8 第一隔离结构
801、901 热氧化层
802、902 绝缘层
9 第二隔离结构
10 浮置场板
11 源极场板
12 漏极场板
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种LDMOS晶体管结构，请参阅图1，显示为所述LDMOS晶体管结构的剖面结构示意图，包括：
半导体衬底1；
位于所述半导体衬底1内且分立设置的第一漂移区3及第二漂移区4；
位于所述第一漂移区3内的源极5及位于所述第二漂移区4内的漏极6；
位于所述半导体衬底1上且两侧分别与所述第一漂移区3、第二漂移区4接触的栅极结构7；
位于所述第一漂移区3中并将所述源极5与所述栅极结构7隔离的第一隔离结构8；位于所述第二漂移区4中并将所述漏极6与所述栅极结构7隔离的第二隔离结构9；其中：
所述第一隔离结构8与第二隔离结构9上分别设有一个浮置场板10。
具体的，所述LDMOS晶体管可以为PLDMOS(P型横向扩散金属氧化物半导体晶体管)或NLDMOS(N型横向扩散金属氧化物半导体晶体管)。
作为示例，图1显示的为NLDMOS的情形，其中，所述半导体衬底1采用P型衬底(P-sub)，所述第一漂移区3、第二漂移区4均为N型掺杂漂移区(N-Drift)，所述源极5与漏极6均为N型重掺杂(N+)。在另一实施中，所述LDMOS晶体管也可以为NLDMOS，相应的，源漏区、体区的掺杂类型与NLDMOS相反。
本实施例中，所述半导体衬底1中还设有阱区2，所述第一漂移区3、第二漂移区4均位于所述阱区2中。作为示例，所述阱区2自下而上包括高压N阱201(HVN-well)及高压P阱202(HVP-well)。
本实施例中，所述源极5上连接有源极场板11，所述漏极6上连接有漏极场板12。所述源极场板11与漏极场板12可以分别对源极与漏极下方的电场进行调制，减弱源极与漏极的高电场，有利于提高器件的击穿电压。
作为示例，所述源极场板11与漏极场板12的材质均为多晶硅，所述源极场板11的宽度大于所述源极5的宽度，所述漏极场板12的宽度大于所述漏极6的宽度。
具体的，所述第一隔离结构8与第二隔离结构9分别将所述源极5、所述漏极6与所述栅极结构7隔离开。
作为示例，所述第一隔离结构8与第二隔离结构9均为浅沟槽隔离结构。其制作过程包括：首先在所述半导体衬底中形成凹槽，然后将所述凹槽表面热氧化，得到热氧化层801、901，再在所述凹槽内填充绝缘层802、902，得到由所述热氧化层801、901及所述绝缘层802、902构成的浅沟槽隔离结构。
作为示例，所述栅极结构7包括栅氧化层701、形成于所述栅氧化层701上的多晶硅栅702以及形成于所述多晶硅栅702侧壁的侧墙结构703。
具体的，所述第一隔离结构8与第二隔离结构9上均只设有一个浮置场板10。此处，所谓浮置是指场板与有源区不接触，即所述浮置场板10与所述源极5、漏极6及多晶硅栅703均不接触。
图1中示出了所述浮置场板10与所述多晶硅栅702之间的距离X1、所述浮置场板10的宽度X2、所述浮置场板10与所述漏极场板12(或源极场板11)之间的距离X3。
作为示例，位于所述第一隔离结构7所述浮置场板10的宽度大于或等于所述第一隔离结构7宽度的、第二隔离结构7、8宽度的三分之一。所述浮置场板与所述侧墙结构之间的距离大于或等于0。所述浮置场板10与所述漏极场板12或源极场板11之间的距离大于0。所述浮置场板10的材质为多晶硅。
作为示例，采用未设置所述浮置场板10的第一LDMOS晶体管、设置所述浮置场板10且所述浮置场板宽度为0.25微米的第二LDMOS晶体管及设置所述浮置场板10且所述浮置场板宽度为0.4微米的第三LDMOS晶体管在Id均为1e-7A/μm的条件下进行仿真，其中，所述浮置场板10与所述栅极结构7的侧墙结构703相接触。
仿真结果显示，所述第三LDMOS晶体管的耗尽区域面积最大、碰撞电离数最少、击穿电压最高(约44V)；所述第一LDMOS晶体管的耗尽区域面积最小、碰撞电离数最多，击穿电压最低(约38V)；所述第二LDMOS晶体管的耗尽区域面积、碰撞电离数、击穿电压均介于所述第一LDMOS晶体管与第三LDMOS晶体管之间。
可见，相对于未设置所述浮置场板的LDMOS晶体管，本发明设置了所述浮置场板的LDMOS晶体管的耗尽区域更大、碰撞电离更少，击穿电压更高，且在一定的宽度范围内，所述浮置场板的宽度越宽，LDMOS晶体管性能更好。
此外，本发明的LDMOS晶体管结构在获得更高的击穿电压及饱和漏电流Idsat的同时，不会恶化器件的栅漏电容Cgd及栅源电容Cgs。
本发明的LDMOS晶体管结构还具有制作工艺简单的特点，其中，所述浮置场板采用嵌入工艺，可以与源极场板、漏极场板同步制作，不会增加掩膜版数量，有利于控制生产成本。
实施例二
本实施例与实施例一的不同之处在于，实施例一中，所述第一隔离结构8与第二隔离结构9上分别均设有一个浮置场板10。而本实施例中，所述第一隔离结构与第二隔离结构上均设有多个分立设置浮置场板。
请参阅图2，显示为本实施例中所述LDMOS晶体管结构的剖面结构示意图，包括：
半导体衬底1；
位于所述半导体衬底1内且分立设置的第一漂移区3及第二漂移区4；
位于所述第一漂移区3内的源极5及位于所述第二漂移区4内的漏极6；
位于所述半导体衬底1上且两侧分别与所述第一漂移区3、第二漂移区4接触的栅极结构7；
位于所述第一漂移区3中并将所述源极5与所述栅极结构7隔离的第一隔离结构8；位于所述第二漂移区4中并将所述漏极6与所述栅极结构7隔离的第二隔离结构9；其中：
所述第一隔离结构8与第二隔离结构9上均设有多个分立设置的浮置场板10。
具体的，所述第一隔离结构8上的浮置场板数量为2-10，所述第二隔离结构8上的浮置场板数量为2-10。作为示例，图2显示的为所述第一隔离结构8与第二隔离结构9上均设有4个分立设置的浮置场板10的情形。
图2中还示出了最靠近所述栅极结构7的所述浮置场板10与所述侧墙结构703之间的距离D1，各个浮置场板10的宽度L1、L2、L3、L4，各相邻两个浮置场板10之间的距离D1、D2、D3，最远离所述栅极结构7的所述浮置场板10与所述漏极场板12(或源极场板11)之间的距离D4。
具体的，各浮置场板的宽度相等或不相等；各相邻两个浮置场板之间的距离相等或不相等。
请参阅图3，显示为未设置所述浮置场板10的LDMOS晶体管与设置多个所述浮置场板10的LDMOS晶体管的电场分布对比示意图，其中前者采用实线表示，后者采用虚线表示。可见，对于未设置所述浮置场板10的LDMOS晶体管，其存在两个电场高峰，一个位于隔离结构的左下角，另一个位于隔离结构的右下角。只要任意一个电场高峰超过器件的临界电场，就会导致雪崩击穿。而本发明设置了多个浮置场板10的LDMOS晶体管，其存在多个电场高峰，不仅分散了电场分布，且整体电场峰值有所下降，从而可以获得更高的击穿电压及饱和漏电流Idsat。
与实施例一类似，本实施例设置有多个浮置场板的LDMOS晶体管结构在获得更高的击穿电压及饱和漏电流Idsat的同时，不会恶化器件的栅漏电容Cgd及栅源电容Cgs。并且所述浮置场板采用嵌入工艺，可以与源极场板、漏极场板同步制作，不会增加掩膜版数量，有利于控制生产成本。
综上所述，本发明的LDMOS晶体管结构在源-栅、漏-栅之间的隔离结构上设置了一个或多个浮置场板，可以增大耗尽区域面积并减少碰撞电离，其中，当隔离结构上的浮置场板为多个时，器件中电场峰值的数目也会增多，且整体电场峰值会下降，从而获得更高的击穿电压及饱和漏电流Idsat，并且不会恶化器件的栅漏电容Cgd及栅源电容Cgs。所述浮置场板采用嵌入工艺，可以与源极场板、漏极场板同步制作，不会增加掩膜版数量，有利于控制生产成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种LDMOS晶体管结构，其特征在于，所述LDMOS晶体管结构包括：
半导体衬底；
位于所述半导体衬底内且分立设置的第一漂移区及第二漂移区；
位于所述第一漂移区内的源极及位于所述第二漂移区内的漏极；
位于所述半导体衬底上且两侧分别与所述第一漂移区、第二漂移区接触的栅极结构；
位于所述第一漂移区中并将所述源极与所述栅极结构隔离的第一隔离结构；位于所述第二漂移区中并将所述漏极与所述栅极结构隔离的第二隔离结构；其中：
所述第一隔离结构与第二隔离结构上均设有浮置场板；所述浮置场板的材质为多晶硅。
2.根据权利要求1所述的LDMOS晶体管结构，其特征在于：所述第一隔离结构与第二隔离结构上均只设有一个浮置场板。
3.根据权利要求2所述的LDMOS晶体管结构，其特征在于：所述浮置场板的宽度大于或等于所述第一、第二隔离结构宽度的三分之一。
4.根据权利要求1所述的LDMOS晶体管结构，其特征在于：所述第一隔离结构与第二隔离结构上均设有多个分立设置的浮置场板。
5.根据权利要求4所述的LDMOS晶体管结构，其特征在于：所述第一隔离结构上的浮置场板数量为2-10，所述第二隔离结构上的浮置场板数量为2-10。
6.根据权利要求4所述的LDMOS晶体管结构，其特征在于：各浮置场板的宽度相等或不相等；各相邻两个浮置场板之间的距离相等或不相等。
7.根据权利要求2或4所述的LDMOS晶体管结构，其特征在于：所述栅极结构包括栅氧化层、形成于所述栅氧化层上的多晶硅栅以及形成于所述多晶硅栅侧壁的侧墙结构；所述浮置场板与所述侧墙结构之间的距离大于或等于0。
8.根据权利要求1所述的LDMOS晶体管结构，其特征在于：所述LDMOS晶体管结构为PLDMOS或NLDMOS。
9.根据权利要求1所述的LDMOS晶体管结构，其特征在于：所述源极上连接有源极场板，所述漏极上连接有漏极场板；所述浮置场板与所述漏极场板或源极场板之间的距离大于0。
10.根据权利要求9所述的LDMOS晶体管结构，其特征在于：所述源极场板与漏极场板的材质为多晶硅。
11.根据权利要求1所述的LDMOS晶体管结构，其特征在于：所述第一隔离结构与第二隔离结构均为浅沟槽隔离结构。
12.根据权利要求1所述的LDMOS晶体管结构，其特征在于：所述半导体衬底内还设有阱区，所述第一漂移区与第二漂移区均位于所述阱区内。
CN201610765144.5A 2016-08-30 2016-08-30 一种ldmos晶体管结构 Active CN107785423B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610765144.5A CN107785423B (zh) 2016-08-30 2016-08-30 一种ldmos晶体管结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610765144.5A CN107785423B (zh) 2016-08-30 2016-08-30 一种ldmos晶体管结构

Publications (2)

Publication Number Publication Date
CN107785423A CN107785423A (zh) 2018-03-09
CN107785423B true CN107785423B (zh) 2021-05-07

Family

ID=61440793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610765144.5A Active CN107785423B (zh) 2016-08-30 2016-08-30 一种ldmos晶体管结构

Country Status (1)

Country Link
CN (1) CN107785423B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110212028B (zh) * 2019-05-22 2023-03-31 山东建筑大学 一种集成反向二极管和内嵌漏极场板的横向扩散eGaN HEMT器件
CN114256131A (zh) * 2020-09-23 2022-03-29 无锡华润上华科技有限公司 半导体结构的制备方法及半导体结构
CN115332324A (zh) * 2022-10-18 2022-11-11 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610521A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 非对称高压mos器件的制造方法及结构
CN103311293A (zh) * 2012-03-07 2013-09-18 中芯国际集成电路制造(上海)有限公司 高压晶体管
CN104992978A (zh) * 2015-06-01 2015-10-21 电子科技大学 一种射频ldmos晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610521A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 非对称高压mos器件的制造方法及结构
CN103311293A (zh) * 2012-03-07 2013-09-18 中芯国际集成电路制造(上海)有限公司 高压晶体管
CN104992978A (zh) * 2015-06-01 2015-10-21 电子科技大学 一种射频ldmos晶体管及其制造方法

Also Published As

Publication number Publication date
CN107785423A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
US8598658B2 (en) High voltage LDMOS device
US9418993B2 (en) Device and method for a LDMOS design for a FinFET integrated circuit
US20130032895A1 (en) High-voltage transistor device and associated method for manufacturing
EP3761372A1 (en) Semiconductor device and terminal device
US10068965B1 (en) Lateral high-voltage device
CN101626031A (zh) 半导体结构
US9368629B2 (en) Diode structure compatible with FinFET process
US20160111422A1 (en) Method for making high voltage integrated circuit devices in a fin-type process and resulting devices
CN107785423B (zh) 一种ldmos晶体管结构
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN104867971B (zh) 半导体元件及其操作方法
CN112071758A (zh) 填埋式三维金属-氧化物场效应晶体管及制备方法
US20100117164A1 (en) Semiconductor device with a low jfet region resistance
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
US20230019004A1 (en) Lateral double-diffused metal oxide semiconductor field effect transistor
US20150115362A1 (en) Lateral Diffused Metal Oxide Semiconductor
CN103311272A (zh) 具有介电隔离沟槽的横向mosfet
US9018638B2 (en) MOSFET device
CN115332340A (zh) 一种调节动态特性的超结vdmos器件及制备方法
KR20110078861A (ko) 수평형 디모스 트랜지스터
CN102637736B (zh) 高压ldmos器件
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
US20150115361A1 (en) Lateral Diffused Metal Oxide Semiconductor
KR20110078885A (ko) 수평형 디모스 트랜지스터
TW201351641A (zh) 高壓金氧半導體電晶體元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant