CN111463284B - N型fet及其制造方法 - Google Patents

N型fet及其制造方法 Download PDF

Info

Publication number
CN111463284B
CN111463284B CN202010277146.6A CN202010277146A CN111463284B CN 111463284 B CN111463284 B CN 111463284B CN 202010277146 A CN202010277146 A CN 202010277146A CN 111463284 B CN111463284 B CN 111463284B
Authority
CN
China
Prior art keywords
region
halo
type fet
lightly doped
doped drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010277146.6A
Other languages
English (en)
Other versions
CN111463284A (zh
Inventor
白文琦
王世铭
黄志森
胡展源
李昆鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010277146.6A priority Critical patent/CN111463284B/zh
Publication of CN111463284A publication Critical patent/CN111463284A/zh
Application granted granted Critical
Publication of CN111463284B publication Critical patent/CN111463284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种N型FET，晕环注入区位于轻掺杂漏区底部并将轻掺杂漏区包覆；N型FET具有降低漏电流的优化结构，优化结构包括：晕环注入区的掺杂杂质由采用共同离子注入工艺掺入的BF2和碳组成；轻掺杂漏区的掺杂杂质为砷；晕环注入区的BF2的掺杂浓度和掺杂深度具有第一设置结构以及轻掺杂漏区的砷掺杂浓度具有第二设置结构；在保证NFET的开启电流满足目标值的条件下，在第一设置结构中降低BF2的掺杂浓度以及增加BF2的掺杂深度，在第二设置结构中降低砷掺杂浓度并结合晕环注入区的碳掺杂来使亚阈值电漏电流得到保持或降低。本发明还公开了一种N型FET的制造方法。本发明能同时降低器件的亚阈值漏电流和结漏电流，实现极低漏电。

Description

N型FET及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种N型FET。本发明还涉及一种NFET的制造方法。
背景技术
随着半导体器件的尺寸不断微缩，器件短沟道效应越来越明显，导致器件的漏电越来越难以调控。尤其是当工艺节点进入纳米尺度，器件的阈值电压(Vt)下滚(roll-off)强烈，致使亚阈值漏电难以控制。尽管提高晕环(halo)离子注入(implant)的植入量可以一定程度上缓解亚阈值漏电问题，但植入量较高时又会引入新的P-N结(junction)漏电高的问题，致使极低漏电组件的开发遇到严重阻碍。
如图1所示，是现有N型FET的结构示意图；现有N型FET包括栅极结构、侧墙107、轻掺杂漏区105、源区108、漏区109和晕环注入区106。
所述栅极结构形成在半导体衬底101表面上。在所述半导体衬底101上还形成有场氧102，所述场氧102隔离出有源区。
通常，在所述半导体衬底101上形成有P型阱，所述NFET的形成区域位于所述P型阱的形成区域中，所述栅极结构形成在所述P型阱的表面上。
所述栅极结构包括依次叠加的栅介质层103和栅极导电材料层104。通常，所述栅介质层103为二氧化硅或高介电常数材料；所述栅极导电材料层104为多晶硅栅或者金属栅。
所述轻掺杂漏区105自对准形成于所述栅极结构两侧的所述半导体衬底101中。
所述侧墙107自对准形成于所述栅极结构的两个侧面上。
N+掺杂的源区108和漏区109形成于所述栅极结构两侧的所述半导体衬底101中且所述源区108和所述漏区109和对应的所述侧墙107的侧面自对准。
所述晕环注入区106位于所述轻掺杂漏区105底部的所述半导体衬底101中且所述晕环注入区106将所述轻掺杂漏区105包覆。
所述晕环注入区106主要是为了防止源漏区对栅极结构底部的沟道区产生穿通的不利影响，从而降低器件的短沟道效应并降低器件的亚阈值漏电。随着器件的尺寸减少，亚阈值漏电越来越难以控制，通过增加所述晕环注入区106的掺杂浓度虽然能降低器件的亚阈值电流，但是晕环注入区106的掺杂浓度增加后会使得晕环注入区106和漏区109之间的PN结的漏电增加，这样，总的漏电依然无法降低，所以，现有器件结构在极低漏电组件开发中遇到严重障碍。
如图2所示，是现有N型FET的制造方法的流程图，图2中仅给出了离子注入工艺对应的流程，可以看出，现有方法主要步骤为：
在栅极结构形成前进行步骤201对应的阱注入以形成NFET对应的P型阱。
在栅极结构形成之后，则会先进行步骤202对应的预非晶化离子注入(PAI)即PAI注入，PAI注入能减少器件退火后的残余损伤。
之后进行晕环离子注入，包括步骤203对应的铟的晕环离子注入以及步骤204对应的BF2的晕环离子注入。现有方法中，通过步骤203和204来增加晕环离子注入区106的P型掺杂量。
之后进行步骤205对应的As的轻掺杂漏注入以形成轻掺杂漏区105。
之后在栅极结构的侧面形成侧墙107。
之后进行步骤206对应的源漏注入以形成源区108和漏区109。
如图3所示，是图1所示器件的漏电流路径示意图；其中，I1表示亚阈值漏电流(sub-threshold leakage)，I2表示源漏穿通漏电流(punch-through leakage)，I3和I4都为PN结的结漏电流。现有器件在降低I1和I2对应的漏电流以及I3和I4对应的漏电流之间存在矛盾即晕环注入区106的掺杂控制要求存在矛盾，无法进一步降低器件的漏电。
发明内容
本发明所要解决的技术问题是提供一种N型FET，能同时降低器件的亚阈值漏电流和结漏电流，实现极低漏电。为此，本发明还提供一种N型FET的制造方法。
为解决上述技术问题，本发明提供的N型FET包括栅极结构、侧墙、轻掺杂漏区、源区、漏区和晕环注入区。
所述栅极结构形成在半导体衬底表面上。
所述轻掺杂漏区自对准形成于所述栅极结构两侧的所述半导体衬底中。
所述侧墙自对准形成于所述栅极结构的两个侧面上。
N+掺杂的源区和漏区形成于所述栅极结构两侧的所述半导体衬底中且所述源区和所述漏区和对应的所述侧墙的侧面自对准。
所述晕环注入区位于所述轻掺杂漏区底部的所述半导体衬底中且所述晕环注入区将所述轻掺杂漏区包覆。
N型FET具有降低漏电流的优化结构，所述优化结构包括：
所述晕环注入区的掺杂杂质由采用共同离子注入工艺掺入的BF2和碳组成。
所述轻掺杂漏区的掺杂杂质为砷。
所述晕环注入区的BF2的掺杂浓度和掺杂深度具有第一设置结构以及所述轻掺杂漏区的砷掺杂浓度具有第二设置结构；在保证所述NFET的开启电流满足目标值的条件下，在所述第一设置结构中降低BF2的掺杂浓度以及增加BF2的掺杂深度以降低所述晕环注入区和所述漏区形成的PN结的漏电流，在所述第二设置结构中降低砷掺杂浓度并结合所述晕环注入区的碳掺杂来使亚阈值漏电流得到保持或降低，以补偿所述第一设置结构中的BF2的掺杂浓度的降低对亚阈值漏电流的不利影响。
进一步的改进是，在所述半导体衬底上形成有P型阱，所述NFET的形成区域位于所述P型阱的形成区域中，所述栅极结构形成在所述P型阱的表面上。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。
进一步的改进是，所述栅介质层为二氧化硅或者为高介电常数材料。
进一步的改进是，所述栅极导电材料层为多晶硅栅或者为金属栅。
进一步的改进是，所述晕环注入区的共同离子注入是以所述栅极结构的侧面为自对准边界的大角度离子注入，所述晕环注入区的共同离子注入的注入角度为10°～50°。
进一步的改进是，所述栅极结构的两侧的表面具有经过预非晶化离子注入处理的表面。
所述晕环注入区的共同离子注入在所述轻掺杂漏区的离子注入之前或者之后，所述预非晶化离子注入在所述晕环注入区的共同离子注入和在所述轻掺杂漏区的离子注入之前。
为解决上述技术问题，本发明提供的N型FET的制造方法包括如下步骤：
步骤一、在半导体衬底表面上形成栅极结构。
步骤二、进行自对准的晕环离子注入在所述栅极结构两侧的所述半导体衬底中形成晕环注入区，所述晕环注入区将所述轻掺杂漏区包覆。
步骤三、进行自对准的轻掺杂漏注入在所述栅极结构两侧的所述半导体衬底中形成轻掺杂漏区，所述轻掺杂漏区的掺杂杂质为砷。
步骤四、在所述栅极结构的侧面形成侧墙。
步骤五、以所述侧墙的侧面为自对准条件进行N+掺杂的源漏注入在所述栅极结构两侧的所述半导体衬底中形成源区和漏区。
结合步骤二和三形成N型FET的降低漏电流的优化结构，所述优化结构包括：
所述晕环离子注入采用共同离子注入且注入杂质为BF2和碳。
所述轻掺杂漏注入的注入杂质为砷。
所述晕环注入区的BF2的掺杂浓度和掺杂深度具有第一设置结构以及所述轻掺杂漏区的砷掺杂浓度具有第二设置结构；在保证所述NFET的开启电流满足目标值的条件下，在所述第一设置结构中降低BF2的掺杂浓度以及增加BF2的掺杂深度以降低所述晕环注入区和所述漏区形成的PN结的漏电流，在所述第二设置结构中降低砷掺杂浓度并结合所述晕环注入区的碳掺杂来使亚阈值漏电流得到保持或降低，以补偿所述第一设置结构中的BF2的掺杂浓度的降低对亚阈值漏电流的不利影响。
进一步的改进是，在所述半导体衬底上形成有P型阱，所述NFET的形成区域位于所述P型阱的形成区域中，所述栅极结构形成在所述P型阱的表面上。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述栅极结构包括依次叠加的栅介质层和多晶硅栅。
进一步的改进是，所述栅介质层为二氧化硅或者为高介电常数材料。
进一步的改进是，步骤一中的所述栅极结构为最终栅极结构；或者，步骤一中的所述栅极结构为伪栅极结构，在后续工艺中，还包括进行栅替换工艺将所述伪栅极结构的多晶硅栅替换为金属栅并形成最终栅极结构。
进一步的改进是，所述晕环离子注入为大角度离子注入，注入角度为10°～50°。
进一步的改进是，步骤二和步骤三的先后顺序能互换。
在步骤一完成之后以及进行步骤二和步骤三之前还包括：
进行预非晶化离子注入对所述栅极结构的两侧的表面实现预非晶化离子注入处理。
本发明在现有NFET的基础上，对NFET的轻掺杂漏区和晕环注入区内部的掺杂结构做了特别的设置，晕环注入区采用BF2和碳的共同离子注入形成，故晕环注入区中掺入了碳杂质，碳虽然不是半导体材料，但是碳能够很好的防止N+掺杂的漏区对栅极结构底部的沟道区的不利影响，从而能在不需要增加P型掺杂的BF2的掺杂浓度就能降低器件的短沟道效应并降低器件的亚阈值漏电；由此，本发明能进行晕环注入区的BF2对应的第一设置结构来实现降低BF2的掺杂浓度和增加BF2的掺杂深度，这样能很好的降低晕环注入区和漏区形成的PN结的漏电流，从而降低结漏电。
本发明还对轻掺杂漏区对应的第二设置结构进行了设置，主要为降低砷掺杂浓度进一步降低，由于砷的扩散系数本来就小，加上掺杂浓度降低，能够很好的降低轻掺杂漏区对沟道区的不利影响，从而能降低器件的亚阈值漏电流；同时，砷掺杂浓度降低后还能进一步减少结漏电。
所以，本发明结合NFET的轻掺杂漏区和晕环注入区的内部掺杂结构的设置，能同时降低器件的亚阈值漏电流和结漏电流，实现极低漏电，极低漏电的NFET在超低功耗方面具有很大应用前景及商业价值。
另外，本发明NFET进行对掺杂结构进行设置即可实现，而轻掺杂漏区和晕环注入区都是和栅极结构自对准，仅需对掺杂杂质和注入工艺进行设置即可实现，不需要增加额外的光罩，所以本发明还具有工艺简单、工艺成本低且和现有工艺直接兼容的优点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有N型FET的结构示意图；
图2是现有N型FET的制造方法的流程图；
图3是图1所示器件的漏电流路径示意图；
图4是本发明实施例N型FET的结构示意图；
图5是本发明实施例N型FET的制造方法的流程图；
图6A是本发明实施例和现有N型FET的不同开启电流对应的总漏电流的分布图；
图6B是本发明实施例和现有N型FET的不同开启电流对应的亚阈值漏电流的分布图；
图6C是本发明实施例和现有N型FET的不同开启电流对应的结漏电流的分布图。
具体实施方式
如图4所示，是本发明实施例N型FET的结构示意图；本发明实施例N型FET包括栅极结构、侧墙7、轻掺杂漏区5、源区8、漏区9和晕环注入区6。
所述栅极结构形成在半导体衬底1表面上。在所述半导体衬底1上还形成有场氧2，所述场氧2隔离出有源区。
本发明实施例中，在所述半导体衬底1上形成有P型阱，所述NFET的形成区域位于所述P型阱的形成区域中，所述栅极结构形成在所述P型阱的表面上。
所述半导体衬底1包括硅衬底。
所述栅极结构包括依次叠加的栅介质层3和栅极导电材料层4。本发明实施例中，所述栅介质层3为二氧化硅；所述栅极导电材料层4为多晶硅栅。在其他实施例中，也能为：所述栅介质层3为高介电常数材料；所述栅极导电材料层4为金属栅。
所述轻掺杂漏区5自对准形成于所述栅极结构两侧的所述半导体衬底1中。
所述侧墙7自对准形成于所述栅极结构的两个侧面上。
N+掺杂的源区8和漏区9形成于所述栅极结构两侧的所述半导体衬底1中且所述源区8和所述漏区9和对应的所述侧墙7的侧面自对准。
所述晕环注入区6位于所述轻掺杂漏区5底部的所述半导体衬底1中且所述晕环注入区6将所述轻掺杂漏区5包覆。
N型FET具有降低漏电流的优化结构，所述优化结构包括：
所述晕环注入区6的掺杂杂质由采用共同离子注入工艺掺入的BF2和碳组成。
所述轻掺杂漏区5的掺杂杂质为砷。
所述晕环注入区6的BF2的掺杂浓度和掺杂深度具有第一设置结构以及所述轻掺杂漏区5的砷掺杂浓度具有第二设置结构；在保证所述NFET的开启电流满足目标值的条件下，在所述第一设置结构中降低BF2的掺杂浓度以及增加BF2的掺杂深度以降低所述晕环注入区6和所述漏区9形成的PN结的漏电流，在所述第二设置结构中降低砷掺杂浓度并结合所述晕环注入区6的碳掺杂来使亚阈值漏电流得到保持或降低，以补偿所述第一设置结构中的BF2的掺杂浓度的降低对亚阈值漏电流的不利影响。
本发明实施例中，所述晕环注入区6的共同离子注入是以所述栅极结构的侧面为自对准边界的大角度离子注入，所述晕环注入区6的共同离子注入的注入角度为10°～50°。
所述栅极结构的两侧的表面具有经过预非晶化离子注入处理的表面。
所述晕环注入区6的共同离子注入在所述轻掺杂漏区5的离子注入之前或者之后，所述预非晶化离子注入在所述晕环注入区6的共同离子注入和在所述轻掺杂漏区5的离子注入之前。
本发明实施例在现有NFET的基础上，对NFET的轻掺杂漏区5和晕环注入区6内部的掺杂结构做了特别的设置，晕环注入区6采用BF2和碳的共同离子注入形成，故晕环注入区6中掺入了碳杂质，碳虽然不是半导体材料，但是碳能够很好的防止N+掺杂的漏区9对栅极结构底部的沟道区的不利影响，从而能在不需要增加P型掺杂的BF2的掺杂浓度就能降低器件的短沟道效应并降低器件的亚阈值漏电；由此，本发明实施例能进行晕环注入区6的BF2对应的第一设置结构来实现降低BF2的掺杂浓度和增加BF2的掺杂深度，这样能很好的降低晕环注入区6和漏区9形成的PN结的漏电流，从而降低结漏电。
本发明实施例还对轻掺杂漏区5对应的第二设置结构进行了设置，主要为降低砷掺杂浓度进一步降低，由于砷的扩散系数本来就小，加上掺杂浓度降低，能够很好的降低轻掺杂漏区5对沟道区的不利影响，从而能降低器件的亚阈值漏电流；同时，砷掺杂浓度降低后还能进一步减少结漏电。
所以，本发明实施例结合NFET的轻掺杂漏区5和晕环注入区6的内部掺杂结构的设置，能同时降低器件的亚阈值漏电流和结漏电流，实现极低漏电，极低漏电的NFET在超低功耗方面具有很大应用前景及商业价值。
另外，本发明实施例NFET进行对掺杂结构进行设置即可实现，而轻掺杂漏区5和晕环注入区6都是和栅极结构自对准，仅需对掺杂杂质和注入工艺进行设置即可实现，不需要增加额外的光罩，所以本发明实施例还具有工艺简单、工艺成本低且和现有工艺直接兼容的优点。
进行仿真和实验能对本发明实施例器件和现有器件的漏电进行比较：
如图6A所示，是本发明实施例和现有N型FET的不同开启电流对应的总漏电流的分布图；图6A中，对应的本发明实施例NFET和现有N型FET的沟道的宽度都为0.3微米，沟道长度都为0.03微米，横坐标表示器件对应的不同大小的开启电流即Ids，纵坐标表示和各开启电流对应的总漏电流即Ioff，标记401对应的各种线头较淡的圆圈对应于现有器件的各Ioff值的分布点；标记402对应的各种线头较深的圆圈对应于本发明实施例器件的各Ioff值的分布点；可以看出，本发明实施例器件的Ioff得到了明显下降，下降约80％。
如图6B所示，是本发明实施例和现有N型FET的不同开启电流对应的亚阈值漏电流的分布图；图6B中的纵坐标表示和各开启电流对应的亚阈值漏电流即Ioffs，Ioffs是Ioff中一部分；标记403对应的各种线头较淡的圆圈对应于现有器件的各Ioffs值的分布点；标记404对应的各种线头较深的圆圈对应于本发明实施例器件的各Ioffs值的分布点；可以看出，本发明实施例器件的Ioffs也得到下降，下降约25％。
如图6C所示，是本发明实施例和现有N型FET的不同开启电流对应的结漏电流的分布图。图6C中的纵坐标表示和各开启电流对应的结漏电流即Ioffb，Ioffb是Ioff中一部分；标记405对应的各种线头较淡的圆圈对应于现有器件的各Ioffb值的分布点；标记406对应的各种线头较深的圆圈对应于本发明实施例器件的各Ioffb值的分布点；可以看出，本发明实施例器件的Ioffb也得到明显下降，下降达90％以上。
如图5所示，是本发明实施例N型FET的制造方法的流程图；本发明实施例N型FET的制造方法包括如下步骤：
步骤一、在半导体衬底1表面上形成栅极结构。
本发明实施例方法中，在所述半导体衬底1上形成有P型阱，也即在形成所述栅极结构之前还包括进行阱注入形成P型阱的步骤，阱注入对应图5中标记301所示步骤。
所述NFET的形成区域位于所述P型阱的形成区域中，所述栅极结构形成在所述P型阱的表面上。
所述半导体衬底1包括硅衬底。在所述半导体衬底1上还形成有场氧2，所述场氧2隔离出有源区。
所述栅极结构包括依次叠加的栅介质层3和多晶硅栅。
所述栅介质层3为二氧化硅。在其他实施例方法中也能为：所述栅介质层3为高介电常数材料。
步骤二、进行自对准的晕环离子注入在所述栅极结构两侧的所述半导体衬底1中形成晕环注入区6，所述晕环注入区6将所述轻掺杂漏区5包覆。
步骤三、进行自对准的轻掺杂漏注入在所述栅极结构两侧的所述半导体衬底1中形成轻掺杂漏区5，所述轻掺杂漏区5的掺杂杂质为砷。
步骤四、在所述栅极结构的侧面形成侧墙7。
步骤五、以所述侧墙7的侧面为自对准条件进行N+掺杂的源漏注入在所述栅极结构两侧的所述半导体衬底1中形成源区8和漏区9。源漏注入对应于图5中的步骤306。
结合步骤二和三形成N型FET的降低漏电流的优化结构，所述优化结构包括：
所述晕环离子注入采用共同离子注入且注入杂质为BF2和碳，碳的离子注入对应于图5中的步骤303所示的碳的共同离子注入；BF2的离子注入对应于图5中的步骤304所示的BF2的晕环离子注入。
所述轻掺杂漏注入的注入杂质为砷，As即砷的轻掺杂离子注入对应于图5中的步骤305。
所述晕环注入区6的BF2的掺杂浓度和掺杂深度具有第一设置结构以及所述轻掺杂漏区5的砷掺杂浓度具有第二设置结构；在保证所述NFET的开启电流满足目标值的条件下，在所述第一设置结构中降低BF2的掺杂浓度以及增加BF2的掺杂深度以降低所述晕环注入区6和所述漏区9形成的PN结的漏电流，在所述第二设置结构中降低砷掺杂浓度并结合所述晕环注入区6的碳掺杂来使亚阈值漏电流得到保持或降低，以补偿所述第一设置结构中的BF2的掺杂浓度的降低对亚阈值漏电流的不利影响。
所述晕环离子注入为大角度离子注入，注入角度为10°～50°。
步骤二和步骤三的先后顺序能互换。在步骤一完成之后以及进行步骤二和步骤三之前还包括：
进行预非晶化离子注入对所述栅极结构的两侧的表面实现预非晶化离子注入处理，PAI注入即预非晶化离子注入对应于图5中的步骤302所示的PAI注入。
步骤一中的所述栅极结构为最终栅极结构。在其他实施例中也能为：步骤一中的所述栅极结构为伪栅极结构，在后续工艺中，还包括进行栅替换工艺将所述伪栅极结构的多晶硅栅替换为金属栅并形成最终栅极结构。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种N型FET，其特征在于：N型FET包括栅极结构、侧墙、轻掺杂漏区、源区、漏区和晕环注入区；
所述栅极结构形成在半导体衬底表面上；
所述轻掺杂漏区自对准形成于所述栅极结构两侧的所述半导体衬底中；
所述侧墙自对准形成于所述栅极结构的两个侧面上；
N+掺杂的源区和漏区形成于所述栅极结构两侧的所述半导体衬底中且所述源区和所述漏区和对应的所述侧墙的侧面自对准；
所述晕环注入区位于所述轻掺杂漏区底部的所述半导体衬底中且所述晕环注入区将所述轻掺杂漏区包覆；
N型FET具有降低漏电流的优化结构，所述优化结构包括：
所述晕环注入区的掺杂杂质由采用共同离子注入工艺掺入的BF2和碳组成；
所述轻掺杂漏区的掺杂杂质为砷；
所述晕环注入区的BF2的掺杂浓度和掺杂深度具有第一设置结构以及所述轻掺杂漏区的砷掺杂浓度具有第二设置结构；在保证所述N型FET的开启电流满足目标值的条件下，在所述第一设置结构中降低BF2的掺杂浓度以及增加BF2的掺杂深度以降低所述晕环注入区和所述漏区形成的PN结的漏电流，在所述第二设置结构中降低砷掺杂浓度并结合所述晕环注入区的碳掺杂来使亚阈值漏电流得到保持或降低，以补偿所述第一设置结构中的BF2的掺杂浓度的降低对亚阈值漏电流的不利影响。
2.如权利要求1所述的N型FET，其特征在于：在所述半导体衬底上形成有P型阱，所述N型FET的形成区域位于所述P型阱的形成区域中，所述栅极结构形成在所述P型阱的表面上。
3.如权利要求2所述的N型FET，其特征在于：所述半导体衬底包括硅衬底。
4.如权利要求1或2或3所述的N型FET，其特征在于：所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。
5.如权利要求4所述的N型FET，其特征在于：所述栅介质层为二氧化硅或者为高介电常数材料。
6.如权利要求4所述的N型FET，其特征在于：所述栅极导电材料层为多晶硅栅或者为金属栅。
7.如权利要求1所述的N型FET，其特征在于：所述晕环注入区的共同离子注入是以所述栅极结构的侧面为自对准边界的大角度离子注入，所述晕环注入区的共同离子注入的注入角度为10°～50°。
8.如权利要求7所述的N型FET，其特征在于：所述栅极结构的两侧的表面具有经过预非晶化离子注入处理的表面；
所述晕环注入区的共同离子注入在所述轻掺杂漏区的离子注入之前或者之后，所述预非晶化离子注入在所述晕环注入区的共同离子注入和在所述轻掺杂漏区的离子注入之前。
9.一种N型FET的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面上形成栅极结构；
步骤二、进行自对准的晕环离子注入在所述栅极结构两侧的所述半导体衬底中形成晕环注入区，所述晕环注入区将轻掺杂漏区包覆；
步骤三、进行自对准的轻掺杂漏注入在所述栅极结构两侧的所述半导体衬底中形成轻掺杂漏区，所述轻掺杂漏区的掺杂杂质为砷；
步骤四、在所述栅极结构的侧面形成侧墙；
步骤五、以所述侧墙的侧面为自对准条件进行N+掺杂的源漏注入在所述栅极结构两侧的所述半导体衬底中形成源区和漏区；
结合步骤二和三形成N型FET的降低漏电流的优化结构，所述优化结构包括：
所述晕环离子注入采用共同离子注入且注入杂质为BF2和碳；
所述轻掺杂漏注入的注入杂质为砷；
所述晕环注入区的BF2的掺杂浓度和掺杂深度具有第一设置结构以及所述轻掺杂漏区的砷掺杂浓度具有第二设置结构；在保证所述N型FET的开启电流满足目标值的条件下，在所述第一设置结构中降低BF2的掺杂浓度以及增加BF2的掺杂深度以降低所述晕环注入区和所述漏区形成的PN结的漏电流，在所述第二设置结构中降低砷掺杂浓度并结合所述晕环注入区的碳掺杂来使亚阈值漏电流得到保持或降低，以补偿所述第一设置结构中的BF2的掺杂浓度的降低对亚阈值漏电流的不利影响。
10.如权利要求9所述的N型FET的制造方法，其特征在于：在所述半导体衬底上形成有P型阱，所述N型FET的形成区域位于所述P型阱的形成区域中，所述栅极结构形成在所述P型阱的表面上。
11.如权利要求10所述的N型FET的制造方法，其特征在于：所述半导体衬底包括硅衬底。
12.如权利要求9或10或11所述的N型FET的制造方法，其特征在于：所述栅极结构包括依次叠加的栅介质层和多晶硅栅。
13.如权利要求12所述的N型FET的制造方法，其特征在于：所述栅介质层为二氧化硅或者为高介电常数材料。
14.如权利要求12所述的N型FET的制造方法，其特征在于：步骤一中的所述栅极结构为最终栅极结构；或者，步骤一中的所述栅极结构为伪栅极结构，在后续工艺中，还包括进行栅替换工艺将所述伪栅极结构的多晶硅栅替换为金属栅并形成最终栅极结构。
15.如权利要求9所述的N型FET的制造方法，其特征在于：所述晕环离子注入为大角度离子注入，注入角度为10°～50°。
16.如权利要求9或15所述的N型FET的制造方法，其特征在于：步骤二和步骤三的先后顺序能互换；
在步骤一完成之后以及进行步骤二和步骤三之前还包括：
进行预非晶化离子注入对所述栅极结构的两侧的表面实现预非晶化离子注入处理。
CN202010277146.6A 2020-04-10 2020-04-10 N型fet及其制造方法 Active CN111463284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010277146.6A CN111463284B (zh) 2020-04-10 2020-04-10 N型fet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010277146.6A CN111463284B (zh) 2020-04-10 2020-04-10 N型fet及其制造方法

Publications (2)

Publication Number Publication Date
CN111463284A CN111463284A (zh) 2020-07-28
CN111463284B true CN111463284B (zh) 2023-06-09

Family

ID=71681030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010277146.6A Active CN111463284B (zh) 2020-04-10 2020-04-10 N型fet及其制造方法

Country Status (1)

Country Link
CN (1) CN111463284B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223965B (zh) * 2021-04-19 2023-02-24 杭州电子科技大学 一种补偿负电容晶体管内部栅电势损失的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763973A (zh) * 2004-09-27 2006-04-26 松下电器产业株式会社 半导体装置及其制造方法
CN101593681A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 减小nmos器件栅极诱导漏极漏电流的方法
CN101621071A (zh) * 2008-07-04 2010-01-06 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体器件及其制造方法
CN103187276A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 n型MOS场效应管及形成方法，半导体器件及形成方法
CN103367163A (zh) * 2012-03-29 2013-10-23 台湾积体电路制造股份有限公司 栅极下方具有选择性掺杂剂去活化的mosfet
CN103545218A (zh) * 2012-07-17 2014-01-29 德克萨斯仪器股份有限公司 用于栅极边缘二极管泄漏电流减少的袋状反向掺杂
CN106024600A (zh) * 2015-03-25 2016-10-12 格罗方德半导体公司 短沟道nfet装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083941A (ja) * 2000-09-06 2002-03-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7109099B2 (en) * 2003-10-17 2006-09-19 Chartered Semiconductor Manufacturing Ltd. End of range (EOR) secondary defect engineering using substitutional carbon doping

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763973A (zh) * 2004-09-27 2006-04-26 松下电器产业株式会社 半导体装置及其制造方法
CN101593681A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 减小nmos器件栅极诱导漏极漏电流的方法
CN101621071A (zh) * 2008-07-04 2010-01-06 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体器件及其制造方法
CN103187276A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 n型MOS场效应管及形成方法，半导体器件及形成方法
CN103367163A (zh) * 2012-03-29 2013-10-23 台湾积体电路制造股份有限公司 栅极下方具有选择性掺杂剂去活化的mosfet
CN103545218A (zh) * 2012-07-17 2014-01-29 德克萨斯仪器股份有限公司 用于栅极边缘二极管泄漏电流减少的袋状反向掺杂
CN106024600A (zh) * 2015-03-25 2016-10-12 格罗方德半导体公司 短沟道nfet装置

Also Published As

Publication number Publication date
CN111463284A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
US7675126B2 (en) Metal oxide semiconductor field effect transistor and method of fabricating the same
JP3489871B2 (ja) Ｍｏｓトランジスタおよびその製造方法
US5536959A (en) Self-aligned charge screen (SACS) field effect transistors and methods
CN107564816B (zh) Ldmos晶体管及其形成方法
US10763800B2 (en) Semiconductor device and manufacturing method thereof
KR100374551B1 (ko) 반도체 소자 및 그 제조방법
US20160218103A1 (en) Semiconductor integrated circuit device and method of manufacturing thereof
US20040041170A1 (en) Low dose super deep source/drain implant
CN109830538B (zh) Ldmos器件及其制造方法
US9362399B2 (en) Well implant through dummy gate oxide in gate-last process
CN111463284B (zh) N型fet及其制造方法
US7151032B2 (en) Methods of fabricating semiconductor devices
KR100899764B1 (ko) 반도체 소자 및 그 제조방법
US9627524B2 (en) High voltage metal oxide semiconductor device and method for making same
US5963809A (en) Asymmetrical MOSFET with gate pattern after source/drain formation
CN112151594B (zh) 半导体结构及其形成方法
CN111463285B (zh) P型fet及其制造方法
CN112038404A (zh) 改善nmosfet热载流子效应的方法及nmosfet器件
CN109346440B (zh) 半导体器件的制造方法和集成电路的制造方法
CN111463286B (zh) N管io组件及其制造方法
US7202133B2 (en) Structure and method to form source and drain regions over doped depletion regions
KR100574357B1 (ko) 벌크 펀치쓰루우를 억제하기 위한 모스 트랜지스터
KR100588787B1 (ko) 반도체 소자 제조방법
KR20100111021A (ko) 반도체 소자 및 그 제조 방법
KR100561977B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant