JP6655992B2 - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP6655992B2 JP6655992B2 JP2016000109A JP2016000109A JP6655992B2 JP 6655992 B2 JP6655992 B2 JP 6655992B2 JP 2016000109 A JP2016000109 A JP 2016000109A JP 2016000109 A JP2016000109 A JP 2016000109A JP 6655992 B2 JP6655992 B2 JP 6655992B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- hemt
- gan
- mosfet
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
その反面、ノーマリーオン(depletion‐mode)動作となり、フェイルセーフ(fail‐safe)の観点からノーマリーオフ(enhancement- mode)動作が求められ、様々な手法で実現されている。
図4に示すようにGaN−HEMT101と低耐圧のSi−MOSFET201をカスコード接続し、ノーマリーオフ化する技術の中で、図7,図8、また特許文献1に記載されるようにGaN−HEMTのソース電極の上にSi−MOSFETを直接実装する方法があるが、搭載するSi−MOSFETのチップによる制約によりGaN−HEMTが持つ能力を十分に発揮できない面があった。
一方、Si−IGBTモジュールなどで多用されているワイヤーボンディングの手法でボンディングワイヤー501によりGaN−HEMTなど横型パワー半導体チップの配線を行うと、ドレイン(Drain)・ソース(Source)電極双方から引き出す必要があり、寄生インダクタンスが配線距離に比例して増加してしまう。寄生インダクタンスの増加は高速スイッチングするGaN−HEMTに大きなサージ電圧を発生させる懸念があり、寄生インダクタンスの低減は必須事項となっている。
特許文献1のようにGaN−HEMTなど横型パワー半導体チップと低耐圧のSi−MOSFETチップとを直近で配置するための手法として、チップを重ねて実装する方法では、搭載するSi−MOSFETのチップサイズはGaN−HEMTなど横型パワー半導体チップのソース電極パッドによる制約を受け、形状や寸法が限定されてしまう。
Si−MOSFETサイズが限定されるので、Si−MOSFETのソース電極パッドによる制約を受け、Si−MOSFETのソースワイヤー本数を十分に確保できず、寄生インダクタンスの低減にも制約を与えていた。
また、GaN−HEMTなど横型パワー半導体チップの上に直接Si−MOSFETチップを実装する事で、Si−MOSFETは自己発熱だけでなくGaN−HEMTの熱の影響を受け自己発熱以上に高温となる。
このことにより、Siの持つ温度特性による動作上の制約を受け、GaN−HEMTの持つ利点の一つである高温動作が出来なくなる問題を抱えていた。
また、発熱部から放熱用ベースプレートへの熱伝導の経路を短くし、部品点数の低減と熱抵抗の改善を図ることを課題とする。
また、パワーモジュールの内部構造がシンプルとなり、ワイヤーボンディング配線による寄生インダクタンスを極力最小限に抑えることを課題とする。
Si−MOSFETチップがGaN−HEMTなどの横型パワー半導体チップによる熱的な影響を直接受けなくなり、GaN−HEMTが持つ優れた温度特性を十分に引き出せるようにし、高温領域での安定した動作を実現することを課題とする。
Si−MOSFETチップの実装位置を変更する事で、Si−MOSFETチップの形状・寸法の制約を排し、設計の自由度を高めることを課題とする。
前記放熱用ベースプレートに裏面が接合する絶縁基板と、
前記放熱用ベースプレートに対する反対面である前記絶縁基板の表面上に形成された導体パターンと、
前記導体パターンにフリップチップ構造で実装された横型パワー半導体チップと、
前記横型パワー半導体チップに隣接した位置で、前記導体パターンに裏面のドレイン電極が接合した低耐圧Si−MOSFETチップと、
前記低耐圧Si−MOSFETチップの表面のソース電極及びゲート電極をそれぞれ前記導体パターンに接続するボンディングワイヤーと、
を備え、
前記横型パワー半導体チップと前記低耐圧Si−MOSFETチップとがカスコード接続により実装されたパワーモジュールである。
当該横型パワー半導体チップをフリップチップ構造で実装する事で、当該横型パワー半導体チップのサブストレート基板であるSiなどの基板裏面が放熱用ベースプレートに対して背く事により、改めて絶縁する必要がなくなる事から絶縁基板の積層が不要となり、部品点数の低減が図られる。
また、絶縁基板の積層が不要となったことにより、発熱部から放熱用ベースプレートへの熱伝導の経路が短くなり、熱抵抗の改善が図られる。
GaN−HEMTなどのノーマリーオン型のデバイスをカスコード接続してノーマリーオフを実現させる際に、低耐圧Si−MOSFETチップをGaN−HEMTチップのソース電極パッド上に搭載する従来例に比較して、絶縁基板に形成された同一面上の導体パターン上に当該横型パワー半導体チップとSi−MOSFETチップとを隣接して配置することでワイヤーボンディングによる配線距離を短くすることができ、寄生インダクタンスの増大を抑制できる。
Si−MOSFETをDBCなどの絶縁基板に直接搭載する事で当該横型パワー半導体チップの発熱による影響から解放され、当該横型パワー半導体チップの持つ熱的な特性(高温動作)をSi−MOSFETの動作温度に縛られることなく最大限に引き出し、安定した動作を実現することができる。
Si−MOSFETチップの搭載位置を当該横型パワー半導体チップのソース電極上から、当該横型パワー半導体チップが実装されたDBCなどの絶縁基板上に直接搭載する事で当該横型パワー半導体チップのソース電極パッドの形状による制約から解放され、Si−MOSFETチップの形状や寸法を自由に選択でき設計の自由度が向上する。
以上の効果により総合損失の低下・機器の効率向上を図る事が出来る。
絶縁基板310は窒化アルミニウム等の高熱伝導率のセラミックなどにより、表面にはDBC法により導体パターン321〜329が形成されており、裏面にはDBC法によりベタパターン311が形成されている。
絶縁基板310の裏面は、放熱用ベースプレート401の表面にベタパターン311及びソルダー602を介して接合している。
同様に下位側のGaN−HEMTチップ102のドレイン電極102DがU電極導体パターン323にソルダー601を介して接合し、ソース電極102Sが導体パターン326にソルダー601を介して接合し、ゲート電極102GがN電極導体パターン327にソルダー(不図示)を介して接合している。各電極パッドの周囲には適宜ソルダーレジスト(701)が設けられる。
同様に下位側の低耐圧Si−MOSFETチップ202の裏面のドレイン電極202Dは、下位側のGaN−HEMTチップ102に隣接した位置で、ソルダー603を介して導体パターン326に接合している。
ボンディングワイヤー503が、上位側の低耐圧Si−MOSFETチップ202の表面のソース電極202Sを導体パターン325に接続する。
ボンディングワイヤー504が、上位側の低耐圧Si−MOSFETチップ202の表面のゲート電極202Gを導体パターン324に接続する。
同様にボンディングワイヤー502が、下位側の低耐圧Si−MOSFETチップ202の表面のソース電極202SをN電極導体パターン327に接続する。
ボンディングワイヤー503が、下位側の低耐圧Si−MOSFETチップ202の表面のソース電極202Sを導体パターン329に接続する。
ボンディングワイヤー504が、下位側の低耐圧Si−MOSFETチップ202の表面のゲート電極202Gを導体パターン328に接続する。
特に熱抵抗の改善については以下の通り試算することができた。
図3は従来例(図7、図8)と本発明例(図1,図2)の構造モデルについて発熱部(GaN−HEMTデバイス部)から放熱部(放熱用ベースプレート)までの熱抵抗の試算結果を従来例を1として示す。
成分a1は、放熱用ベースプレート401分である。
成分a2は、ソルダー602分である。
成分a3は、ベタパターン311と、絶縁基板(図8中302,図2中310)と、導体パターン(図8中305、図2中321〜323,326)とを合わせた分である。
成分a4は、絶縁基板301と302の間のソルダー604分である。
成分a5は、絶縁基板301裏面のベタパターン303と、絶縁基板301と、絶縁基板301表面の導体パターン304とを合わせた分である。
成分a6は、GaN−HEMTチップ実装用のソルダー分(図8中605,図2中601)である。
成分a7は、GaN−HEMTチップ内構造分である。
図3に示すように総合で本発明例は従来例に対し熱抵抗を優に20%低減することができた。従来例におけるGaN−HEMTの放熱経路90を図9(a)に、本発明例におけるGaN−HEMTの放熱経路91を図9(b)に示す。従来例における放熱用ベースプレート401までの放熱経路90途上には、GaN−HEMTデバイス部まで成分a4(図8中604),成分a5(図8中301,303,304)と、GaN−HEMTチップ101内のSi基板があるのに対し、本発明例ではそれらが無く、フリップチップ実装されたため、放熱経路91で示すようにソース・ドレイン電極102D,102Sを通して放熱用ベースプレート401へ放熱できるようになったことが要因である。図9(a)に示すように従来例の放熱経路90途上にはソース・ドレイン電極101D,101Sが含まれていない。
低耐圧Si−MOSFETについては、従来例ではGaN−HEMTチップ上に実装されるため図3に示したもの以上の熱抵抗が生じるのに対し、本発明例では、GaN−HEMTチップと同一面上に実装されるので大幅に熱抵抗が低減される。
102 GaN−HEMTチップ
102D ドレイン電極
102G ゲート電極
102S ソース電極
202 低耐圧Si−MOSFETチップ
202D ドレイン電極
202G ゲート電極
202S ソース電極
301 絶縁基板
302 絶縁基板
310 絶縁基板
401 放熱用ベースプレート
501,502,503,504 ボンディングワイヤー
601,602,603 ソルダー
Claims (2)
- 放熱用ベースプレートと、
前記放熱用ベースプレートに裏面が接合する絶縁基板と、
前記放熱用ベースプレートに対する反対面である前記絶縁基板の表面上に形成された導体パターンと、
前記導体パターンにフリップチップ構造で実装された横型パワー半導体チップと、
前記横型パワー半導体チップに隣接した位置で、前記導体パターンに裏面のドレイン電極が接合した低耐圧Si−MOSFETチップと、
前記低耐圧Si−MOSFETチップの表面のソース電極及びゲート電極をそれぞれ前記導体パターンに接続するボンディングワイヤーと、
を備え、
前記横型パワー半導体チップと前記低耐圧Si−MOSFETチップとがカスコード接続により実装されたパワーモジュール。 - 前記横型パワー半導体チップとして、ヘテロ接合を有するノーマリーオン型GaN−HEMTチップを備える請求項1に記載のパワーモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016000109A JP6655992B2 (ja) | 2016-01-04 | 2016-01-04 | パワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016000109A JP6655992B2 (ja) | 2016-01-04 | 2016-01-04 | パワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017123358A JP2017123358A (ja) | 2017-07-13 |
JP6655992B2 true JP6655992B2 (ja) | 2020-03-04 |
Family
ID=59306725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016000109A Active JP6655992B2 (ja) | 2016-01-04 | 2016-01-04 | パワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6655992B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6983958B2 (ja) * | 2017-11-30 | 2021-12-17 | 株式会社東芝 | 半導体装置 |
JP6822939B2 (ja) * | 2017-11-30 | 2021-01-27 | 株式会社東芝 | 半導体装置 |
CN110504250B (zh) * | 2019-08-26 | 2022-11-18 | 珠海镓旦科技有限公司 | 级联增强型GaNHEMT功率模块封装结构及封装方法 |
CN110504242B (zh) * | 2019-08-26 | 2022-11-11 | 黄山学院 | 大电流级联增强型GaN全桥功率模块封装结构及封装方法 |
JP7353233B2 (ja) | 2020-05-14 | 2023-09-29 | 三菱電機株式会社 | 半導体装置 |
CN117155359B (zh) * | 2023-10-26 | 2024-02-09 | 深圳智芯微电子科技有限公司 | GaN HEMT器件预处理方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263622A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置 |
JP2004006603A (ja) * | 2002-03-26 | 2004-01-08 | Fuji Electric Holdings Co Ltd | 半導体パワーデバイス |
US9202811B2 (en) * | 2012-12-18 | 2015-12-01 | Infineon Technologies Americas Corp. | Cascode circuit integration of group III-N and group IV devices |
JP5867472B2 (ja) * | 2013-09-17 | 2016-02-24 | 株式会社安川電機 | 電力変換装置 |
-
2016
- 2016-01-04 JP JP2016000109A patent/JP6655992B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017123358A (ja) | 2017-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6655992B2 (ja) | パワーモジュール | |
US8987777B2 (en) | Stacked half-bridge power module | |
JP6245365B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
JP6366612B2 (ja) | 電力用半導体モジュール | |
JP6520437B2 (ja) | 半導体装置 | |
JP2007234690A (ja) | パワー半導体モジュール | |
JP2009177038A (ja) | パワー半導体モジュール | |
JP2012175070A (ja) | 半導体パッケージ | |
JP2022062235A (ja) | パワー・デバイス用のパッケージ構造 | |
JP2013219290A (ja) | 半導体装置 | |
JP5182274B2 (ja) | パワー半導体装置 | |
WO2015005181A1 (ja) | 電力変換部品 | |
JP2014183078A (ja) | 半導体装置 | |
KR102418458B1 (ko) | 전력반도체 모듈 | |
JP2017162866A (ja) | 半導体装置 | |
JP6129355B2 (ja) | 電力半導体装置 | |
JP6331543B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
JP2012016108A (ja) | スイッチング電源モジュールおよび電気機器 | |
JP5429413B2 (ja) | 半導体装置 | |
JP2016115727A (ja) | 半導体装置 | |
CN107851631B (zh) | 半导体装置 | |
JP2016082092A (ja) | 半導体装置 | |
JP6227141B2 (ja) | 電力用半導体装置 | |
KR102616298B1 (ko) | 양면냉각 전력모듈 및 이의 제조방법 | |
JP6884723B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160831 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6655992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |