KR102616298B1 - 양면냉각 전력모듈 및 이의 제조방법 - Google Patents
양면냉각 전력모듈 및 이의 제조방법 Download PDFInfo
- Publication number
- KR102616298B1 KR102616298B1 KR1020220102419A KR20220102419A KR102616298B1 KR 102616298 B1 KR102616298 B1 KR 102616298B1 KR 1020220102419 A KR1020220102419 A KR 1020220102419A KR 20220102419 A KR20220102419 A KR 20220102419A KR 102616298 B1 KR102616298 B1 KR 102616298B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- bonding layer
- bonding
- substrate
- power module
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000001816 cooling Methods 0.000 claims abstract description 37
- 238000003780 insertion Methods 0.000 claims abstract description 23
- 230000037431 insertion Effects 0.000 claims abstract description 23
- 238000005245 sintering Methods 0.000 claims description 11
- 238000005476 soldering Methods 0.000 claims description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 125000006850 spacer group Chemical group 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
- H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
Abstract
본 발명은 양면냉각 전력모듈 및 그 제조방법에 관한 것으로, 본 발명에 따른 양면냉각 전력모듈은 제1 기판; 상기 제1 기판 상에 부착되는 반도체 칩; 제2 기판; 상기 반도체 칩과의 접합을 위해, 상기 제2 기판 상에 복수의 접합영역에 일정 두께로 각각 마련되는 접합층; 상기 반도체 칩의 크기와 마련되고, 상기 반도체 칩의 패드의 위치 및 형상에 대응하여 상기 접합층이 삽입되는 복수의 접합층삽입홀이 천공된 절연시트를 포함하며, 상기 절연시트는, 일면은 상기 반도체 칩과 접합되고, 타면은 상기 제2 기판상의 상기 접합영역을 제외한 나머지 영역에 접합되는 것을 특징으로 한다.
이에 의해 본 발명에 의한 양면냉각 전력모듈 및 이의 제조방법은 칩 스페이서를 생략하고 절연시트를 언더필로 사용하여 탑사이드의 열 방출 경로를 단순화하여 열특성을 향상시킬 수 있다.
이에 의해 본 발명에 의한 양면냉각 전력모듈 및 이의 제조방법은 칩 스페이서를 생략하고 절연시트를 언더필로 사용하여 탑사이드의 열 방출 경로를 단순화하여 열특성을 향상시킬 수 있다.
Description
본 발명은 양면냉각 전력모듈 및 이의 제조방법에 관한 것으로, 보다 구체적으로는 열특성이 개선된 양면냉각 전력모듈 및 이의 제조방법에 관한 것이다.
전력 모듈은 전기 자동차 등 차세대 자동차의 핵심 전력시스템 및 태양전지 스마트 전력시스템에 들어가는 핵심부품이다. 전력변환효율을 극대화하기 위해 최근에는 Si소자 뿐 아니라 GaN 및 SiC 소자가 사용되고 있는데, 이러한 전력변환소자를 이용하여 전력을 변환시에는 고전압 및 고전류가 장시간 흐르게 되어 많은 양의 열이 발생하게 된다.
이러한 발열문제를 해결하기 위해 최근 양면냉각(Double Side Cooling, DSC) 구조를 갖는 전력 모듈이 적용되고 있는 추세이다. 도 1은 종래 양면 냉각 전력모듈의 구조도이다. 도 1을 참조하면, 바텀사이드의 기판 상(100)에 접합층(110)을 형성하여 솔더링 또는 소결을 통해 반도체 칩(120)을 실장하고, 업 사이드의 다른 기판(200)에는 접합층(210)을 형성하여 솔더링 또는 소결을 통해 칩 스페이서(220)를 부착시킨 후, 접합층(230)을 형성하여 솔더링 또는 소결을 통해 업 사이드와 바텀사이드를 접합하여 양면에 위치한 기판측으로 열을 발산시킨다.
그런데, 이러한 종래 DSC 전력 모듈에서 바텀사이드는 칩 사이즈의 전면이 100% 열 발산을 위해 사용되는데 비해, 탑사이드는 소스 메탈 영역(대략 칩 사이즈의 60%)만 열 발산을 위해 사용된다. 이처럼 탑사이드의 방열에 있어서 열 발산 영역이 작은 상태에서 칩 스페이서 접합층(210)→ 칩 스페이서(220)→ 칩 스페이서-전도층 접합층(230)의 다층 구조를 형성함에 따라 열저항이 커지고, 반도체 칩의 연결지점(junction) 보다 반도체 칩(120)과 칩 스페이서(220)의 접합층(230)의 온도가 더 높아지는 현상이 발생하여 탑사이드로의 열방출이 원활하게 이루어지지 않는 문제가 있다.
전술한 바와 같은 문제점을 해결하기 위하여, 본 발명은 칩 스페이서를 생략하고 절연시트를 언더필로 사용하여 탑사이드의 열 방출 경로를 단순화하여 열특성을 향상시킨 양면냉각 전력모듈 및 이의 제조방법을 제공하는데 목적이 있다.
상기 목적은 양면냉각 전력모듈에 있어서, 제1 기판; 상기 제1 기판 상에 부착되는 반도체 칩; 제2 기판; 상기 반도체 칩과의 접합을 위해, 상기 제2 기판 상에 복수의 접합영역에 일정 두께로 각각 마련되는 접합층; 상기 반도체 칩의 크기와 마련되고, 상기 반도체 칩의 패드의 위치 및 형상에 대응하여 상기 접합층이 삽입되는 복수의 접합층삽입홀이 천공된 절연시트를 포함하며, 상기 절연시트는, 일면은 상기 반도체 칩과 접합되고, 타면은 상기 제2 기판상의 상기 접합영역을 제외한 나머지 영역에 접합되는 것을 특징으로 하는 양면냉각 전력모듈에 의해 달성될 수 있다.
또한, 상기 절연시트의 두께는 상기 접합층의 두께와 일치할 수 있다.
상기 복수의 접합영역은 상기 반도체 칩의 패드의 위치 및 형상에 대응하여 마련되고; 상기 반도체 칩과 상기 접합층의 접합은 솔더링 또는 소결에 의해 이루어질 수 있다.
상기 복수의 접합층삽입홀은 상기 반도체 칩의 소스 패드 또는 에미터 패드와 게이트 패드의 위치 및 형상에 대응하여 마련되고; 상기 절연시트는 기계적인 접합에 의해 상기 반도체 칩에 부착될 수 있다.
상기 접합층은 프리솔더(presolder) 또는 은 라미네이션(Ag lanmination)에 의해 상기 제2 기판상의 복수의 접합영역에 형성될 수 있다.
한편, 상기 목적은 양면냉각 전력모듈의 제조방법에 있어서, 제1 기판 상에 반도체 칩을 부착하는 단계; 상기 반도체 칩의 크기와 마련되고, 상기 반도체 칩의 패드의 위치 및 형상에 대응하여 접합층이 삽입되는 복수의 접합층삽입홀이 천공된 절연시트를 상기 반도체 칩 위에 부착하는 단계; 제2 기판 상의 복수의 접합영역에 일정 두께로 상기 접합층을 형성하는 단계; 상기 접합층을 상기 복수의 접합층삽입홀에 체결하는 단계; 및 솔더링 또는 소결에 의해 상기 접합층을 상기 반도체 칩에 부착하는 단계를 포함하는 것을 특징으로 하는 양면냉각 전력모듈의 제조방법에 의해서도 달성될 수 있다.
상기 복수의 접합영역과 상기 복수의 접합층삽입홀은 상기 반도체 칩의 소스 패드 또는 에미터 패드와 게이트 패드의 위치 및 형상에 대응하여 마련될 수 있다.
상기한 바와 같이, 본 발명에 의한 양면냉각 전력모듈 및 이의 제조방법은 칩 스페이서를 생략하고 절연시트를 언더필로 사용하여 탑사이드의 열 방출 경로를 단순화하여 열특성을 향상시킬 수 있다.
도 1은 종래 양면냉각 전력모듈의 단면 구조를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 양면냉각 전력모듈의 단면 구조를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 양면냉각 전력모듈의 반도체 칩과 절연시트의 일 예를 도시한 것으로, 도 3의 (a)는 반도체 칩의 구조, (b)는 절연시트의 구조를 나타낸 것이다.
도 4a는 종래 양면냉각 전력모듈의 열특성 실험결과를 나타낸 것이고, 도 4b는 본 발명에 따른 양면냉각 전력모듈의 열특성 실험 결과를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 양면냉각 전력모듈의 단면 구조를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 양면냉각 전력모듈의 반도체 칩과 절연시트의 일 예를 도시한 것으로, 도 3의 (a)는 반도체 칩의 구조, (b)는 절연시트의 구조를 나타낸 것이다.
도 4a는 종래 양면냉각 전력모듈의 열특성 실험결과를 나타낸 것이고, 도 4b는 본 발명에 따른 양면냉각 전력모듈의 열특성 실험 결과를 나타낸 것이다.
이하, 도면을 참조하여 본 발명의 구체적인 실시예들에 대해 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 양면냉각 전력모듈의 단면 구조를 나타내는 도면이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 양면냉각 전력모듈은 바텀사이드에 제1 기판(10), 제1 기판(10) 상에 부착되는 반도체 칩(30), 그 위에 부착되는 절연시트(40)를 포함한다. 탑사이드에는 제2 기판(20), 제2 기판(20) 상에 마련되는 접합층(50)을 포함한다. 바텀사이드와 탑사이드는 절연시트(40)와 접합층(50)이 서로 끼워지는 형태로 체결되며 솔더링 또는 소결을 통해 접합된다.
바텀사이드의 제1 기판(10)은 세라믹 기판으로서 양면에 전도층(11, 12)이 형성되며, Cu, Al, Al2O3, AlN, 및 Si3N4 중 적어도 하나를 포함할 수 있다. 제1 기판(10) 상에는 반도체 칩(30)과의 접합을 위한 접합층(13)이 형성되며, 솔더링 또는 소결에 의해 접합이 이루어진다.
반도체 칩(30)은 다이오드(diode)와 MOSFET(metal oxide semiconductor field effect transistor), JFET(junction field transistor) 등의 단극소자(unipolar) 및 HEMT(high electron mobility transistor), IGBT(insulated gate bipolar transistor) 등의 양극소자(bipolar) 등을 포함할 수 있다.
절연시트(40)는 반도체 칩(30)의 크기에 대응하여 마련되고, 반도체 칩(30)의 패드의 위치 및 형상에 대응하여 복수의 접합층삽입홀(41)이 천공되어 마련된다. 절연시트(40)는 플렉서블하며, 50~250 μm 의 두께를 가질 수 있다. 절연시트(40)는 언더 필(under fill)로 사용된다.
도 3은 본 발명의 일 실시예에 따른 양면냉각 전력모듈의 반도체 칩(30)과 절연시트(40)의 일 예를 도시한 것으로, 도 3의 (a)는 반도체 칩(30)의 구조, (b)는 절연시트(40)의 구조를 나타낸 것이다. 도 3을 참조하면, 반도체 칩(30)은 회로패턴을 가진 복수의 패드, 예컨대, 소스패드 (또는 에미터 패드, 31), 신호 소스 패드 (신호 에미터 패드, 33), 게이트 패드(35)를 포함한다. 이때, 소스패드 (또는 에미터 패드, 31)는 열 방출 패스로 허용되는 영역으로, 전체 면적의 60% 정도를 차지한다.
절연시트(40)는 반도체 칩(30)에 대응하여 동일한 사이즈를 가지며, 복수의 패드의 위치와 형상에 대응하여 복수의 삽입홀 즉, 접합층삽입홀(41)이 형성되도록 가공된다. 절연시트(40)가 반도체 칩(30) 위에 부착되면 복수의 패드만 접합층삽입홀(41)에 맞춰져서 접합층삽입홀(41)을 통해 외부로 노출되는 형태이다. 절연시트(40)와 반도체 칩(30)은 기계적인 접합을 통해 부착된다.
탑사이드의 제2 기판(20)은 세라믹 기판으로서 양면에 전도층(21, 22)이 형성되며, Cu, Al, Al2O3, AlN, 및 Si3N4 중 적어도 하나를 포함할 수 있다. 제2 기판(20)상의 복수의 접합영역에는 반도체 칩(30)과의 접합을 위한 접합층(50)이 마련된다. 여기서, 복수의 접합영역은 반도체 칩(30)의 패드의 위치 및 형상에 대응하여 마련되는 것으로, 패드의 위치와 형상에 따라 복수의 접합영역에 접합층(50)이 형성된다. 즉, 복수의 접합영역은 절연시트(40)의 복수의 접합층삽입홀(41)의 위치 및 형상에 대응하는 것으로, 접합층(50)은 프리솔더(presolder) 또는 은 라미네이션(Ag lamination)에 의해 제2 기판(20) 상의 복수의 접합영역에 형성될 수 있다.
도 2의 (c)를 참조하면, 바텀사이드의 탑사이드의 접합 시, 절연시트(40)의 접합층삽입홀(41)에 탑사이드의 접합층(50)이 끼워지는 형태로 결합되며, 접합층(50)이 반도체 칩(30)의 패드에 접합된다. 반도체 칩(30)과 접합층(50)의 접합은 솔더링 또는 소결에 의해 이루어지는 한편, 절연시트(40)는 제2 기판(20) 상에서 복수의 접합영역을 제외한 나머지 영역에 접합된다.
이때, 절연시트(40)는 접합층(50)의 두께와 동일한 두께로 마련되어 바텀사이드와 탑사이드의 접합이 빈틈없이 이루어지게 한다. 절연시트(40)는 바텀사이드와 탑사이드의 절연거리를 확보하는 역할로서, 본 발명은 종래 기술에 비해서 칩 스페이서를 사용하지 않음으로 인해 종래 스페이서의 두께와 스페이서 접합층에서의 열 손실을 방지할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 양면냉각 전력모듈의 제조방법에 대해 설명한다. 전술한 실시예와 중복되는 설명은 필요에 따라 생략하기로 한다.
바텀사이드의 공정은 제1 기판(10) 상에 접합층(13)을 형성하여 반도체 칩(30)을 부착하는 단계; 및 반도체 칩(30) 위에 절연시트(40)를 접합하는 단계를 포함한다. 전술한 바와 같이, 절연시트(40)는 반도체 칩(30)의 크기와 동일한 사이즈로 마련되고, 제2 기판(20)상의 접합층(50)의 두께와 동일한 두께로 마련되며, 반도체 칩(30)의 회로패턴이 형성된 패드(31, 33, 35)의 위치 및 형상에 대응하여 복수의 접합층삽입홀(41)이 천공된 형태로 미리 가공되어 언더 필로 사용된다. 절연시트(40)가 반도체 칩(30) 위에 부착되면 접합층삽입홀(41)을 통해 반도체 칩(30)의 패드가 외부로 노출된다.
업사이드의 공정은 제2 기판(20) 상의 복수의 접합영역에 일정 두께로 접합층(50)을 형성한다. 이때, 복수의 접합영역은 반도체 칩(30)의 회로패턴이 형성된 패드의 위치 및 형상에 대응하여 마련되며, 이는 절연시트(40)의 복수의 접합층삽입홀(41)에 대응한다.
바텀사이드와 업사이드를 서로 부착하기 위해 제2 기판(20) 상의 접합층(50)을 상기 절연시트(40)의 복수의 접합층삽입홀(41)에 끼워 체결하고, 솔더링 또는 소결에 의해 접합층(50)이 반도체 칩(30)의 패드에 부착되고, 절연시트(40)가 제2 기판(20) 상의 복수의 접합영역이 아닌 다른 영역에 접합된다.
본 발명은 종래 양면냉각 전력모듈과 달리, 절연시트(40)를 소스 패드(또는 에미터 패드)와 반도체 칩(30) 사이즈에 맞추어 가공을 한 후, 이를 언더 필로 사용을 함으로써, 탑사이드의 열 방출 패스를 소스 패드(또는 에미터 패드)와 접합층(50)으로 단순화를 함으로써 열 특성을 개선할 수 있다.
아래 표 1 및 도 4a는 종래 양면냉각 전력모듈의 열특성 실험결과를 나타낸 것이고, 표 2 및 도 4b는 본 발명에 따른 양면냉각 전력모듈의 열분포 특성 실험 결과를 나타낸 것이다.
<표 1>
종래 양면냉각 전력모듈의 열특성 실험 결과
<표 2>
본 발명의 양면냉각 전력모듈의 열특성 실험 결과
두 실험 모두 250w/chip 조건하에서 진행하였으며, 표 1과 2를 비교하면 동일 조건하에서 SiC 칩의 온도가 15도 가량 차이가 나는 것을 볼 수 있다. 그리고, 도 4a 및 도 4b의 열분포를 비교하면, 종래 양면냉각 전력모듈에 비해서 본 발명에 따른 양면냉각 전력모듈은 탑사이드의 열 방출이 훨씬 원활한 것을 알 수 있다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부로서 구현될 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 기판 101, 102, 201, 202: 전도층
110, 210, 230: 접합층 120: 반도체 칩
220: 칩 스페이서 10: 제1 기판
11, 12 : 전도층 13: 접합층
20: 제2 기판 21, 22: 전도층
30: 반도체 칩 40: 절연시트
41: 접합층삽입홀 50: 접합층
110, 210, 230: 접합층 120: 반도체 칩
220: 칩 스페이서 10: 제1 기판
11, 12 : 전도층 13: 접합층
20: 제2 기판 21, 22: 전도층
30: 반도체 칩 40: 절연시트
41: 접합층삽입홀 50: 접합층
Claims (7)
- 양면냉각 전력모듈에 있어서,
제1 기판;
상기 제1 기판 상에 부착되는 반도체 칩;
제2 기판;
상기 반도체 칩과의 접합을 위해, 상기 제2 기판 상에 복수의 접합영역에 일정 두께로 각각 형성되는 접합층;
상기 반도체 칩의 크기에 대응하여 마련되고, 상기 반도체 칩의 패드의 위치 및 형상에 대응하여 상기 접합층이 삽입되는 복수의 접합층삽입홀이 천공된 절연시트를 포함하며,
상기 절연시트는, 일면은 상기 반도체 칩과 접합되고, 타면은 상기 제2 기판상의 상기 접합영역을 제외한 나머지 영역에 접합되는 것을 특징으로 하는 양면냉각 전력모듈.
- 제1항에 있어서,
상기 절연시트의 두께는 상기 접합층의 두께와 일치하는 것을 특징으로 하는 양면냉각 전력모듈.
- 제1항 또는 제2항에 있어서,
상기 복수의 접합영역은 상기 반도체 칩의 패드의 위치 및 형상에 대응하여 마련되고;
상기 반도체 칩과 상기 접합층의 접합은 솔더링 또는 소결에 의해 이루어지는 것을 특징으로 하는 양면냉각 전력모듈.
- 제1항 또는 제2항에 있어서,
상기 복수의 접합층삽입홀은 상기 반도체 칩의 소스 패드 또는 에미터 패드와 게이트 패드의 위치 및 형상에 대응하여 마련되고;
상기 절연시트는 기계적인 접합에 의해 상기 반도체 칩에 부착되는 것을 특징으로 하는 양면냉각 전력모듈.
- 제1항 또는 제2항에 있어서,
상기 접합층은 프리솔더(presolder) 또는 은 라미네이션(Ag lanmination)에 의해 상기 제2 기판상의 복수의 접합영역에 형성되는 것을 특징으로 하는 양면냉각 전력모듈.
- 양면냉각 전력모듈의 제조방법에 있어서,
제1 기판 상에 반도체 칩을 부착하는 단계;
상기 반도체 칩의 크기에 대응하여 마련되고, 상기 반도체 칩의 패드의 위치 및 형상에 대응하여 접합층이 삽입되는 복수의 접합층삽입홀이 천공된 절연시트를 상기 반도체 칩 위에 부착하는 단계;
제2 기판 상의 복수의 접합영역에 일정 두께로 상기 접합층을 형성하는 단계;
상기 접합층을 상기 복수의 접합층삽입홀에 체결하는 단계; 및
솔더링 또는 소결에 의해 상기 접합층을 상기 반도체 칩에 부착하는 단계를 포함하는 것을 특징으로 하는 양면냉각 전력모듈의 제조방법.
- 제6항에 있어서,
상기 복수의 접합영역과 상기 복수의 접합층삽입홀은 상기 반도체 칩의 소스 패드 또는 에미터 패드와 게이트 패드의 위치 및 형상에 대응하여 마련되는 것을 특징으로 하는 양면냉각 전력모듈의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220102419A KR102616298B1 (ko) | 2022-08-17 | 2022-08-17 | 양면냉각 전력모듈 및 이의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220102419A KR102616298B1 (ko) | 2022-08-17 | 2022-08-17 | 양면냉각 전력모듈 및 이의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102616298B1 true KR102616298B1 (ko) | 2023-12-21 |
Family
ID=89320682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220102419A KR102616298B1 (ko) | 2022-08-17 | 2022-08-17 | 양면냉각 전력모듈 및 이의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102616298B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130020694A1 (en) * | 2011-07-19 | 2013-01-24 | Zhenxian Liang | Power module packaging with double sided planar interconnection and heat exchangers |
JP2014107279A (ja) * | 2012-11-22 | 2014-06-09 | Nissan Motor Co Ltd | 電力変換装置 |
JP2017079217A (ja) * | 2015-10-19 | 2017-04-27 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置の製造方法 |
KR20180030298A (ko) * | 2016-09-12 | 2018-03-22 | 현대자동차주식회사 | 복합재 스페이서 및 이를 적용한 양면냉각 파워모듈 |
-
2022
- 2022-08-17 KR KR1020220102419A patent/KR102616298B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130020694A1 (en) * | 2011-07-19 | 2013-01-24 | Zhenxian Liang | Power module packaging with double sided planar interconnection and heat exchangers |
JP2014107279A (ja) * | 2012-11-22 | 2014-06-09 | Nissan Motor Co Ltd | 電力変換装置 |
JP2017079217A (ja) * | 2015-10-19 | 2017-04-27 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置の製造方法 |
KR20180030298A (ko) * | 2016-09-12 | 2018-03-22 | 현대자동차주식회사 | 복합재 스페이서 및 이를 적용한 양면냉각 파워모듈 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10638633B2 (en) | Power module, power converter and manufacturing method of power module | |
US8987777B2 (en) | Stacked half-bridge power module | |
EP3107120B1 (en) | Power semiconductor module | |
US9973104B2 (en) | Power module | |
US9111776B2 (en) | Power semiconductor package with non-contiguous, multi-section conductive carrier | |
CN108417546B (zh) | 电力电子模块 | |
US9318352B2 (en) | Power module package and method for manufacturing the same | |
US9385107B2 (en) | Multichip device including a substrate | |
JP6655992B2 (ja) | パワーモジュール | |
JP2012175070A (ja) | 半導体パッケージ | |
JP2015005681A (ja) | 半導体装置及びその製造方法 | |
TW202107650A (zh) | 功率元件封裝結構 | |
JP2018133527A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4146888B2 (ja) | 半導体モジュールと半導体モジュールの製造方法 | |
JP4096741B2 (ja) | 半導体装置 | |
KR20170024254A (ko) | 파워 반도체 모듈 및 이의 제조 방법 | |
KR102616298B1 (ko) | 양면냉각 전력모듈 및 이의 제조방법 | |
US20120319259A1 (en) | Power module package and method for fabricating the same | |
JPWO2020105476A1 (ja) | 半導体装置 | |
JP7012453B2 (ja) | ブリッジレッグ回路組立品およびフルブリッジ回路組立品 | |
US9704814B2 (en) | Semiconductor device | |
CN111816623A (zh) | 封装半导体器件及其封装方法 | |
US10199347B2 (en) | Semiconductor device | |
WO2023203688A1 (ja) | 半導体装置および半導体装置の製造方法 | |
KR102260662B1 (ko) | 체결형 스페이서를 이용한 양면냉각모듈패키지 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |