JP2016115727A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016115727A
JP2016115727A JP2014251278A JP2014251278A JP2016115727A JP 2016115727 A JP2016115727 A JP 2016115727A JP 2014251278 A JP2014251278 A JP 2014251278A JP 2014251278 A JP2014251278 A JP 2014251278A JP 2016115727 A JP2016115727 A JP 2016115727A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
semiconductor
overheat detection
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014251278A
Other languages
English (en)
Inventor
信幸 佐藤
Nobuyuki Sato
信幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014251278A priority Critical patent/JP2016115727A/ja
Priority to CN201510329019.5A priority patent/CN105702665A/zh
Priority to US14/840,849 priority patent/US20160172335A1/en
Publication of JP2016115727A publication Critical patent/JP2016115727A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 過熱検出をより精度良く行うことが可能な半導体装置を提供する。【解決手段】 半導体装置１は、支持部材１０と、支持部材１０上に設けられ、過熱検出回路２１を備えた半導体チップ２０と、半導体チップ２０上に設けられ、パワー半導体素子を備えた半導体チップ３０と、支持部材１０、半導体チップ２０、及び半導体チップ３０を封止する封止部材７０とを含む。過熱検出回路２１は、半導体チップ３０の下に配置される。【選択図】 図２

Description

本発明の実施形態は、半導体装置に係り、パワー半導体デバイスを備えた半導体装置に関する。
スイッチング電源やインバータなどの回路には、スイッチング素子やダイオードなどのパワー半導体素子を備えたパワー半導体デバイスが用いられる。また、パワー半導体デバイスと、これを制御するコントローラとを一つのパッケージの中に備えた半導体装置が知られている。
特開２０１２−１５１３５４号公報
実施形態は、過熱検出をより精度良く行うことが可能な半導体装置を提供する。
実施形態に係る半導体装置は、支持部材と、前記支持部材上に設けられ、過熱検出回路を備えた第１半導体チップと、前記第１半導体チップ上に設けられ、パワー半導体素子を備えた第２半導体チップと、前記支持部材、前記第１半導体チップ、及び前記第２半導体チップを封止する封止部材とを具備する。前記過熱検出回路は、前記第２半導体チップの下に配置される。
第１実施形態に係る半導体装置の平面図。 図１のＡ−Ａ’線に沿った半導体装置の断面図。 第１実施形態に係る半導体装置のブロック図。 第２実施形態に係る半導体装置の平面図。 図４のＢ−Ｂ’線に沿った半導体装置の断面図。
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らない。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
以下の実施形態は、電界効果トランジスタを含むパワー半導体デバイスを備えた第１半導体チップと、パワー半導体デバイスを制御するコントローラを備えた第２半導体チップとを、１つのパッケージに収容した半導体装置について開示する。
［第１実施形態］
［１−１］半導体装置の構成
図１は、第１実施形態に係る半導体装置１の平面図である。図２は、図１のＡ−Ａ’線に沿った半導体装置１の断面図である。半導体装置１は、支持部材（ダイパッド）１０、半導体チップ２０、半導体チップ３０、リード端子群５０、ボンディングワイヤ群６０、及び封止部材７０を備える。
ダイパッド１０は、半導体チップ２０、３０を支持及び固定するとともに、放熱部材として機能する。ダイパッド１０としては、熱伝導率の高い材料（例えば金属）が用いられ、銅（Ｃｕ）、銅（Ｃｕ）を含む合金、又は鉄（Ｆｅ）を含む合金などが用いられる。
半導体チップ２０は、ダイパッド１０上に設けられ、接着剤（図示せず）によってダイパッド１０に固定される。半導体チップ２０は、マイクロコンピュータなどを含むコントローラを備え、このコントローラは、半導体チップ３０の動作を制御する。半導体チップ２０は、過熱検出回路２１、及びパッド群２２、２３を備える。パッド群２２、２３は、半導体チップ２０の上面に露出している。パッド群２２は、リード端子群５０との電気的接続に用いられ、パッド群２３は、半導体チップ３０との電気的接続に用いられる。
半導体チップ３０は、半導体チップ２０上に設けられ、接着剤４０によって半導体チップ２０に固定される。すなわち、半導体装置１は、半導体チップ２０上に半導体チップ３０を積層したチップスタック型ＭＣＰ（Multi-Chip Package）である。半導体チップ３０の底面（パッドが形成される面と反対面）は、半導体チップ２０の上面（パッドが形成される面）と向き合うように配置される。例えば、半導体チップ３０のサイズは、半導体チップ２０のサイズより小さい。
半導体チップ３０は、電源（電力）の変換及び制御を行うパワー半導体デバイスを備える。パワー半導体デバイスは、一般的に、通常の（低電圧用の）ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に比べて、発熱量が大きい。パワー半導体デバイスとしては、パワーＭＯＳＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、及びダイオードなどが挙げられる。パワー半導体デバイスは、例えば、窒化ガリウム（ＧａＮ）などの窒化物半導体、及び／又は炭化ケイ素（ＳｉＣ）などを用いて構成される。図１では、半導体チップ３０をＰＷ−Ｔｒと表記している。
半導体チップ３０は、パッド群３１、３２を備える。パッド群３１、３２は、半導体チップ３０の上面に露出している。パッド群３１は、半導体チップ２０との電気的接続に用いられ、パッド群３２は、リード端子群５０との電気的接続に用いられる。
ここで、半導体チップ２０が備える過熱検出回路２１は、半導体チップ３０により近い位置に配置され、具体的には、半導体チップ３０の下に配置される。過熱検出回路２１は、その全体が半導体チップ２０と半導体チップ３０とが平面視において重なる領域内に配置されることが望ましい。なお、過熱検出回路２１は、少なくともその一部が半導体チップ２０と半導体チップ３０とが平面視において重なる領域内に配置されていても良い。また、過熱検出回路２１は、半導体チップ２０の上面近傍に配置される。過熱検出回路２１の詳細については後述する。
半導体チップ２０と半導体チップ３０とを接着する接着剤４０は、熱伝導率の高い材料で構成することが望ましい。接着剤４０は、導電性材料をバインダーに混合して構成される。導電性材料としては、金属（金属粉）が用いられ、例えば、金（Ａｕ）、銀（Ａｇ）、及び銅（Ｃｕ）などが用いられる。バインダーとしては、例えば、エポキシ樹脂などの有機バインダーが用いられる。また、接着剤４０として、銀ペースト、又はエポキシ樹脂を用いても良い。
リード端子群５０は、ダイパッド１０の周囲に設けられ、半導体チップ２０及び半導体チップ３０と、外部回路との電気的接続に用いられる。リード端子群５０としては、例えば、銅（Ｃｕ）、銅（Ｃｕ）を含む合金、又は鉄（Ｆｅ）を含む合金などが用いられる。リード端子群５０は、前述したダイパッド１０とともに、リードフレームを構成する。
ボンディングワイヤ群６０は、半導体チップ２０とリード端子群５０との電気的接続、半導体チップ３０とリード端子群５０との電気的接続、及び半導体チップ２０と半導体チップ３０との電気的接続に用いられる。ボンディングワイヤ群６０としては、例えば、金（Ａｕ）、銅（Ｃｕ）、又はアルミニウム（Ａｌ）などが用いられる。
封止部材７０は、ダイパッド１０、半導体チップ２０、半導体チップ３０、リード端子群５０、及びボンディングワイヤ群６０を封止する。封止部材７０は、モールド樹脂から構成され、例えば、エポキシ樹脂などが用いられる。
［１−２］半導体装置の回路構成
次に、半導体装置１の回路構成について説明する。図３は、第１実施形態に係る半導体装置１のブロック図である。
半導体チップ（コントローラ）２０は、過熱検出回路２１、駆動回路（ドライバ）２４−１、２４−２、及び過電流保護回路２５−１、２５−２を備える。半導体チップ（パワー半導体デバイス）３０は、トランジスタＴｒ１、Ｔｒ２を備える。パッド群２２は、パッド２２−１〜２２−５を備える。パッド群３２は、パッド３２−１〜３２−３を備える。
図３の構成例において、トランジスタＴｒ１、Ｔｒ２は、ハーフブリッジ回路に使用されるスイッチング素子である。トランジスタＴｒ１、Ｔｒ２は、例えば、高耐圧のＮチャネルＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）から構成される。図３には、トランジスタＴｒ１、Ｔｒ２として、ＮチャネルＭＯＳＦＥＴを図示している。なお、半導体チップ３０が備えるパワー半導体素子の数及び種類については、任意に設計可能である。
トランジスタＴｒ１のドレインは、パッド３２−１に電気的に接続され、トランジスタＴｒ１のソースは、パッド３２−２に電気的に接続される。トランジスタＴｒ１のゲートは、駆動回路２４−１の出力に電気的に接続される。また、トランジスタＴｒ１のソースは、過電流保護回路２５−１の入力に電気的に接続される。
トランジスタＴｒ２のドレインは、パッド３２−２に電気的に接続され、トランジスタＴｒ２のソースは、パッド３２−３に電気的に接続される。トランジスタＴｒ２のゲートは、駆動回路２４−２の出力に電気的に接続される。また、トランジスタＴｒ２のソースは、過電流保護回路２５−２の入力に電気的に接続される。
過熱検出回路２１は、半導体チップ３０の温度を検出するとともに、半導体チップ３０の温度が閾値温度を超えたか否かを判定する。具体的には、過熱検出回路２１は、半導体チップ３０が発生した熱が過熱検出回路２１に伝わる際の温度を検出する。過熱検出回路２１の閾値温度は、半導体チップ３０の仕様に応じて適宜設定される。過熱検出回路２１は、過熱検出信号を駆動回路２４−１、２４−２に供給する。また、過熱検出回路２１の出力は、パッド２２−５に電気的に接続される。例えば、過熱検出回路２１は、半導体チップ３０の温度が閾値を超えた場合に、過熱検出信号をローレベルからハイレベルに遷移させる。
過熱検出回路２１は、温度特性を有する素子を備える。温度特性を有する素子としては、例えば、ダイオード、又は抵抗素子などが挙げられる。過熱検出回路２１にダイオード（ｐｎ接合ダイオード）を用いた場合、ダイオードに一定電流を流すと、自身の周囲温度に応じて順方向電圧ＶＦが変化する。よって、ダイオードの順方向電圧ＶＦと基準電圧とを比較することで、過熱検出を行うことができる。
過電流保護回路２５−１は、トランジスタＴｒ１に流れる電流を検出するとともに、トランジスタＴｒ１に流れる電流が閾値電流を超えたか否かを判定する。過電流保護回路２５−１の閾値電流は、半導体チップ３０の仕様に応じて適宜設定される。過電流保護回路２５−１は、過電流検出信号を駆動回路２４−１に供給する。例えば、過電流保護回路２５−１は、トランジスタＴｒ１に流れる電流が閾値電流を超えた場合に、過電流検出信号をローレベルからハイレベルに遷移させる。過電流保護回路２５−２は、トランジスタＴｒ２の過電流保護を行う。過電流保護回路２５−２の構成は、過電流保護回路２５−１と同じである。
駆動回路２４−１は、パッド２２−２に電気的に接続される。また、駆動回路２４−１は、過熱検出回路２１から過熱検出信号を受け、過電流保護回路２５−１から過電流検出信号を受ける。駆動回路２４−１は、パッド２２−２に入力された制御信号に基づいて、トランジスタＴｒ１のゲート電圧を制御することで、トランジスタＴｒ１のオン／オフを制御する。また、駆動回路２４−１は、過熱検出信号及び／又は過電流検出信号がアサートされた場合に、トランジスタＴｒ１をオフさせる。
駆動回路２４−２は、パッド２２−３、過熱検出回路２１、及び過電流保護回路２５−２に電気的に接続される。駆動回路２４−２は、トランジスタＴｒ２を駆動する。駆動回路２４−２の構成は、駆動回路２４−１と同じである。
［１−３］動作
次に、上記のように構成された半導体装置１の動作について説明する。
駆動回路２４−１は、パッド２２−２に入力された制御信号がアサートされると、トランジスタＴｒ１をオンさせ、パッド２２−２に入力された制御信号がネゲートされると、トランジスタＴｒ１をオフさせる。同様に、駆動回路２４−２は、パッド２２−３に入力された制御信号がアサートされると、トランジスタＴｒ２をオンさせ、パッド２２−３に入力された制御信号がネゲートされると、トランジスタＴｒ２をオフさせる。このような動作により、半導体装置１は、例えば、自身に供給される電源の制御を行うことが可能である。
半導体装置１が動作している間は、半導体チップ３０が発熱し、半導体チップ３０の温度が上昇する。過熱検出回路２１は、半導体チップ３０の温度を検出している。過熱検出回路２１は、半導体チップ３０の温度が閾値温度を超えた場合、過熱検出信号をアサートする。駆動回路２４−１、２４−２はそれぞれ、アサートされた過熱検出信号を受けると、トランジスタＴｒ１、Ｔｒ２をオフさせる。これにより、熱に起因して半導体チップ３０が破壊又は劣化するのを抑制することができる。
ここで、図１及び図２に示すように、過熱検出回路２１は、半導体チップ３０の下に配置される。このため、過熱検出回路２１は、半導体チップ３０の温度をより精度良く検出できる。これにより、過熱検出回路２１による過熱検出動作をより精度良く行うことができる。
一方、過熱検出回路２１は、半導体チップ３０の温度が閾値温度以下になった場合、過熱検出信号をネゲートする。駆動回路２４−１、２４−２はそれぞれ、ネゲートされた過熱検出回路を受けると、パッドから送られる制御信号に応じてトランジスタＴｒ１、Ｔｒ２のオン／オフを制御する。
また、過電流保護回路２５−１は、トランジスタＴｒ１に流れる電流を検出している。過電流保護回路２５−１は、トランジスタＴｒ１に流れる電流が閾値電流を超えた場合、過電流検出信号をアサートする。駆動回路２４−１は、アサートされた過電流検出信号を受けると、トランジスタＴｒ１をオフさせる。過電流保護回路２５−２の動作は、過電流保護回路２５−１と同じである。これにより、過電流に起因して半導体チップ３０が破壊又は劣化するのを抑制することができる。
［１−４］第１実施形態の効果
電源のスイッチングや整流を行うパワー半導体デバイスは、動作中における発熱量が大きい。パワー半導体デバイスの温度が上昇すると、半導体層が劣化したり、絶縁破壊が発生する可能性が高くなり、結果として、熱に起因してパワー半導体デバイスが破壊又は劣化してしまう。そこで、パワー半導体デバイスを備えた半導体装置では、パワー半導体デバイスを制御するコントローラが過熱検出回路を備え、コントローラによるパワー半導体デバイスの過熱検出が行われる。過熱検出機能を有する半導体装置には、例えば、パワー半導体デバイス及びコントローラを横に並べて平面的に実装し、パッケージ化されたプレーン型ＭＣＰが用いられる。
しかし、プレーン型ＭＣＰは、サイズが大きく、チップ間の配線長が長くなる。プレーン型ＭＣＰを用いた半導体装置は、寄生インダクタンスが大きくなるため、動作周波数を上げることができない。また、パワー半導体デバイスと過熱検出回路を備えたコントローラとを平面的に実装した場合、パワー半導体デバイス及び過熱検出回路間の距離が長くなってしまう。半導体装置は、過熱検出回路におけるパワー半導体デバイスの温度検出の精度が低くなるため、熱破壊を防止できない可能性がある。
そこで、第１実施形態に係る半導体装置１では、過熱検出回路２１を備えた半導体チップ（コントローラ）２０上に半導体チップ（パワー半導体デバイス）３０を配置する。また、過熱検出回路２１は、半導体チップ３０の下に配置される。よって、半導体チップ３０及び過熱検出回路２１間の距離が近くなる。これにより、過熱検出回路２１によって半導体チップ３０の温度をより精度良く検出することが可能となり、半導体チップ２０の過熱検出機能をより精度良く行うことが可能な半導体装置１を実現できる。この結果、熱に起因して半導体装置１が破壊又は劣化するのを抑制できる。
また、半導体装置１は、半導体チップ２０上に半導体チップ３０を積層したチップスタック型ＭＣＰから構成される。これにより、半導体装置１のサイズを小さくすることが可能となる。
また、半導体チップ２０と半導体チップ３０とを接続するボンディングワイヤ６０の長さを短くすることができる。これにより、配線の低インダクタンス化が可能となり、高周波動作が可能となる。
なお、第１実施形態では、２個の半導体チップを積層している。しかし、これに限定されず、半導体チップを３個以上積層してチップスタック型ＭＣＰを構成しても良い。この場合、パワー半導体デバイスを備える半導体チップの下に過熱検出回路２１を配置することで、前述した効果を得ることができる。
［第２実施形態］
第２実施形態では、半導体チップ（コントローラ）２０及び半導体チップ（パワー半導体デバイス）３０をフリップチップ実装により接続して半導体装置１を構成している。さらに、半導体チップ３０上に放熱部材（ヒートシンク）１１を設けることで、半導体チップ３０の放熱効率を向上させるようにしている。
図４は、第２実施形態に係る半導体装置１の平面図である。図５は、図４のＢ−Ｂ’線に沿った半導体装置１の断面図である。半導体装置１は、ヒートシンク１１を備える。
半導体チップ２０上には、バンプ群３３、３４を介して半導体チップ３０がフリップフロップ実装される。すなわち、半導体チップ２０の上面（パッドが形成される面）と、半導体チップ３０の上面（パッドが形成される面）とが向き合うようにして、半導体チップ２０と半導体チップ３０とがバンプ群３３、３４を介して電気的に接続される。バンプ群３３、３４としては、例えば、金（Ａｕ）、銀（Ａｇ）、錫（Ｓｎ）、又はこれらのいずれかを含む合金などが用いられる。
バンプ群３３は、半導体チップ３０のパッド群３１（図示せず）に電気的に接続されるとともに、半導体チップ２０のパッド群２３（図示せず）に電気的に接続される。バンプ群３４は、半導体チップ３０のパッド群３２（図示せず）に電気的に接続されるとともに、配線（図示せず）を介して半導体チップ２０のパッド群２６に電気的に接続される。半導体チップ２０のパッド群２６、ボンディングワイヤ群６０を介してリード端子群５０に電気的に接続される。
半導体チップ３０の底面には、接着剤４０を介してヒートシンク１１が設けられる。ヒートシンク１１は、半導体チップ３０の熱を放出する機能を有する。ヒートシンク１１としては、熱伝導率の高い材料（金属）が用いられ、銅（Ｃｕ）、銅（Ｃｕ）を含む合金、又は鉄（Ｆｅ）を含む合金などが用いられる。ヒートシンク１１は、例えば、ダイパッド１０と概略同じサイズを有する。接着剤４０は、第１実施形態で説明した接着剤と同じ材料から構成される。
封止部材７０は、ダイパッド１０、ヒートシンク１１、半導体チップ２０、半導体チップ３０、バンプ群３３、３４、リード端子群５０、及びボンディングワイヤ群６０を封止する。
以上詳述したように第２実施形態では、半導体チップ２０及び半導体チップ３０をフリップチップ実装し、さらに、半導体チップ３０の底面に接着剤４０を介してヒートシンク１１を設けている。これにより、半導体装置１の放熱効率を向上できる。この結果、熱に起因して半導体装置１が破壊又は劣化するのを抑制できる。
また、フリップチップ実装を適用することで、ボンディングワイヤ６０の本数を第１実施形態に比べて少なくできる。これにより、第１実施形態に比べて寄生インダクタンスを低減できるため、高周波動作が可能な半導体装置１を実現できる。
さらに、第１実施形態と同様に、過熱検出回路２１は、半導体チップ３０の下に配置される。これにより、過熱検出回路２１は、半導体チップ３０の温度をより精度良く検出することが可能となり、半導体チップ２０の過熱検出をより精度良く行うことが可能な半導体装置１を実現できる。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、１つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。
１…半導体装置、１０…支持部材、１１…ヒートシンク、２０…半導体チップ、２１…過熱検出回路、２２，２３，２６，３１，３２…パッド、２４…駆動回路、２５…過電流保護回路、３０…半導体チップ、３３，３４…バンプ、４０…接着剤、５０…リード端子、６０…ボンディングワイヤ、７０…封止部材

Claims (7)

  1. 支持部材と、
    前記支持部材上に設けられ、過熱検出回路を備えた第１半導体チップと、
    前記第１半導体チップ上に設けられ、パワー半導体素子を備えた第２半導体チップと、
    前記支持部材、前記第１半導体チップ、及び前記第２半導体チップを封止する封止部材と、
    を具備し、
    前記過熱検出回路は、前記第２半導体チップの下に配置されることを特徴とする半導体装置。
  2. 前記第２半導体チップのパッドが形成される面と反対面は、前記第１半導体チップのパッドが形成される面と向き合うように配置されることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１半導体チップと前記第２半導体チップとを接着する接着剤をさらに具備し、
    前記接着剤は、金属を含むことを特徴とする請求項２に記載の半導体装置。
  4. 前記第１半導体チップ及び前記第２半導体チップは、複数のバンプを介してフリップチップ実装されることを特徴とする請求項１に記載の半導体装置。
  5. 前記第２半導体チップ上に設けられた放熱部材をさらに具備することを特徴とする請求項４に記載の半導体装置。
  6. 前記第２半導体チップと前記放熱部材とを接着する接着剤をさらに具備し、
    前記接着剤は、金属を含むことを特徴とする請求項５に記載の半導体装置。
  7. 前記過熱検出回路は、前記第１半導体チップのうち前記第２半導体チップと向き合う面に配置されることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
JP2014251278A 2014-12-11 2014-12-11 半導体装置 Pending JP2016115727A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014251278A JP2016115727A (ja) 2014-12-11 2014-12-11 半導体装置
CN201510329019.5A CN105702665A (zh) 2014-12-11 2015-06-15 半导体装置
US14/840,849 US20160172335A1 (en) 2014-12-11 2015-08-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014251278A JP2016115727A (ja) 2014-12-11 2014-12-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2016115727A true JP2016115727A (ja) 2016-06-23

Family

ID=56111919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014251278A Pending JP2016115727A (ja) 2014-12-11 2014-12-11 半導体装置

Country Status (3)

Country Link
US (1) US20160172335A1 (ja)
JP (1) JP2016115727A (ja)
CN (1) CN105702665A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155777A (ja) * 2019-03-22 2020-09-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー 電気経路を備えたパッケージ
US11257733B2 (en) 2017-03-31 2022-02-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including heat-dissipating metal multilayer having different thermal conductivity, and method for manufacturing same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580762B1 (en) * 2018-10-25 2020-03-03 Infineon Technologies Ag Integrated circuit (IC) chip arrangement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837823B1 (ko) * 2007-01-11 2008-06-13 주식회사 하이닉스반도체 온도 정보를 공유하는 다수의 반도체 칩을 포함하는 멀티칩 패키지
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8093714B2 (en) * 2009-12-10 2012-01-10 Semtech Corporation Chip assembly with chip-scale packaging
US9508607B2 (en) * 2012-07-20 2016-11-29 Qualcomm Incorporated Thermal management of tightly integrated semiconductor device, system and/or package
US9489146B2 (en) * 2014-12-09 2016-11-08 Sandisk Technologies Llc Memory system and method for selecting memory dies to perform memory access operations in based on memory die temperatures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257733B2 (en) 2017-03-31 2022-02-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including heat-dissipating metal multilayer having different thermal conductivity, and method for manufacturing same
JP2020155777A (ja) * 2019-03-22 2020-09-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー 電気経路を備えたパッケージ
US11222834B2 (en) 2019-03-22 2022-01-11 Analog Devices International Unlimited Company Package with electrical pathway
JP7128225B2 (ja) 2019-03-22 2022-08-30 アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー 電気経路を備えたパッケージ

Also Published As

Publication number Publication date
CN105702665A (zh) 2016-06-22
US20160172335A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
JP6520437B2 (ja) 半導体装置
CN106158839B (zh) 半导体器件
US7250672B2 (en) Dual semiconductor die package with reverse lead form
US9468087B1 (en) Power module with improved cooling and method for making
CN107731779B (zh) 电子装置
US9099441B2 (en) Power transistor arrangement and method for manufacturing the same
JP2007234690A (ja) パワー半導体モジュール
JP2012175070A (ja) 半導体パッケージ
US10573631B2 (en) Multi-phase power converter with common connections
JPWO2015005181A1 (ja) 電力変換部品
JP5315378B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
JP2016115727A (ja) 半導体装置
JP4096741B2 (ja) 半導体装置
JP6825408B2 (ja) 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法
WO2014192348A1 (ja) 半導体装置
US8519546B2 (en) Stacked multi-die electronic device with interposed electrically conductive strap
JP2010225952A (ja) 半導体モジュール
US20130001758A1 (en) Power Semiconductor Package
US20220068754A1 (en) Intelligent power module packaging structure
JP5648095B2 (ja) 半導体装置
JP2011228719A (ja) Ｄｃ／ｄｃコンバータ用半導体装置
Lee et al. A new package of high-voltage cascode gallium nitride device for high-frequency applications
Longford et al. Utilising advanced packaging technologies to enable smaller, more efficient GaN power devices
JP2013098343A (ja) 半導体装置とその製造方法