JPWO2015005181A1 - 電力変換部品 - Google Patents

電力変換部品 Download PDF

Info

Publication number
JPWO2015005181A1
JPWO2015005181A1 JP2015526278A JP2015526278A JPWO2015005181A1 JP WO2015005181 A1 JPWO2015005181 A1 JP WO2015005181A1 JP 2015526278 A JP2015526278 A JP 2015526278A JP 2015526278 A JP2015526278 A JP 2015526278A JP WO2015005181 A1 JPWO2015005181 A1 JP WO2015005181A1
Authority
JP
Japan
Prior art keywords
terminal
switching semiconductor
semiconductor element
main surface
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015526278A
Other languages
English (en)
Inventor
要一 守屋
要一 守屋
山本　祐樹
祐樹 山本
安隆 杉本
安隆 杉本
▲隆▼裕 ▲高▼田
▲隆▼裕 ▲高▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015005181A1 publication Critical patent/JPWO2015005181A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

容易に小型化することができ、電力損失量を低減することができる電力変換部品を提供する。主基板１２の第１の主面１２ａに形成された第１のパッド１３ａに、第１のスイッチング半導体素子５０，５２，５４のドレイン端子又はコレクタ端子５８が接続され、主基板１２の第２の主面１２ｂに形成された第２のパッド１３ｂに、第２のスイッチング半導体素子５１，５３，５５のソース端子又はエミッタ端子５７が接続されている。第１のパッド１３ａと第２のパッド１３ｂとの間が、ビア導体１３ｘによって接続されている。ビア導体１３ｘは、第１の主面１２ａに垂直な方向から透視したときに、第１のスイッチング半導体素子５０，５２，５４の面積の２０％以上であり、かつ、第２のスイッチング半導体素子５１，５３，５５の面積の２０％以上である面積を有する。

Description

本発明は、電力変換部品に関し、詳しくは、スイッチング半導体素子を備えた電力変換部品に関する。
従来のスイッチング半導体素子を備えた電力変換部品は、例えば図２３の上面図に示すように、基板１０２の片面にスイッチング半導体素子や整流半導体素子などの素子１２０ａ〜１２０ｋ，１２０ｍを実装し、ワイヤを用いて配線されている。
特開平２００６−０４１０９８号公報
スイッチング半導体素子や整流半導体素子を平面上に配置した構造では、装置面積が大きくなり、小型化が困難である。また、平面配置であるため配線長が長くなり、かつワイヤボンディングによって電気的接続をとる必要があるため、電力損失量が大きくなる。
本発明は、かかる実情に鑑み、容易に小型化することができ、電力損失量を低減することができる電力変換部品を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した電力変換部品を提供する。
電力変換部品は、主基板と、第１のスイッチング半導体素子と、第２のスイッチング半導体素子とを備える。前記主基板は、互いに対向する第１及び第２の主面を有し、前記第１の主面に沿って第１のパッドが形成され、前記第２の主面に沿って第２のパッドが形成され、前記第１のパッドと前記第２のパッドとの間に前記第１のパッドと前記第２のパッドとを接続するビア導体が形成されている。前記第１のスイッチング半導体素子は、一方の主面にソース端子又はエミッタ端子とゲート端子又はベース端子が形成され、他方の主面にドレイン端子又はコレクタ端子が形成され、前記ドレイン端子又はコレクタ端子が前記第１のパッドに接続された状態で前記主基板の前記第１の主面に沿って配置される。前記第２のスイッチング半導体素子は、一方の主面にソース端子又はエミッタ端子とゲート端子又はベース端子が形成され、他方の主面にドレイン端子又はコレクタ端子が形成され、前記ソース端子又はエミッタ端子が前記第２のパッドに接続された状態で前記主基板の前記第２の主面に沿って配置される。前記ビア導体は、前記第１の主面に垂直な方向から透視したとき、前記第１及び第２のスイッチング半導体素子のうち、面積が小さい方の面積の２０％以上、かつ、前記第１及び第２のパッドのうち、面積が小さい方の面積より小さい面積を有する。
上記構成において、第１及び第２のスイッチング半導体素子は主基板の両側に配置されるので、主基板の面積を小さくすることによって、電力変換部品を容易に小型化することができる。
また、第１のスイッチング半導体素子のドレイン端子又はコレクタ端子と第２のスイッチング半導体素子のソース端子又はエミッタ端子との間を接続する配線にビア導体を用いると、ワイヤを用いて配線した場合よりも、配線を短くし、配線の断面積を大きくして、低抵抗で接続することができるので、電流損失を低減することができる。
好ましくは、前記第１のパッドと前記第２のパッドのうちのいずれか一方と前記ビア導体とが、一つの素材から一体に形成されている。前記ビア導体は、前記第１のパッドと前記第２のパッドのうち他方に前記ビア導体がめり込んだ状態で、前記他方の前記第１のパッド又は前記第２のパッドに接合されている。
この場合、第１のスイッチング半導体素子のドレイン端子又はコレクタ端子と第２のスイッチング半導体素子のソース端子又はエミッタ端子との間を接続する配線の電気抵抗を低減することができる。
好ましくは、前記ビア導体は、前記第１の主面に垂直な方向から透視したとき、前記第１のスイッチング半導体素子の前記ドレイン端子若しくはコレクタ端子又は前記第２のスイッチング半導体素子の前記ソース端子若しくはエミッタ端子よりはみ出している。
この場合、第１のスイッチング半導体素子のドレイン端子又はコレクタ端子と第２のスイッチング半導体素子のソース端子又はエミッタ端子との間を接続する配線であるビア導体の断面積を大きくして、低抵抗で接続することができるので、電流損失を低減することができる。
好ましくは、一つの前記第１のパッドと一つの前記第２のパッドの間に、当該パッド間を接続する複数個の前記ビア導体が形成されている。
この場合、第１のパッドと第２のパッドとの間を接続するビア導体の個数を増やすことによって、電気抵抗を低減することができる。
好ましい一態様の電力変換部品は、（ａ）前記第１のスイッチング半導体素子の前記ソース端子又はエミッタ端子に接続された第１の導電板と、（ｂ）前記第１のスイッチング半導体素子と前記第１の導電板を封止する第１の封止樹脂と、（ｃ）前記第１の封止樹脂上に、前記第１の導電板に沿って配置された第１の放熱板と、（ｄ）前記第２のスイッチング半導体素子の前記ドレイン端子又はコレクタ端子に接続された第２の導電板と、（ｅ）前記第２のスイッチング半導体素子と前記第２の導電板とを封止する第２の封止樹脂と、（ｆ）前記第２の封止樹脂上に、前記第２の導電板に沿って配置された第２の放熱板とを、さらに備える。
この場合、第１及び第２の放熱板によって、効率よく排熱することができる。
好ましい他の態様の電力変換部品は、（ａ）一方の主面に第１の導電板が形成され、他方の主面の大部分又は全部に第１の放熱板が形成され、前記一方の主面が前記第１のスイッチング半導体素子の前記一方の主面に対向し、前記第１の導電板が前記第１のスイッチング半導体素子の前記ソース端子又はエミッタ端子に接続された第１のセラミック基板と、（ｂ）一方の主面に第２の導電板が形成され、他方の主面の大部分又は全部に第２の放熱板が形成され、前記一方の主面が前記第２のスイッチング半導体素子の前記他方の主面に対向し、前記第２の導電板が前記第２のスイッチング半導体素子の前記ドレイン端子又はコレクタ端子に接続された第２のセラミック基板と、（ｃ）前記第１のセラミック基板と前記主基板との間封止する第１の封止樹脂と、（ｄ）前記第２のセラミック基板と前記主基板との間を封止する第２の封止樹脂とを、さらに備える。
この場合、第１及び第２の放熱板によって、効率よく排熱することができる。
好ましくは、電力変換部品は、（ｉ）前記第１の放熱板と前記第２の放熱板のうち一方に接合された矩形の第１片と、前記第１片の互いに対向する一対の辺に沿ってそれぞれ接続され、前記第１の放熱板と前記第２の放熱板のうち他方側に延在する一対の第２片と、前記第２片の前記第１片とは反対側の端部に断面Ｌ字状に接続され、前記他方の前記第１の放熱板又は前記第２の放熱板と面一に、互いに反対側に延在する一対の第３片とを有し、一対の前記第２片の間に、前記第１片の互いに対向する他の一対の辺に沿って一対の開口が形成された放熱リードと、（ii）前記第１のスイッチング半導体素子の前記ソース端子若しくはエミッタ端子と、前記第１のスイッチング半導体素子の前記ゲート端子若しくはベース端子と、前記第２のスイッチング半導体素子の前記ドレイン端子若しくはコレクタ端子と、前記第１のスイッチング半導体素子の前記ドレイン端子若しくはコレクタ端子及び前記第２のスイッチング半導体素子の前記ソース端子若しくはエミッタ端子とにそれぞれ電気的に接続され、前記放熱リードの前記開口から突出している端子リードとをさらに備える。
この場合、第１又は第２の放熱板に接続された放熱リードによって、さらに効率より排熱することができる。
好ましくは、電力変換部品は、（iii）前記主基板に搭載され、前記第１のスイッチング半導体素子の前記ソース端子若しくはエミッタ端子と前記第２のスイッチング半導体素子の前記ドレイン端子若しくはコレクタ端子との間、又は前記第１及び第２のスイッチング半導体素子のそれぞれの前記ソース端子若しくはエミッタ端子と前記ドレイン端子若しくはコレクタ端子との間に並列に電気的に接続されたコンデンサを、さらに備える。
この場合、スイッチング半導体素子の誤動作（誤点弧）防止の効果が高まる。
好ましくは、電力変換部品は、（iv）前記主基板に搭載され、前記第１のスイッチング半導体素子の前記ドレイン端子又はコレクタ端子と前記第２のスイッチング半導体素子の前記ソース端子又はエミッタ端子とが接続された共通端子と出力端子との間に直列に電気的に接続された抵抗を、さらに備える。
この場合、抵抗の出力側の電流を検出することによって、スイッチング半導体素子の作動状態、出力電力の安定性を精度良く、かつリアルタイムで監視することが可能となる。
本発明の電力変換部品は、容易に小型化することができ、電力損失量を低減することができる。
電力変換部品の断面図である。（実施例１） 電力変換部品の分解断面図である。（実施例１） 電力変換部品の平面図である。（実施例１） 電力変換部品の透視図である。（実施例１） 電力変換部品の透視図である。（実施例１） 電力変換部品の透視図である。（実施例１） 電力変換部品の透視図である。（実施例１） 電力変換部品の電気回路図である。（実施例１） 電力変換部品の電気回路図である。（変形例１） 電力変換部品の断面図である。（実施例２） 電力変換部品の本体の平面図である。（実施例２） 電力変換部品の本体の透視図である。（実施例２） 電力変換部品の本体の透視図である。（実施例２） 電力変換部品の本体の透視図である。（実施例２） 電力変換部品の本体の透視図である。（実施例２） 電力変換部品の本体の透視図である。（実施例２） 電力変換部品の断面図である。（実施例３） 電力変換部品の断面図である。（実施例４） 電力変換部品の要部断面図である。（実施例５） 電力変換部品の要部透視図である。（実施例５） 電力変換部品の要部断面図である。（実施例６） 電力変換部品の要部透視図である。（実施例６） 電力変換部品の平面図である。（従来例）
以下、本発明の実施の形態について、図１〜図２２を参照しながら説明する。
＜実施例１＞ 実施例１の電力変換部品１０について、図１〜図８を参照しながら説明する。
図８は、電力変換部品１０の電気回路図である。図８に示すように、電力変換部品１０は、三相ブリッジ回路を構成する。すなわち、電源端子２０ｘ，２１ｘの間に、３組の第１及び第２のスイッチング半導体素子５０，５１；５２，５３；５４，５５が並列に接続されている。各スイッチング半導体素子５０〜５５は、ＦＥＴ（Field Effect Transistor、電界効果型トランジスタ）であり、各組の第１のスイッチング半導体素子５０，５２，５４のドレイン端子と第２のスイッチング半導体素子５１，５３，５５のソース端子とが互いに接続され、第１のスイッチング半導体素子５０，５２，５４のドレイン端子と第２のスイッチング半導体素子５１，５３，５５のソース端子とが接続された共通端子２５，２６，２７に、出力端子２２，２３，２４が接続されている。また、スイッチング半導体素子５０〜５５のソース端子とドレイン端子の間に、整流半導体素子６０〜６５が接続されている。電源端子２０ｘ，２１ｘに直流電源を接続し、各スイッチング半導体素子５０〜５５のゲート端子に接続された信号端子３０ｘ〜３５ｘに適宜な信号を入力することにより、出力端子２２，２３，２４に三相交流が出力される。
なお、電力変換部品は、２組の第１及び第２のスイッチング半導体素子を備えた構成としても、１組の第１及び第２のスイッチング半導体素子を備えた１単位の構成とすることも可能である。また、整流半導体素子を省略することも可能である。
スイッチング半導体素子５０〜５５には、Ｓｉ半導体からなるＦＥＴ（電界効果トランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、近年開発が進められている高温作動可能なＳｉＣ半導体からなるＦＥＴなどを用いる。整流半導体素子６０〜６５には、Ｓｉ半導体やＳｉＣ半導体からなるＳＢＤ（ショットキーバリアダイオード）などを用いる。
図１は、電力変換部品１０の断面図である。図２は、電力変換部品１０の分解断面図である。図１及び図２に示すように、電力変換部品１０は、主基板である樹脂基板１２と、第１及び第２のセラミック基板１４，１６との間にスイッチング半導体素子５０〜５５と整流半導体素子６０〜６５（図１及び図２では、図示せず。）が配置され、第１のセラミック基板１４と樹脂基板１２の間が第１の封止樹脂１９ａで封止され、第２のセラミック基板１６と樹脂基板１２の間が第２の封止樹脂１９ｂで封止されている。
樹脂基板１２は、第１の主面１２ａに沿って第１のパッド１３ａが形成され、第２の主面１２ｂに沿って第２及び第３のパッド１３ｂ，１３ｃが互いに間隔を設けて形成されている。第１のパッド１３ａと第２のパッド１３ｂの間に、第１のパッド１３ａと第２のパッド１３ｂとを接続するビア導体１３ｘが形成されている。すなわち、ビア導体１３ｘの一端が第１のパッド１３ａに接続され、他端が第２のパッド１３ｂに接続されている。
樹脂基板１２は、例えば、エポキシ系樹脂、フェノール系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ビスマレイミド系樹脂を用いて形成す。スイッチング半導体素子５０〜５５や、整流半導体素子６０〜６５に高温作動が可能なＳｉＣ半導体を用いる場合は、高耐熱樹脂であるシリコーン系樹脂、ポリイミド系樹脂、ビスマレイミド系樹脂が好適である。
パッド１３ａ，１３ｂ，１３ｃには、電力損失を少なくするため、例えば、銀、銅などの比抵抗の低い金属を用いることが好ましい。
ビア導体１３ｘは、例えば、銀、銅などの比抵抗の低い金属で充填された直径０．６〜５．０ｍｍの円柱状の導体である。電力損失を少なくするには、通電方向に対して垂直方向の断面積を大きくし、導通抵抗を小さくする必要がある。このため、ビア導体１３ｘは、第１及び第２のパッド１３ａ，１３ｂとの間を低抵抗で接続できるように、第１及び第２のパッド１３ａ，１３ｂと断面積が等しいことが最も好ましいが、第１及び第２のパッド１３ａ，１３ｂより一回り小さくてもよい。なお、ビア導体の断面の形状は円形に限らず、矩形となるように形成してもよい。
樹脂基板１２の第１の主面１２ａに垂直な方向から透視したとき、第１及び第２のパッド１３ａ，１３ｂのそれぞれの面積は、第１のスイッチング半導体素子５０，５２，５４の面積の１００％以上、かつ、第２のスイッチング半導体素子５１，５３，５５の面積の１００％以上となり、ビア導体１３ｘの面積は、第１のパッド１３ａの面積より小さく、かつ、第２のパッド１３ｂの面積より小さい。ビア導体１３ｘは、樹脂基板１２の第１の主面１２ａに垂直な方向から透視したとき、第１のパッド１３aの面積の２０％以上であり、かつ、第２のパッドの面積の２０％以上となる面積を有している場合、ワイヤボンディングよりも低抵抗の接続が可能となる。なお、本実施例では第１のパッドと第２のパッドの面積は同じであるが、第１のパッドと第２のパッドの面積が異なる場合、面積が小さい方のパッドの面積の２０％以上の面積となるようにビア導体を形成すればよい。
第１及び第２のパッド１３ａ，１３ｂ間を一つのビア導体１３ｘで接続する代わりに、複数個のビア導体で接続しても構わない。この場合、直径０．６ｍｍ〜２ｍｍのビア導体を複数個形成してもよい。樹脂基板１２は、セラミック基板では形成することが著しく困難となる直径０．６ｍｍ以上のビア導体を容易に形成するができる。ビア導体１３ｘの直径は、導通電流値により最適径が変わるが、直径１ｍｍ以上であることが好ましい。
ビア導体１３ｘと第１及び第２のパッド１３ａ，１３ｂのうち一方とは、一つの素材から一体に形成され、ビア導体１３ｘは、第１及び第２のパッド１３ａ，１３ｂのうち他方にめり込んだ状態で、当該他方の第１又は第２のパッド１３ａ，１３ｂに接合された構成とすることができる。
この構成は、例えば、次の手順で形成することができる。すなわち、一つの素材である第１の金属板をエッチング等によって片面から加工して、ビア導体１３ｘになる円柱が板状の共通部に立設された一体形状物を形成し、その上に、円柱が入り込む貫通孔が形成された樹脂板を載置し、樹脂板から円柱の先端が僅かに突出するようにする。次いで、樹脂板の上に第２の金属板を積層し、加圧しながら加熱し、円柱の先端が第２の金属板にめり込んだ状態で、円柱の先端が第２の金属板に接合されるようにする。次いで、樹脂板の両側の共通部と第２の金属板をエッチング等によって加工して、第１乃至第３のパッド１３ａ，１３ｂ，１３ｃを形成する。
ビア導体１３ｘと第１及び第２のパッド１３ａ，１３ｂのうち一方とが一体に形成されていると、ビア導体１３ｘと一方の第１又は第２のパッド１３ａ，１３ｂとの接続部分の抵抗値が大きくならず、断面積が大きいビア導体１３ｘを容易に形成することができ、低抵抗で接続することできる。
別の構成として、ビア導体１３ｘは、樹脂基板１２に形成した貫通孔（スルーホール）の側面に中空円筒状の金属メッキを形成した後、中空空間に樹脂を充填することによって形成することも可能である。この場合、ビア導体１３ｘは、１個あたりの導通抵抗が非常に大きいため、できるだけ多数のビア導体１３ｘを形成して、一つの第１のパッド１３ａと一つの第２のパッド１３ｂの間を複数のビア導体１３ｘで接続し、導通抵抗を小さくすることが好ましい。
第１のセラミック基板１４は、一方の主面１４ａに第１の導電板１５ｂと、第３の導電板１５ｃが形成され、他方の主面１４ｂに第１の放熱板１５ａが形成されている。第２のセラミック基板１６は、一方の主面１６ａに第２の導電板１７ａが形成され、他方の主面１６ｂに第２の放熱板１７ｂが形成されている。
図３は、図１の線Ａ−Ａに沿って見た電力変換部品１０の平面図である。図３に示すように、第１の放熱板１５ａは、第１のセラミック基板１４の他方の主面１４ｂの大部分に形成されている。第２の放熱板１７ｂも同様に、第２のセラミック基板１６の他方の主面６ｂの大部分に形成されている。なお、第１の放熱板１５ａは、第１のセラミック基板１４の他方の主面１４ｂの全部に形成されても構わない。また、第２の放熱板１７ｂは、第２のセラミック基板１６の他方の主面１６ｂの全部に形成されても構わない。
第１及び第２のセラミック基板１４，１６には、アルミナ（熱伝導率：１５〜３５Ｗ／ｍ・Ｋ）、窒化アルミニウム（熱伝導率１３０〜２５０Ｗ／ｍ・Ｋ）、窒化ケイ素（熱伝導率：５０〜１５０Ｗ／ｍ・Ｋ）などの熱伝導率の高いセラミック絶縁体を用い、その両面に、直接金属法または活性金属法で、厚みが０．１ｍｍ以上の銅板又はアルミニウム板を接合し、第１及び第２の放熱板１５ａ，１７ｂや第１乃至第３の導電板１５ｂ，１７ａ，１５ｃの形状にパターンニングする。なお、一般に入手可能な高熱伝導フィラー添加樹脂の熱伝導率は１０Ｗ／ｍ・Ｋ以下である。
スイッチング半導体素子５０〜５５は、一方の主面にゲート端子５６とソース端子５７が形成され、他方の主面にドレイン端子５８が形成されている。整流半導体素子６０〜６５は、一対の主面に、それぞれ、端子が形成されている。
第１のスイッチング半導体素子５０，５２，５４と、第１のスイッチング半導体素子５０，５２，５４のドレイン端子とソース端子間に接続された第１の整流半導体素子６０，６２，６４とは、樹脂基板１２の第１の主面１２ａに沿って配置され、一方の主面が第１の導電板１５ｂ及び第３の導電板１５ｃに対向している。第２のスイッチング半導体素子５１，５３，５５と、第２のスイッチング半導体素子５１，５３，５５のドレイン端子とソース端子間に接続された第２の整流半導体素子６１，６３，６５とは、樹脂基板１２の第２の主面１２ｂに沿って配置され、他方の主面が第３の導電板１７ａに対向している。
図４は、図１の線Ｂ−Ｂに沿って線Ｂ−Ｂの近傍を見た透視図である。図４に示すように、第１のスイッチング半導体素子５０，５２，５４のソース端子５７と、第１の整流半導体素子６０，６２，６４の一方の端子６０ａ，６２ａ，６４ａは、第１のセラミック基板１４の第１の導電板１５ｂに接続される。第１の導電板１５ｂには、端子リード２０の一端側が接続され、端子リード２０の他端側が電源端子２０ｘ（図８参照）として外部に突出している。第１のスイッチング半導体素子５０，５２，５４のゲート端子５６は、第１のセラミック基板１４の第３の導電板１５ｃに接続される。
図５は、図１の線Ｃ−Ｃに沿って線Ｃ−Ｃの近傍を見た透視図である。図５に示すように、第１のスイッチング半導体素子５０，５２，５４のドレイン端子５８と、第１の整流半導体素子６０，６２，６４の他方の端子６０ｂ，６２ｂ，６４ｂとは、樹脂基板１２の第１のパッド１３ａに接続される。第１のパッド１３ａには、端子リード２２，２３，２４の一端側が接続され、端子リード２２，２３，２４の他端側が、出力端子２２ｘ，２３ｘ，２４ｘ（図８参照）として外部に突出している。
図６は、図１の線Ｄ−Ｄに沿って線Ｄ−Ｄの近傍を見た透視図である。図６に示すように、第２のスイッチング半導体素子５１，５３，５５のソース端子５７と、第２の整流半導体素子６１，６３，６５の一方の端子６１ａ，６３ａ，６５ａが、樹脂基板１２の第２のパッド１３ｂに接続される。第２のスイッチング半導体素子５１，５３，５５のゲート端子５６は、樹脂基板１２の第３のパッド１３ｃに接続される。第３のパッド１３ｃには、端子リード３１，３３，３５の一端側が接続され、端子リード３１，３３，３５の他端側は、信号端子３１ｘ，３３ｘ，３５ｘ（図８参照）として外部に突出している。
図７は、図１の線Ｅ−Ｅに沿って線Ｅ−Ｅの近傍を見た透視図である。図７に示すように、第２のスイッチング半導体素子５１，５３，５５のドレイン端子５８と、第２の整流半導体素子６１，６３，６５の他方の端子６１ｂ，６３ｂ，６５ｂが、第２のセラミック基板１６の第２の導電板１５ｂに接続される。第２の導電板１５ｂには、端子リード２１の一端側が接続され、端子リード２１の他端側が、電源端子２１ｘ（図８参照）として外部に突出している。
図示していないが、端子リード２０〜２５，３０〜３５は、例えば、第２の放熱板１７ｂ側に折れ曲がり、さらに、先端部が第２の放熱板１７ｂと面一かつ第２の放熱板１７ｂとは反対側に折れ曲がるように形成されている。
図１に示した接合材１８は、樹脂基板１２の第１乃至第３のパッド１３ａ，１３ｂ，１３ｃや、第１のセラミック基板１４の第１及び第３の導電板１５ｂ，１５ｃや、第２のセラミック基板１６の第２の導電板１７ａに、スイッチング半導体素子５０〜５５や整流半導体素子６０〜６５（図１には図示せず）の端子を接合する。接合材１８には、一般的な半田を用いてもよい。ただし、接合材１８を用いた接合部分が、電力変換部品１０の電源（ＩＮ、ＯＵＴ）、三相出力（Ｕ、Ｖ、Ｗ）、ゲート信号の各端子リード２０〜２５，３０〜３５（図３参照）を回路基板に接合する際に再溶融しないように、接合材１８には、融点が２６０℃以上のＢｉ−Ｃｕ系ハンダ、又は接合後の融点が２６０℃以上となる融点変動型の高耐熱接合材を用いることが好ましい。
第１及び第２の封止樹脂１９ａ，１９ｂには、スイッチング半導体素子５０〜５５や、整流半導体素子６０〜６５から発生する熱の排熱性を高めるため、熱伝導率の高い絶縁性の樹脂を選択することが好ましく、シリカフィラー、アルミナフィラー、窒化アルミニウムフィラーなどの高熱伝導セラミック粒子を添加した、熱伝導率０．８Ｗ／ｍ．Ｋ以上の高熱伝導率絶縁樹脂を用いることが好ましい。
以上のように構成された電力変換部品１０は、スイッチング半導体素子５０〜５５及び整流半導体素子６０〜６５を三次元的に配置でき、しかも配線を平面方向に引回す必要がないため、電力変換部品１０の面積を小さくすることができる。
また、ワイヤボンディングによる電気的接続が不要であり、配線が短くなるため、電力損失量が小さくなる。特に、図８において符号７０〜７３で示した部分の配線、すなわち第１のスイッチング半導体素子５０，５２，５４のドレイン端子から、第２のスイッチング半導体素子５１，５３，５５のソース端子までの配線が短くなる。図８において符号７０〜７３で示した部分の配線の抵抗値は、ビア導体１３ｘを用いることによって、ワイヤボンディングで接続する場合よりも小さくすることができる。そのため、電力損失量が小さくなる。
電力変換部品１０は、スイッチング半導体素子５０〜５５や整流半導体素子６０〜６５から発生する熱を、熱伝導率が高い第１及び第２のセラミック基板１４，１６を介し、第１及び第２の放熱板１５ａ，１７ｂから効率よく排熱できる。
＜変形例１＞ 図９の電気回路図に示すように、第１及び第２のスイッチング半導体素子５０，５１；５２，５３；５４，５５と並列に接続されたコンデンサＣ１，Ｃ２，Ｃ３を、樹脂基板１２に搭載する。例えば、樹脂基板１２の第１の主面１２ａ又は第２の主面１２ｂにパッドや配線を形成し、コンデンサＣ１，Ｃ２，Ｃ３を実装する。樹脂基板１２の内部に、コンデンサＣ１，Ｃ２，Ｃ３を配置しても構わない。
コンデンサＣ１，Ｃ２，Ｃ３をスイッチング半導体素子５０〜５５に近接設置して、スイッチの遮断時に生じる過渡的な高電圧を吸収するスナバ回路を追加することによって、
スイッチング半導体素子５０〜５５の誤動作（誤点弧）防止の効果が高まる。スイッチング半導体素子５０〜５５として高速動作が可能なＳｉＣ−ＦＥＴを用いた場合、特に有効である。
また、第１のスイッチング半導体素子５０，５２，５４のドレイン端子と第２のスイッチング半導体素子５１，５３，５５のソース端子とが接続された共通端子２５，２６，２７と出力端子２２ｘ，２３ｘ，２４ｘとの間に直列に接続された抵抗Ｒ１，Ｒ２，Ｒ３のうち少なくとも一つを、樹脂基板１２に搭載する。例えば、樹脂基板１２の第１の主面１２ａ又は第２の主面１２ｂにパッドや配線を形成し、抵抗Ｒ１，Ｒ２，Ｒ３を実装する。樹脂基板１２の内部に、抵抗Ｒ１，Ｒ２，Ｒ３を配置しても構わない。
抵抗Ｒ１，Ｒ２，Ｒ３の少なくとも１つの出力側の電流を検出することによって、スイッチング半導体素子５０〜５５の作動状態、出力電力の安定性を精度良く、かつリアルタイムで監視することが可能となる。
＜実施例２＞ 実施例２の電力変換部品１０ａについて、図１０〜図１６を参照しながら説明する。
実施例２の電力変換部品１０ａは、実施例１の電力変換部品１０と略同様の構成である。以下では、実施例１と同様の構成部分には同じ符号を用い、実施例１との相違点を中心に説明する。
図１０は、電力変換部品１０ａの断面図である。図１１は、電力変換部品１０ａの平面図である。図１２は、電力変換部品１０ａの本体１１の平面図である。図１０〜図１２に示すように、実施例２の電力変換部品１０ａは、実施例１の電力変換部品１０と略同様に構成された本体１１を備え、本体１１の第１の放熱板１５ａに、接合材４８を介して、放熱リード４０が接合されている。
放熱リード４０は、第１の放熱板１５ａに接合された矩形の第１片４２と、第１片４２の互いに対向する一対の辺４２ａ，４２ｂに沿ってそれぞれ接続され、第２の放熱板１７ｂ側に延在する一対の第２片４４，４６と、第２片４４，４６の第１片４２とは反対側の端部４４ａ，４６ａに断面Ｌ字状に接続され、第２の放熱板１７ｂと面一に、互いに反対側に延在する一対の第３片４５，４７とを有する。放熱リード４０の一対の第２片４４，４６は、本体１１の側面１１ａ，１１ｂ，１１ｓ，１１ｔのうち、互いに対向する一対の側面１１ａ，１１ｂに対向している。放熱リード４０の一対の第２片４４，４６の間には、第１片４２の互いに対向する他の一対の辺４２ｓ，４２ｔに沿って一対の開口が形成され、この開口に、本体１１の他の一対の側面１１ｓ，１１ｔが対向している。
放熱リード４０には、熱伝導率の高い銀、銅、アルミニウム、鉄などを主成分とする金属を用いる。放熱リード４０の厚みは、大きいほど放熱性が向上するため、厚さ０．１ｍｍ以上のものを用いる。
本体１１は、実施例１の電力変換部品１０と略同様の構成であるが、実施例１の電力変換部品１０とは、端子リード２０〜２５，３０〜３５の配置が異なる。すなわち、図１３〜図１７に示すように構成され、放熱リード４０の第１片４２の互いに対向する他の一対の辺４２ｓ，４２ｔに沿って形成された一対の開口から、端子リード２０〜２５，３０〜３５が外部に突出する。
図１３は、図１０の線Ａ−Ａに沿って線Ａ−Ａの近傍を見た本体１１の透視図である。図１３に示すように、端子リード２０の配置に応じて、第１の導電板１５ｂの形状が変更されている。
図１４は、図１０の線Ｂ−Ｂに沿って線Ｂ−Ｂの近傍を見た本体１１の透視図である。図１４に示すように、端子リード２２，２３，２４の配置に応じて、第１のパッド１３ａの形状が変更されている。
図１５は、図１０の線Ｃ−Ｃに沿って線Ｃ−Ｃの近傍を見た本体１１の透視図である。図１５に示すように、第２及び第３のパッド１３ｂ，１３ｂや端子リード３１，３３，３５の配置は、実施例１と同じである。
図１６は、図１０の線Ｄ−Ｄに沿って線Ｄ−Ｄの近傍を見た本体１１の透視図である。図１６に示すように、端子リード２１の配置に応じて、第２の導電板１７ａの形状が変更されている。
電力変換部品１０ａを回路基板に実装する場合、電源（ＩＮ、ＯＵＴ）、三相出力（Ｕ、Ｖ、Ｗ）、ゲート信号の端子リード２０〜２５，３０〜３５を、接合材を用いて回路基板の実装端子と接合するとともに、放熱リード４０の第３片４５，４７を回路基板と接合し、スイッチング半導体素子５０〜５５や整流半導体素子６０〜６５から発生する熱を基板側に排熱させるようにする。
第１の放熱板１５ａから放熱リード４０を介して回路基板に排熱する熱伝達経路が追加されることによって、樹脂基板１２と第１のセラミック基板１４の間に配置された第１のスイッチング半導体素子５０，５２，５４や整流半導体素子６０，６２，６４から発生した熱の排熱が促進される。これにともなって、樹脂基板１２と第２のセラミック基板１６の間に配置された第２のスイッチング半導体素子５１，５３，５５や整流半導体素子６１，６３，６５から発生した熱の排熱効率も上昇する。その結果、電力変換部品１０ａ全体の放熱効率を著しく上昇させることが可能となる。
電力変換部品１０ａは、容易に小型化することができ、電力損失量を低減することができる。
＜実施例３＞ 実施例３の電力変換部品１０ｂについて、図１７を参照しながら説明する。
図１７は、実施例３の電力変換部品１０ｂの断面図である。図１７に示すように、実施例３の電力変換部品１０ｂは、実施例１の電力変換部品１０においてセラミック基板１４，１６が配置されていた部分に第１及び第２の封止樹脂１９ａ，１９ｂが充填され、第１の封止樹脂１９ａ上に、第１の導電板１５ｂに沿って第１の放熱板１５ａが配置され、第２の封止樹脂１９ｂ上に、第２の導電板１７ａに沿って第２の放熱板１７ｂが配置されている点以外は、実施例１の電力変換部品１０と同じ構成である。
第１及び第２の封止樹脂１９ａ，１９ｂは、全体を同時に形成しても、適宜に分割して形成しても構わない。例えば、第１及び第３の導電板１５ｂ，１５ｃや第２の導電板１７ａを樹脂で保持しておき、その周囲に後から樹脂を充填することによって、第１及び第２の封止樹脂１９ａ，１９ｂを形成しても構わない。
電力変換部品１０ｂは、容易に小型化することができ、電力損失量を低減することができる。
＜実施例４＞ 実施例４の電力変換部品１０ｃについて、図１８を参照しながら説明する。
図１８は、実施例４の電力変換部品１０ｃの断面図である。図１８に示すように、実施例４の電力変換部品１０ｃには、実施例３の電力変換部品１０ｂと略同様の構成の本体１１１ｋの第１の放熱板１５ａに、実施例２と同様に、接合材４８を介して放熱リード４０が接合されている。
本体１１ｋは、実施例２の電力変換部品１０ａの本体１１と同様に、４つの側面のうち互いに対向する一対の側面１１ａ，１１ｂが放熱リード４０で覆われ、他の一対の側面からリードが突出するように構成されている。すなわち、本体１１ｋは、実施例２の電力変換部品１０ａの本体１１においてセラミック基板１４，１６が配置されていた部分に第１及び第２の封止樹脂１９ａ，１９ｂが充填され、第１の封止樹脂１９ａ上に、第１の導電板１５ｂに沿って第１の放熱板１５ａが配置され、第２の封止樹脂１９ｂ上に、第２の導電板１７ａに沿って第２の放熱板１７ｂが配置されている点以外は、実施例２の電力変換部品１０ｂの本体１１と同じ構成である。
電力変換部品１０ｃは、容易に小型化することができ、電力損失量を低減することができる。また、電力変換部品１０ｃ全体の放熱効率を著しく上昇させることが可能となる。
＜実施例５＞ 実施例５の電力変換部品１０ｄについて、図１９及び図２０を参照しながら説明する。
図１９は、実施例５の電力変換部品１０ｄの要部断面図である。図１９に示すように、実施例５の電力変換部品１０ｄは、実施例１と同様に、樹脂基板１２の第１の主面１２ａに沿って形成された第１のパッド１３ａに、第１のスイッチング半導体素子５０のドレイン端子５８が接続されている。樹脂基板１２の第２の主面１２ｂに沿って形成された第２のパッド１３ｂに、第２のスイッチング半導体素子５１のソース端子５７が接続され、樹脂基板１２の第２の主面１２ｂに沿って形成された第３のパッド１３ｃに、第２のスイッチング半導体素子５１のゲート端子５６が接続されている。樹脂基板１２には、第１のパッド１３ａと第２のパッド１３ｂとの間を接続するビア導体１３ｙが形成されている。
図２０は、図１９の線Ｐ−Ｐに沿って見た要部透視図である。図２０に示すように、実線で示すビア導体１３ｙは、樹脂基板１２の第１の主面１２ａに垂直な方向から透視したとき、実線で示す第１のスイッチング半導体素子５０のドレイン端子５８よりはみ出し、また、破線で示す第２のスイッチング半導体素子５１のソース端子５７よりはみ出している。このように、ビア導体１３ｙが第１のスイッチング半導体素子５０のドレイン端子５８又は第２のスイッチング半導体素子５１のソース端子５７よりはみ出す構成によって、第１のスイッチング半導体素子５０のドレイン端子５８と第２のスイッチング半導体素子５１のソース端子５７との間を接続する配線であるビア導体１３ｙの断面積を大きくして、低抵抗で接続することができるので、電流損失を低減することができる。
＜実施例６＞ 実施例６の電力変換部品１０ｅについて、図２１及び図２２を参照しながら説明する。
図２１は、実施例６の電力変換部品１０ｅの要部断面図である。図２１に示すように、実施例６の電力変換部品１０ｅは、実施例５と同じく、樹脂基板１２の第１の主面１２ａに沿って形成された第１のパッド１３ａに、第１のスイッチング半導体素子５０のドレイン端子５８が接続されている。樹脂基板１２の第２の主面１２ｂに沿って形成された第２のパッド１３ｂに、第２のスイッチング半導体素子５１のソース端子５７が接続され、樹脂基板１２の第２の主面１２ｂに沿って形成された第３のパッド１３ｃに、第２のスイッチング半導体素子５１のゲート端子５６が接続されている。実施例５と異なり、樹脂基板１２には、第１のパッド１３ａと第２のパッド１３ｂとの間を接続する複数個のビア導体１３ｐ，１３ｑ，１３ｒが形成されている。
図２２は、図２１の線Ｑ−Ｑに沿って見た要部透視図である。図２２に示すように、実線で示すビア導体１３ｐ，１３ｑ，１３ｒは、樹脂基板１２の第１の主面１２ａに垂直な方向から透視したとき、実線で示す第１のスイッチング半導体素子５０のドレイン端子５８よりはみ出し、また、破線で示す第２のスイッチング半導体素子５１のソース端子５７よりはみ出している。このように、ビア導体１３ｐ，１３ｑ，１３ｒが第１のスイッチング半導体素子５０のドレイン端子５８又は第２のスイッチング半導体素子５１のソース端子５７よりはみ出す構成によって、第１のスイッチング半導体素子５０のドレイン端子５８と第２のスイッチング半導体素子５１のソース端子５７との間を接続する配線であるビア導体１３ｐ，１３ｑ，１３ｒの断面積を大きくして、低抵抗で接続することができるので、電流損失を低減することができる。
＜まとめ＞ 以上に説明した電力変換部品１０，１０ａ〜１０ｃは、容易に小型化することができ、電力損失量を低減することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、主基板は、樹脂基板が好ましいが、樹脂基板以外、例えばセラミック基板を用いることも可能である。また、本発明は、インバータに限らず、例えばブリッジ形可変チョッパなどパワーエレクトロニクス回路を備えた部品に適用することができる。
また、上記実施の形態では、スイッチング素子としてＦＥＴを用いたが、これに限らず、スイッチング素子としてバイポーラ型のＩＧＢＴ(Insulated Gate Bipolar Transistor)等を用いてもよい。この場合、ＦＥＴの「ゲート端子」、「ソース端子」、「ドレイン端子」を、バイポーラ型のＩＧＢＴ等の「ベース端子」、「エミッタ端子」、「コレクタ端子」にそれぞれ対応させる。
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ 電力変換部品
１１，１１ｋ 本体
１１ａ，１１ｂ 一対の側面
１１ｓ，１１ｔ 他の一対の側面
１２ 樹脂基板（主基板）
１２ａ 第１の主面
１２ｂ 第２の主面
１３ａ 第１のパッド
１３ｂ 第２のパッド
１３ｃ 第３のパッド
１３ｐ，１３ｑ，１３ｒ，１３ｘ，１３ｙ ビア導体
１４ 第１のセラミック基板
１４ａ 一方の主面
１４ｂ 他方の主面
１５ａ 第１の放熱板
１５ｂ 第１の導電板
１５ｃ 第３の導電板
１６ 第２のセラミック基板
１６ａ 一方の主面
１６ｂ 他方の主面
１７ａ 第２の導電板
１７ｂ 第２の放熱板
１８ 接合材
１９ａ 第１の封止樹脂
１９ｂ 第２の封止樹脂
２０〜２５ 端子リード
２０ｘ，２１ｘ 電源端子
２２ｘ，２３ｘ，２４ｘ 出力端子
２５，２６，２７ 共通端子
３０〜３５ 端子リード
３０ｘ〜３５ｘ 信号端子
４０ 放熱リード
４２ 第１片
４２ａ，４２ｂ 一対の辺
４２ｓ，４２ｔ 他の一対の辺
４４ 第２片
４４ａ 端部
４５ 第３片
４６ 第２片
４６ａ 端部
４７ 第３片
４８ 接合材
５０，５２，５４ 第１のスイッチング半導体素子
５１，５３，５５ 第２のスイッチング半導体素子
５６ ゲート端子（又はベース端子）
５７ ソース端子（又はエミッタ端子）
５８ ドレイン端子（又はコレクタ端子）
６０，６２，６４ 第１の整流半導体素子
６１，６３，６５ 第２の整流半導体素子
６０ａ〜６５ａ 一方の端子
６０ｂ〜６５ｂ 他方の端子
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｒ１，Ｒ２，Ｒ３ 抵抗
電力変換部品は、主基板と、第１のスイッチング半導体素子と、第２のスイッチング半導体素子とを備える。前記主基板は、互いに対向する第１及び第２の主面を有し、前記第１の主面に沿って第１のパッドが形成され、前記第２の主面に沿って第２のパッドが形成され、前記第１のパッドと前記第２のパッドとの間に前記第１のパッドと前記第２のパッドとを接続するビア導体が形成されている。前記第１のスイッチング半導体素子は、一方の主面にソース端子又はエミッタ端子とゲート端子又はベース端子が形成され、他方の主面にドレイン端子又はコレクタ端子が形成され、前記ドレイン端子又はコレクタ端子が前記第１のパッドに接続された状態で前記主基板の前記第１の主面に沿って配置される。前記第２のスイッチング半導体素子は、一方の主面にソース端子又はエミッタ端子とゲート端子又はベース端子が形成され、他方の主面にドレイン端子又はコレクタ端子が形成され、前記ソース端子又はエミッタ端子が前記第２のパッドに接続された状態で前記主基板の前記第２の主面に沿って配置される。前記ビア導体は、前記第１の主面に垂直な方向から透視したとき、前記第１及び第２のパッドのうち、面積が小さい方の面積の２０％以上、かつ、前記第１及び第２のパッドのうち、面積が小さい方の面積より小さい面積を有する。
樹脂基板１２は、例えば、エポキシ系樹脂、フェノール系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ビスマレイミド系樹脂を用いて形成する。スイッチング半導体素子５０〜５５や、整流半導体素子６０〜６５に高温作動が可能なＳｉＣ半導体を用いる場合は、高耐熱樹脂であるシリコーン系樹脂、ポリイミド系樹脂、ビスマレイミド系樹脂が好適である。
第１のスイッチング半導体素子５０，５２，５４と、第１のスイッチング半導体素子５０，５２，５４のドレイン端子とソース端子間に接続された第１の整流半導体素子６０，６２，６４とは、樹脂基板１２の第１の主面１２ａに沿って配置され、一方の主面が第１の導電板１５ｂ及び第３の導電板１５ｃに対向している。第２のスイッチング半導体素子５１，５３，５５と、第２のスイッチング半導体素子５１，５３，５５のドレイン端子とソース端子間に接続された第２の整流半導体素子６１，６３，６５とは、樹脂基板１２の第２の主面１２ｂに沿って配置され、他方の主面が第２の導電板１７ａに対向している。
図７は、図１の線Ｅ−Ｅに沿って線Ｅ−Ｅの近傍を見た透視図である。図７に示すように、第２のスイッチング半導体素子５１，５３，５５のドレイン端子５８と、第２の整流半導体素子６１，６３，６５の他方の端子６１ｂ，６３ｂ，６５ｂが、第２のセラミック基板１６の第２の導電板１７ｂに接続される。第２の導電板１７ｂには、端子リード２１の一端側が接続され、端子リード２１の他端側が、電源端子２１ｘ（図８参照）として外部に突出している。
コンデンサＣ１，Ｃ２，Ｃ３をスイッチング半導体素子５０〜５５に近接設置して、スイッチの遮断時に生じる過渡的な高電圧を吸収するスナバ回路を追加することによって、スイッチング半導体素子５０〜５５の誤動作（誤点弧）防止の効果が高まる。スイッチング半導体素子５０〜５５として高速動作が可能なＳｉＣ−ＦＥＴを用いた場合、特に有効である。

Claims (9)

  1. 互いに対向する第１及び第２の主面を有し、前記第１の主面に沿って第１のパッドが形成され、前記第２の主面に沿って第２のパッドが形成され、前記第１のパッドと前記第２のパッドとの間に前記第１のパッドと前記第２のパッドとを接続するビア導体が形成された主基板と、
    一方の主面にソース端子又はエミッタ端子が形成され、他方の主面にドレイン端子又はコレクタ端子が形成され、前記ドレイン端子又はコレクタ端子が前記第１のパッドに接続された状態で前記主基板の前記第１の主面に沿って配置された第１のスイッチング半導体素子と、
    一方の主面にソース端子又はエミッタ端子とゲート端子又はベース端子が形成され、他方の主面にドレイン端子又はコレクタ端子が形成され、前記ソース端子又はエミッタ端子が前記第２のパッドに接続された状態で前記主基板の前記第２の主面に沿って配置された第２のスイッチング半導体素子と、
    を備え、
    前記ビア導体は、前記第１の主面に垂直な方向から透視したとき、前記第１及び第２のスイッチング半導体素子のうち、面積が小さい方の面積の２０％以上、かつ、前記第１及び第２のパッドのうち、面積が小さい方の面積より小さい面積を有することを特徴とする、電力変換部品。
  2. 前記第１のパッドと前記第２のパッドのうちのいずれか一方と前記ビア導体とが、一つの素材から一体に形成され、
    前記ビア導体は、前記第１のパッドと前記第２のパッドのうち他方に前記ビア導体がめり込んだ状態で、前記他方の前記第１のパッド又は前記第２のパッドに接合されたことを特徴とする、請求項１に記載の電力変換部品。
  3. 前記ビア導体は、前記第１の主面に垂直な方向から透視したとき、前記第１のスイッチング半導体素子の前記ドレイン端子若しくはコレクタ端子又は前記第２のスイッチング半導体素子の前記ソース端子若しくはエミッタ端子よりはみ出していることを特徴とする、請求項１又は２に記載の電力変換部品。
  4. 一つの前記第１のパッドと一つの前記第２のパッドの間に、当該パッド間を接続する複数個の前記ビア導体が形成されたことを特徴とする、請求項１乃至３のいずれか一つに記載の電力変換部品。
  5. 前記第１のスイッチング半導体素子の前記ソース端子又はエミッタ端子に接続された第１の導電板と、
    前記第１のスイッチング半導体素子と前記第１の導電板を封止する第１の封止樹脂と、
    前記第１の封止樹脂上に、前記第１の導電板に沿って配置された第１の放熱板と、
    前記第２のスイッチング半導体素子の前記ドレイン端子又はコレクタ端子に接続された第２の導電板と、
    前記第２のスイッチング半導体素子と前記第２の導電板とを封止する第２の封止樹脂と、
    前記第２の封止樹脂上に、前記第２の導電板に沿って配置された第２の放熱板と、
    をさらに備えたことを特徴とする、請求項１乃至４のいずれか一つに記載の電力変換部品。
  6. 一方の主面に第１の導電板が形成され、他方の主面の大部分又は全部に第１の放熱板が形成され、前記一方の主面が前記第１のスイッチング半導体素子の前記一方の主面に対向し、前記第１の導電板が前記第１のスイッチング半導体素子の前記ソース端子又はエミッタ端子に接続された第１のセラミック基板と、
    一方の主面に第２の導電板が形成され、他方の主面の大部分又は全部に第２の放熱板が形成され、前記一方の主面が前記第２のスイッチング半導体素子の前記他方の主面に対向し、前記第２の導電板が前記第２のスイッチング半導体素子の前記ドレイン端子又はコレクタ端子に接続された第２のセラミック基板と、
    前記第１のセラミック基板と前記主基板との間封止する第１の封止樹脂と、
    前記第２のセラミック基板と前記主基板との間を封止する第２の封止樹脂と、
    をさらに備えたことを特徴とする、請求項１乃至４のいずれか一つに記載の電力変換部品。
  7. 前記第１の放熱板と前記第２の放熱板のうち一方に接合された矩形の第１片と、
    前記第１片の互いに対向する一対の辺に沿ってそれぞれ接続され、前記第１の放熱板と前記第２の放熱板のうち他方側に延在する一対の第２片と、
    前記第２片の前記第１片とは反対側の端部に断面Ｌ字状に接続され、前記他方の前記第１の放熱板又は前記第２の放熱板と面一に、互いに反対側に延在する一対の第３片と、
    を有し、
    一対の前記第２片の間に、前記第１片の互いに対向する他の一対の辺に沿って一対の開口が形成された放熱リードと、
    前記第１のスイッチング半導体素子の前記ソース端子若しくはエミッタ端子と、前記第１のスイッチング半導体素子の前記ゲート端子若しくはベース端子と、前記第２のスイッチング半導体素子の前記ドレイン端子若しくはコレクタ端子と、前記第１のスイッチング半導体素子の前記ドレイン端子若しくはコレクタ端子及び前記第２のスイッチング半導体素子の前記ソース端子若しくはエミッタ端子とにそれぞれ電気的に接続され、前記放熱リードの前記開口から突出している端子リードと、
    をさらに備えたことを特徴とする、請求項１乃至６のいずれか一つに記載の電力変換部品。
  8. 前記主基板に搭載され、前記第１のスイッチング半導体素子の前記ソース端子若しくはエミッタ端子と前記第２のスイッチング半導体素子の前記ドレイン端子若しくはコレクタ端子との間、又は前記第１及び第２のスイッチング半導体素子のそれぞれの前記ソース端子若しくはエミッタ端子と前記ドレイン端子若しくはコレクタ端子との間に並列に電気的に接続されたコンデンサを、さらに備えたことを特徴とする、請求項１乃至７のいずれか一つに記載の電力変換部品。
  9. 前記主基板に搭載され、前記第１のスイッチング半導体素子の前記ドレイン端子又はコレクタ端子と前記第２のスイッチング半導体素子の前記ソース端子又はエミッタ端子とが接続された共通端子と出力端子との間に直列に電気的に接続された抵抗を、さらに備えたことを特徴とする、請求項１乃至８のいずれか一つに記載の電力変換部品。
JP2015526278A 2013-07-08 2014-07-01 電力変換部品 Pending JPWO2015005181A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013143061 2013-07-08
JP2013143061 2013-07-08
PCT/JP2014/067557 WO2015005181A1 (ja) 2013-07-08 2014-07-01 電力変換部品

Publications (1)

Publication Number Publication Date
JPWO2015005181A1 true JPWO2015005181A1 (ja) 2017-03-02

Family

ID=52279867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015526278A Pending JPWO2015005181A1 (ja) 2013-07-08 2014-07-01 電力変換部品

Country Status (2)

Country Link
JP (1) JPWO2015005181A1 (ja)
WO (1) WO2015005181A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6417947B2 (ja) * 2015-01-09 2018-11-07 株式会社デンソー 三相インバータ回路の実装構造
WO2016125674A1 (ja) * 2015-02-02 2016-08-11 株式会社村田製作所 半導体モジュールおよび半導体モジュールの製造方法
WO2018146813A1 (ja) 2017-02-13 2018-08-16 新電元工業株式会社 電子モジュール
CN108738368B (zh) 2017-02-13 2022-06-17 新电元工业株式会社 电子设备
WO2018146815A1 (ja) * 2017-02-13 2018-08-16 新電元工業株式会社 電子モジュール
EP3557614A1 (de) * 2018-04-17 2019-10-23 Siemens Aktiengesellschaft Leistungsmodul mit einem leistungselektronischen bauelement auf einer substratplatte und leistungselektronische schaltung mit einem solchen leistungsmodul
WO2023175675A1 (ja) * 2022-03-14 2023-09-21 三菱電機株式会社 パワーモジュール半導体パッケージおよび半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174202A (ja) * 1998-12-09 2000-06-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP2004022844A (ja) * 2002-06-17 2004-01-22 Yaskawa Electric Corp パワーモジュール
WO2005034231A1 (ja) * 2003-10-06 2005-04-14 Nec Corporation 電子デバイスおよびその製造方法
JP2006295116A (ja) * 2005-03-14 2006-10-26 Ricoh Co Ltd 多層配線およびその作製方法、ならびにフラットパネルディスプレイおよびその作製方法
WO2009150875A1 (ja) * 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
JP2010199622A (ja) * 2010-05-31 2010-09-09 Hitachi Ltd 半導体装置，それを用いた電力変換装置及び車載用電機システム
JP2011124251A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012216576A (ja) * 2011-03-31 2012-11-08 Nippon Zeon Co Ltd 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174202A (ja) * 1998-12-09 2000-06-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP2004022844A (ja) * 2002-06-17 2004-01-22 Yaskawa Electric Corp パワーモジュール
WO2005034231A1 (ja) * 2003-10-06 2005-04-14 Nec Corporation 電子デバイスおよびその製造方法
JP2006295116A (ja) * 2005-03-14 2006-10-26 Ricoh Co Ltd 多層配線およびその作製方法、ならびにフラットパネルディスプレイおよびその作製方法
WO2009150875A1 (ja) * 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
JP2011124251A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
JP2010199622A (ja) * 2010-05-31 2010-09-09 Hitachi Ltd 半導体装置，それを用いた電力変換装置及び車載用電機システム
JP2012216576A (ja) * 2011-03-31 2012-11-08 Nippon Zeon Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2015005181A1 (ja) 2015-01-15

Similar Documents

Publication Publication Date Title
WO2015005181A1 (ja) 電力変換部品
JP6366612B2 (ja) 電力用半導体モジュール
US8987777B2 (en) Stacked half-bridge power module
JP4988784B2 (ja) パワー半導体装置
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP5678884B2 (ja) 電力変換装置
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
WO2015029159A1 (ja) 半導体装置
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
WO2020059285A1 (ja) 半導体装置
JP5182274B2 (ja) パワー半導体装置
KR20040007234A (ko) 전력 반도체장치
JP2012175070A (ja) 半導体パッケージ
JP2014038982A (ja) 半導体パワーモジュール
KR101734712B1 (ko) 파워모듈
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP6480856B2 (ja) 半導体モジュール
JPWO2008035614A1 (ja) 半導体モジュールと半導体モジュールの製造方法
JP4096741B2 (ja) 半導体装置
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP5429413B2 (ja) 半導体装置
JP4794822B2 (ja) パワー半導体装置
JP2020047737A (ja) 端子板及び半導体装置
JP2020038885A (ja) 半導体装置
JP2013098343A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170426