JP2020047737A - 端子板及び半導体装置 - Google Patents

端子板及び半導体装置 Download PDF

Info

Publication number
JP2020047737A
JP2020047737A JP2018174264A JP2018174264A JP2020047737A JP 2020047737 A JP2020047737 A JP 2020047737A JP 2018174264 A JP2018174264 A JP 2018174264A JP 2018174264 A JP2018174264 A JP 2018174264A JP 2020047737 A JP2020047737 A JP 2020047737A
Authority
JP
Japan
Prior art keywords
terminal
wiring
unit
electrode member
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018174264A
Other languages
English (en)
Other versions
JP6980625B2 (ja
Inventor
英太郎 三宅
Eitaro Miyake
英太郎 三宅
和也 小谷
Kazuya Kotani
和也 小谷
宏 松山
Hiroshi Matsuyama
宏 松山
達也 平川
Tatsuya Hirakawa
達也 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018174264A priority Critical patent/JP6980625B2/ja
Priority to CN201811539694.0A priority patent/CN110911379B/zh
Priority to US16/295,741 priority patent/US10896867B2/en
Publication of JP2020047737A publication Critical patent/JP2020047737A/ja
Application granted granted Critical
Publication of JP6980625B2 publication Critical patent/JP6980625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】インダクタンスの低い端子板を提供する。【解決手段】実施形態の端子板は、第１の端子部と、第２の端子部と、第１の端子部及び第２の端子部の斜め上方に設けられた第１の配線部と、第１の端子部と第１の配線部の間に設けられ、第１の端子部と第１の配線部を接続している第１の接続部と、第２の端子部と第１の配線部の間に設けられ、第２の端子部と第１の配線部を接続している第２の接続部と、第１の端子部及び第２の端子部の斜め上方に設けられた第２の配線部と、第１の端子部と第２の配線部の間に設けられ、第１の端子部と第２の配線部を接続している第３の接続部と、第２の端子部と第２の配線部の間に設けられ、第２の端子部と第２の配線部を接続している第４の接続部と、第２の配線部の上方に設けられ、第２の配線部に接続されており、穴を有する第３の端子部と、を備える。【選択図】図１

Description

本発明の実施形態は、端子板及び半導体装置に関する。
発電や送電、ポンプやブロアなどの回転機、通信システムや工場などの電源装置、交流モータによる鉄道、電気自動車、家庭用電化製品等の幅広い分野に向けた、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）といった半導体素子を含む、電力制御用に設計されたパワー半導体装置の開発が行われている。
通常、パワー半導体装置においては、複数の半導体素子をボンディングワイヤや端子板を用いて並列接続し、大きな電力を扱うことを可能としている。パワー半導体装置を安定して動作させるためには、複数の半導体素子を、できるだけインダクタンスが低い状態で並列接続することが好ましい。しかし、実際には、電流経路長の違い等で、それぞれの半導体素子のスイッチング等の動作タイミングがずれ、パワー半導体装置の出力波形に予期せぬ振動が生じるという問題があった。パワー半導体装置においては大きな電力を扱うため、わずかのインダクタンスであっても大きな影響があり、このような振動は特に深刻なものとなっていた。
特開平８−１９５４７１号公報
本発明が解決しようとする課題は、インダクタンスの低い端子板及び半導体装置を提供することである。
実施形態の端子板は、第１の端子部と、第２の端子部と、第１の端子部及び第２の端子部の斜め上方に設けられた第１の配線部と、第１の端子部と第１の配線部の間に設けられ、第１の端子部と第１の配線部を接続している第１の接続部と、第２の端子部と第１の配線部の間に設けられ、第２の端子部と第１の配線部を接続している第２の接続部と、第１の端子部及び第２の端子部の斜め上方に設けられた第２の配線部と、第１の端子部と第２の配線部の間に設けられ、第１の端子部と第２の配線部を接続している第３の接続部と、第２の端子部と第２の配線部の間に設けられ、第２の端子部と第２の配線部を接続している第４の接続部と、第２の配線部の上方に設けられ、第２の配線部に接続されており、穴を有する第３の端子部と、を備える。
実施形態の端子板及び半導体装置の模式図である。 比較形態の端子板及び半導体装置の模式図である。
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（実施形態）
実施形態の端子板は、第１の端子部と、第２の端子部と、第１の端子部及び第２の端子部の斜め上方に設けられた第１の配線部と、第１の端子部と第１の配線部の間に設けられ、第１の端子部と第１の配線部を接続している第１の接続部と、第２の端子部と第１の配線部の間に設けられ、第２の端子部と第１の配線部を接続している第２の接続部と、第１の端子部及び第２の端子部の斜め上方に設けられた第２の配線部と、第１の端子部と第２の配線部の間に設けられ、第１の端子部と第２の配線部を接続している第３の接続部と、第２の端子部と第２の配線部の間に設けられ、第２の端子部と第２の配線部を接続している第４の接続部と、第２の配線部の上方に設けられ、第２の配線部に接続されており、穴を有する第３の端子部と、を備える。
実施形態の半導体装置は、第１の半導体素子と、第１の半導体素子に電気的に接続された第１の電極部材と、第２の半導体素子と、第２の半導体素子に電気的に接続された第２の電極部材と、第１の電極部材に接続された第１の端子部と、第２の電極部材に接続された第２の端子部と、第１の端子部及び第２の端子部の斜め上方に設けられた第１の配線部と、第１の端子部と第１の配線部の間に設けられ、第１の電極部材及び第２の電極部材を介さずに、第１の端子部と第１の配線部を接続している第１の接続部と、第２の端子部と第１の配線部の間に設けられ、第１の電極部材及び第２の電極部材を介さずに、第２の端子部と第１の配線部を接続している第２の接続部と、第１の端子部及び第２の端子部の斜め上方に設けられた第２の配線部と、第１の端子部と第２の配線部の間に設けられ、第１の電極部材及び第２の電極部材を介さずに、第１の端子部と第２の配線部を接続している第３の接続部と、第２の端子部と第２の配線部の間に設けられ、第１の電極部材及び第２の電極部材を介さずに、第２の端子部と第２の配線部を接続している第４の接続部と、第２の配線部の上方に設けられ、第２の配線部に接続されており、穴を有する第３の端子部と、を有する端子板と、を備える。
図１は、実施形態の端子板１００及び半導体装置２００の模式図である。
実施形態の半導体装置２００は、複数の半導体素子１１０が、電極部材１２０、ボンディングワイヤ１５０及び端子板１００によって接続された、電力変換装置である。
半導体装置２００は、端子板１００と、半導体素子１１０と、電極部材１２０と、補助配線１３０と、ベース１４０と、ボンディングワイヤ１５０と、を備える。
ベース１４０は、例えば、Ｃｕ（銅）やＡｌＳｉＣで形成された、板状の基板である。
ここで、ｘ軸と、ｘ軸に垂直なｙ軸と、ｘ軸及びｙ軸に垂直なｚ軸を定義する。ベース１４０の表面は、ｘｙ面に平行に配置されているものとする。
ベース１４０上には、電極部材１２０が設けられている。図１においては、電極部材１２０として、第１の電極部材１２０ａ、第２の電極部材１２０ｂ、第３の電極部材１２０ｃ、及び第４の電極部材１２０ｄが設けられている。電極部材１２０は、例えば、Ｃｕ（銅）製の板材を有する。また、電極部材１２０は、例えば、２枚のＣｕ製の板材で、ＡｌＮ（窒化アルミニウム）やＳｉＮ（窒化シリコン）等のセラミック製の板材を挟んだものであっても良い。
半導体素子１１０は、電極部材１２０上に設けられている。図１においては、半導体素子１１０としての、第１の半導体素子１１０ａ、第２の半導体素子１１０ｂ、第３の半導体素子１１０ｃ、及び第４の半導体素子１１０ｄが、それぞれ、第１の電極部材１２０ａ、第２の電極部材１２０ｂ、第３の電極部材１２０ｃ、及び第４の電極部材１２０ｄの上に設けられている。
半導体素子１１０は、例えば縦型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）又はＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。半導体素子１１０が縦型のｐチャネルＭＯＳＦＥＴである場合、半導体素子１１０の底面に設けられた図示しないドレイン電極により、半導体素子１１０は電極部材１２０と電気的に接続されている。すなわち、第１の半導体素子１１０ａは第１の電極部材１２０ａと電気的に接続されており、第２の半導体素子１１０ｂは第２の電極部材１２０ｂと電気的に接続されており、第３の半導体素子１１０ｃは第３の電極部材１２０ｃと電気的に接続されており、第４の半導体素子１１０ｄは第４の電極部材１２０ｄと電気的に接続されている。なお、本実施形態においては、半導体素子１１０の種類や導電型等については、特に限定されるものではない。
なお、例えば、ボンディングワイヤ１５０を介して、半導体素子１１０の上面に設けられた図示しない電極と電極部材１２０が接続されることにより、半導体素子１１０と電極部材１２０が電気的に接続されていても良い。
端子板１００は、電極部材１２０上に設けられている。
端子板１００は、第１の端子部２と、第２の端子部４と、第１の配線部６と、第１の接続部８と、第２の接続部１０と、第２の配線部１２と、第３の端子部１４と、第４の端子部１６と、第５の端子部１８と、第３の接続部２０と、第４の接続部２２と、第５の接続部２４と、第６の接続部２６と、を有する。
第１の端子部２は、第１の電極部材１２０ａ上に設けられ、第１の電極部材１２０ａと、例えば超音波接合法またははんだにより接続されている。これにより、第１の端子部２は、第１の半導体素子１１０ａと電気的に接続されている。
第２の端子部４は、第１の端子部２と離間して第２の電極部材１２０ｂ上に設けられ、第２の電極部材１２０ｂと、例えば超音波接合法又ははんだにより、接続されている。これにより、第２の端子部４は、第２の半導体素子１１０ｂと電気的に接続されている。
第１の配線部６は、第１の端子部２及び第２の端子部４の斜め上方に設けられている。図１において、第１の配線部６は、ｘ方向に延びている。
第１の接続部８は、第１の端子部２と第１の配線部６の間に設けられ、電極部材１２０を介さずに、第１の端子部２と第１の配線部６を接続している。
第２の接続部１０は、第２の端子部４と第１の配線部６の間に設けられ、電極部材１２０を介さずに、第２の端子部４と第１の配線部６を接続している。
第２の配線部１２は、第１の端子部２及び第２の端子部４の斜め上方に設けられている。第２の配線部１２は、ベース１４０、半導体素子１１０及びボンディングワイヤ１５０上に配置される、例えば板状の、導電性の部材である。例えば、上方から端子板１００を見た場合に、第１の端子部２及び第２の端子部４は、第１の配線部６と第２の配線部１２の間に設けられていることが、第１の配線部６と第２の配線部１２の取り回しが容易になるため好ましい。が、第１の配線部６、第２の配線部１２、第１の端子部２及び第２の端子部４の配置は、これに限定されるものではない。
第３の端子部１４は、第２の配線部１２の上方に設けられ、第２の配線部１２に接続されている。第３の端子部１４は、例えばＭ５以上Ｍ１０以下程度のボルト、すなわち、ボルト径が５ｍｍ以上１０ｍｍ以下のボルトを挿入することが可能な、穴１５を有している。図示しない、Ｍ５以上Ｍ１０以下程度のナット、すなわち、ナット径が５ｍｍ以上１０ｍｍ以下のナットを有する金属部に対して、上述のボルトを穴１５に挿入して締め付けることにより、上記の金属部と第３の端子部１４の良好な接触を得ることができる。これにより、半導体装置２００により変換された電力を、金属部に良好に伝えることができる。
第３の接続部２０は、第１の端子部２と第２の配線部１２の間に設けられている。
第４の接続部２２は、第２の端子部４と第２の配線部１２の間に設けられている。
第４の端子部１６は、第１の端子部２又は第３の接続部２０と、第２の配線部１２の間の、第３の電極部材１２０ｃ上に設けられている。第４の端子部１６は、第３の電極部材１２０ｃと、例えば超音波接合法又ははんだにより接続されている。これにより、第４の端子部１６は、第３の半導体素子１１０ｃと電気的に接続されている。
第５の端子部１８は、第２の端子部４又は第４の接続部２２と、第２の配線部１２の間の、第４の電極部材１２０ｄ上に設けられている。第５の端子部１８は、第４の電極部材１２０ｄと、例えば超音波接合法又ははんだにより接続されている。これにより、第５の端子部１８は、第４の半導体素子１１０ｄと電気的に接続されている。
第５の接続部２４は、第２の配線部１２と第４の端子部１６の間に設けられ、電極部材１２０を介さずに、第２の配線部１２と第４の端子部１６を接続している。
第６の接続部２６は、第２の配線部１２と第５の端子部１８の間に設けられ、電極部材１２０を介さずに、第２の配線部１２と第５の端子部１８を接続している。
第３の接続部２０は、第１の端子部２と第４の端子部１６の間をまたぐように、電極部材１２０を介さずに、第１の端子部２と第４の端子部１６を接続している。これにより、第３の接続部２０は、第４の端子部１６及び第５の接続部２４を介して、第１の端子部２と第２の配線部１２を接続している。
第４の接続部２２は、第２の端子部４と第５の端子部１８の間をまたぐように、電極部材１２０を介さずに、第２の端子部４と第５の端子部１８を接続している。これにより、第４の接続部２２は、第５の端子部１８及び第６の接続部２６を介して、第２の端子部４と第２の配線部１２を接続している。
半導体装置２００に電流を流した際に発生する熱により半導体装置２００の各部材が熱膨張するため、各部材の熱膨張係数の違いにより、第１の端子部２、第２の端子部４、第４の端子部１６、又は第５の端子部１８が、それぞれ第１の電極部材１２０ａ、第２の電極部材１２０ｂ、第３の電極部材１２０ｃ又は第４の電極部材１２０ｄから剥離してしまうおそれがある。かかる剥離を抑制するために、第１の端子部２、第２の端子部４、第４の端子部１６、及び第５の端子部１８と他の部分を接続する部分との間には、ある程度の弾性を有し熱膨張係数の違いを吸収するように、第１の接続部８、第２の接続部１０、第３の接続部２０、第４の接続部２２、第５の接続部２４及び第６の接続部２６が設けられている。
補助配線１３０は、電極部材１２０上に設けられ、端子板１００を介さずに、電極部材１２０を接続している。図１においては、補助配線１３０は、第１の電極部材１２０ａ、第２の電極部材１２０ｂ、第３の電極部材１２０ｃ及び第４の電極部材１２０ｄに接続されている。補助配線１３０には端部１３２が設けられ、例えば図示しないゲート制御回路に接続されている。補助配線１３０は、ゲート制御回路の基準電位を取得するために、端子板１００とは別個に、電極部材１２０を電気的に接続するために設けられている。補助配線１３０は、端子板１００とは異なり、大きな電流が流れないため、抵抗が多少高くても顕著な問題が生じない。そのため、補助配線１３０には、一般的には、端子板１００を構成する部材よりも断面積の小さな配線を用いる。
端子板１００は、例えば板金を用いて、例えば厚さ１ｍｍ以上１．５ｍｍ以下程度のＣｕ製の板を成型することにより、一体の部品として形成される。簡易に作成できるため好ましい。しかし、端子板１００の製造方法は、これに限定されるものではない。
第１の端子部２、第２の端子部４、第４の端子部１６及び第５の端子部１８の、電極部材１２０と接触する部分の大きさは、例えば、３．５ｍｍ角の程度である。
次に、本実施形態の端子板１００及び半導体装置２００の作用効果を記載する。
図２に、第１の配線部６が設けられていない比較形態となる、端子板８００及び半導体装置９００の模式図を示す。特に、端子板を用いて半導体素子１１０を接続する場合には、各部材の熱値膨張係数の違いを吸収できるように、第１の接続部８、第２の接続部１０、第３の接続部２０、第４の接続部２２、第５の接続部２４及び第６の接続部２６が設けられているため、低インダクタンスの配線を用いて複数の半導体素子１１０を接続することは難しいという問題があった。
本実施形態の端子板１００は、第１の配線部６を有している。これにより、例えば、第１の半導体素子１１０ａと第２の半導体素子１１０ｂが接続される端子板１００の経路としては、図２の比較形態の端子板８００にも見られるような、第２の端子部４、第４の接続部２２、第５の端子部１８、第６の接続部２６、第２の配線部１２、第５の接続部２４、第４の端子部１６、第３の接続部２０及び第１の端子部２を経由する経路の他に、第２の端子部４、第２の接続部１０、第１の配線部６、第１の接続部８及び第１の端子部２を経由する経路が設けられている。これにより、インダクタンスの低い端子板及び半導体装置の提供が可能となる。
端子板１００を構成する各部材は、一体の部品として形成されることが、簡易に作成できるため好ましい。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２ 第１の端子部
４ 第２の端子部
６ 第１の配線部
８ 第１の接続部
１０ 第２の接続部
１２ 第２の配線部
１４ 第３の端子部
１５ 穴
１６ 第４の端子部
１８ 第５の端子部
２０ 第３の接続部
２２ 第４の接続部
２４ 第５の接続部
２６ 第６の接続部
１００ 端子板
１１０ 半導体素子
１２０ 電極部材
１３０ 補助配線
１３２ 端部
１４０ ベース
１５０ ボンディングワイヤ
２００ 半導体装置

Claims (7)

  1. 第１の端子部と、
    第２の端子部と、
    前記第１の端子部及び前記第２の端子部の斜め上方に設けられた第１の配線部と、
    前記第１の端子部と前記第１の配線部の間に設けられ、前記第１の端子部と前記第１の配線部を接続している第１の接続部と、
    前記第２の端子部と前記第１の配線部の間に設けられ、前記第２の端子部と前記第１の配線部を接続している第２の接続部と、
    前記第１の端子部及び前記第２の端子部の斜め上方に設けられた第２の配線部と、
    前記第１の端子部と前記第２の配線部の間に設けられ、前記第１の端子部と前記第２の配線部を接続している第３の接続部と、
    前記第２の端子部と前記第２の配線部の間に設けられ、前記第２の端子部と前記第２の配線部を接続している第４の接続部と、
    前記第２の配線部の上方に設けられ、前記第２の配線部に接続されており、穴を有する第３の端子部と、
    を備える端子板。
  2. 前記第２の配線部と前記第３の接続部の間に設けられた第４の端子部と、
    前記第２の配線部と前記第４の接続部の間に設けられた第５の端子部と、
    前記第２の配線部と前記第４の端子部の間に設けられ、前記第２の配線部と前記第４の端子部を接続している第５の接続部と、
    前記第２の配線部と前記第５の端子部の間に設けられ、前記第２の配線部と前記第５の端子部を接続している第６の接続部と、
    をさらに備え、
    前記第３の接続部は前記第４の端子部及び前記第５の接続部を介して前記第１の端子部と前記第２の配線部を接続し、前記第４の接続部は前記第５の端子部及び前記第６の接続部を介して前記第２の端子部と前記第２の配線部を接続している請求項１記載の端子板。
  3. 前記第１の端子部、前記第２の端子部、前記第１の配線部、前記第１の接続部、前記第２の接続部、前記第２の配線部、前記第３の接続部、前記第４の接続部及び前記第３の端子部は、一体として形成されている請求項１又は請求項２記載の端子板。
  4. 第１の半導体素子と、
    前記第１の半導体素子に電気的に接続された第１の電極部材と、
    第２の半導体素子と、
    前記第２の半導体素子に電気的に接続された第２の電極部材と、
    前記第１の電極部材に接続された第１の端子部と、
    前記第２の電極部材に接続された第２の端子部と、
    前記第１の端子部及び前記第２の端子部の斜め上方に設けられた第１の配線部と、
    前記第１の端子部と前記第１の配線部の間に設けられ、前記第１の電極部材及び前記第２の電極部材を介さずに、前記第１の端子部と前記第１の配線部を接続している第１の接続部と、
    前記第２の端子部と前記第１の配線部の間に設けられ、前記第１の電極部材及び前記第２の電極部材を介さずに、前記第２の端子部と前記第１の配線部を接続している第２の接続部と、
    前記第１の端子部及び前記第２の端子部の斜め上方に設けられた第２の配線部と、
    前記第１の端子部と前記第２の配線部の間に設けられ、前記第１の電極部材及び前記第２の電極部材を介さずに、前記第１の端子部と前記第２の配線部を接続している第３の接続部と、
    前記第２の端子部と前記第２の配線部の間に設けられ、前記第１の電極部材及び前記第２の電極部材を介さずに、前記第２の端子部と前記第２の配線部を接続している第４の接続部と、
    前記第２の配線部の上方に設けられ、前記第２の配線部に接続されており、穴を有する第３の端子部と、
    を有する端子板と、
    を備える半導体装置。
  5. 前記半導体装置は、
    第３の半導体素子と、
    前記第３の半導体素子に電気的に接続された第３の電極部材と、
    第４の半導体素子と、
    前記第４の半導体素子に電気的に接続された第４の電極部材と、
    をさらに備え、
    前記端子板は、
    前記第２の配線部と前記第３の接続部の間に設けられ、前記第３の電極部材に接続された第４の端子部と、
    前記第２の配線部と前記第４の接続部の間に設けられ、前記第４の電極部材に接続された第５の端子部と、
    前記第２の配線部と前記第４の端子部の間に設けられ、前記第２の配線部と前記第４の端子部を接続している第５の接続部と、
    前記第２の配線部と前記第５の端子部の間に設けられ、前記第２の配線部と前記第５の端子部を接続している第６の接続部と、
    をさらに備え、
    前記第３の接続部は前記第４の端子部及び前記第５の接続部を介して前記第１の端子部と前記第２の配線部を接続し、前記第４の接続部は前記第５の端子部及び前記第６の接続部を介して前記第２の端子部と前記第２の配線部を接続している、
    請求項４記載の半導体装置。
  6. 前記端子板を介さずに、前記第１の電極部材と前記第２の電極部材を接続する補助配線をさらに備える請求項４又は請求項５記載の半導体装置。
  7. 前記第１の端子部、前記第２の端子部、前記第１の配線部、前記第１の接続部、前記第２の接続部、前記第２の配線部、前記第３の接続部、前記第４の接続部及び前記第３の端子部は、一体として形成されている請求項４ないし請求項６いずれか一項記載の半導体装置。
JP2018174264A 2018-09-18 2018-09-18 端子板及び半導体装置 Active JP6980625B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018174264A JP6980625B2 (ja) 2018-09-18 2018-09-18 端子板及び半導体装置
CN201811539694.0A CN110911379B (zh) 2018-09-18 2018-12-17 端子板以及半导体装置
US16/295,741 US10896867B2 (en) 2018-09-18 2019-03-07 Terminal plate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018174264A JP6980625B2 (ja) 2018-09-18 2018-09-18 端子板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2020047737A true JP2020047737A (ja) 2020-03-26
JP6980625B2 JP6980625B2 (ja) 2021-12-15

Family

ID=69773211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018174264A Active JP6980625B2 (ja) 2018-09-18 2018-09-18 端子板及び半導体装置

Country Status (3)

Country Link
US (1) US10896867B2 (ja)
JP (1) JP6980625B2 (ja)
CN (1) CN110911379B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184406A (ja) * 2020-05-21 2021-12-02 三菱電機株式会社 電力用半導体モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645509A (ja) * 1992-07-21 1994-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
WO2009093982A1 (en) * 2008-01-25 2009-07-30 Iskralab D.O.O. Power switching module
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
US20170345799A1 (en) * 2016-05-27 2017-11-30 General Electric Company Power module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850606B2 (ja) 1991-11-25 1999-01-27 富士電機株式会社 トランジスタモジュール
JP3394448B2 (ja) 1998-06-10 2003-04-07 株式会社日立製作所 パワー半導体装置およびそれを用いた電力変換装置
JP4603956B2 (ja) * 2005-08-26 2010-12-22 日立オートモティブシステムズ株式会社 電力変換装置
JP5870777B2 (ja) * 2012-03-09 2016-03-01 富士電機株式会社 半導体装置およびその製造方法
WO2014192093A1 (ja) * 2013-05-29 2014-12-04 三菱電機株式会社 半導体装置
JP6480856B2 (ja) * 2015-12-14 2019-03-13 株式会社東芝 半導体モジュール
WO2017163583A1 (ja) * 2016-03-22 2017-09-28 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645509A (ja) * 1992-07-21 1994-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
WO2009093982A1 (en) * 2008-01-25 2009-07-30 Iskralab D.O.O. Power switching module
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
US20170345799A1 (en) * 2016-05-27 2017-11-30 General Electric Company Power module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184406A (ja) * 2020-05-21 2021-12-02 三菱電機株式会社 電力用半導体モジュール
JP7019746B2 (ja) 2020-05-21 2022-02-15 三菱電機株式会社 電力用半導体モジュール

Also Published As

Publication number Publication date
CN110911379A (zh) 2020-03-24
JP6980625B2 (ja) 2021-12-15
US10896867B2 (en) 2021-01-19
CN110911379B (zh) 2023-11-03
US20200091043A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
US9385061B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6946740B2 (en) High power MCM package
JP6354845B2 (ja) 半導体モジュール
US10566966B2 (en) Semiconductor device and oscillation suppressing device
WO2020059285A1 (ja) 半導体装置
KR101642754B1 (ko) 반도체장치
WO2015005181A1 (ja) 電力変換部品
US9748166B2 (en) Semiconductor devices including control and load leads of opposite directions
US9842786B2 (en) Semiconductor device
JP2020009834A (ja) 半導体装置
US11315850B2 (en) Semiconductor device
US20180174987A1 (en) Semiconductor device
WO2018151010A1 (ja) 半導体装置
JP6480856B2 (ja) 半導体モジュール
TWI703705B (zh) 電動馬達用的功率模組
JP6980625B2 (ja) 端子板及び半導体装置
JP5880664B1 (ja) 半導体装置
US10855196B2 (en) Semiconductor device
WO2013105456A1 (ja) 回路基板および電子デバイス
JP6846206B2 (ja) 半導体装置及び半導体装置の製造方法
WO2018029801A1 (ja) 半導体装置
JP5880663B1 (ja) 半導体装置
JP2012134403A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211117

R150 Certificate of patent or registration of utility model

Ref document number: 6980625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150