JP2021184406A - 電力用半導体モジュール - Google Patents

電力用半導体モジュール Download PDF

Info

Publication number
JP2021184406A
JP2021184406A JP2020088572A JP2020088572A JP2021184406A JP 2021184406 A JP2021184406 A JP 2021184406A JP 2020088572 A JP2020088572 A JP 2020088572A JP 2020088572 A JP2020088572 A JP 2020088572A JP 2021184406 A JP2021184406 A JP 2021184406A
Authority
JP
Japan
Prior art keywords
semiconductor switching
switching element
switching elements
semiconductor module
bus bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020088572A
Other languages
English (en)
Other versions
JP7019746B2 (ja
Inventor
達朗 坂本
Tatsuro Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020088572A priority Critical patent/JP7019746B2/ja
Priority to US17/161,797 priority patent/US20210366813A1/en
Priority to CN202110505394.6A priority patent/CN113707625A/zh
Publication of JP2021184406A publication Critical patent/JP2021184406A/ja
Application granted granted Critical
Publication of JP7019746B2 publication Critical patent/JP7019746B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体スイッチング素子間での制御信号のばらつき、グランド電位のばらつき、および、寄生インダクタンスのばらつきを低減し、半導体スイッチング素子間の電流アンバランスを抑制する電力用半導体モジュールを提供する。【解決手段】半導体スイッチング素子７ａ、７ｂのそれぞれの第一主電極９ａ、９ｂが接合されたバスバー３と、半導体スイッチング素子７ａ、７ｂのそれぞれの第二主電極が接合された放熱性金属基板６と、半導体スイッチング素子７ａ、７ｂのそれぞれのゲートパッド１０ａ、１０ｂにボンディングワイヤ８によって接続された制御ゲート端子５とを備え、複数の半導体スイッチング素子７ａ、７ｂのうちの少なくとも２つは、放熱性金属基板６の上に隣接して配置され、電気的に並列接続された１つのアームを形成する。【選択図】図２

Description

本願は、電力用半導体モジュールに関するものである。
電気自動車あるいはプラグインハイブリッド自動車などの電動車両では、高電圧バッテリーによってモータを駆動するためにインバータなどの電力変換装置が用いられ、電力変換装置はスイッチング動作によって電力を変換するための電力用半導体モジュールを備えている。電力用半導体モジュールはスイッチング動作を行う半導体スイッチング素子を放熱性の金属基板の上に備えており、半導体スイッチング素子は外部端子と接続され樹脂あるいはゲルなどの封止材で封止されている。
半導体スイッチング素子では、導通およびスイッチング動作において電流および電圧に応じた損失が発生する。損失に伴う温度上昇が半導体スイッチング素子および周辺部材の破壊温度を超えないように、半導体スイッチング素子には電力定格が設定される。一般に、大電流および高電圧の電力変換装置向けの電力用半導体モジュールでは、電力用半導体モジュールとしての電力定格を確保するために、大きなサイズの半導体スイッチング素子が用いられる。しかし、半導体スイッチング素子の製造技術あるいは歩留まりなどの点から半導体スイッチング素子のサイズを大きくすることには限界があるため、大きな電力容量が求められる電力用半導体モジュールにおいては、一つあたりの半導体スイッチング素子の発熱を抑えるために複数の半導体スイッチング素子の並列接続が行われる。
複数の半導体スイッチング素子を並列接続すると、制御信号のばらつきなどで、スイッチング時に半導体スイッチング素子間の電流アンバランスが発生する。半導体スイッチング素子間で電流アンバランスが発生すると、一部の半導体スイッチング素子において大きな損失が発生する。そのため、大きな半導体スイッチング素子を用いる、あるいは、半導体スイッチング素子を多く用いることが必要となり、電力用半導体モジュールのサイズおよびコストが増大する。これに対して、モジュール内の制御信号基板の構成によって制御信号配線間のインダクタンス偏差を低減し、制御信号のばらつきを抑制する技術が提案されている（例えば、特許文献１参照）。
国際公開第２０１９／０６４８７４号公報
従来の電力用半導体モジュールでは、半導体スイッチング素子間でのグランド電位のばらつき、あるいは、半導体スイッチング素子間での寄生インダクタンスのばらつきによる電流アンバランスがあるときには、電流アンバランスを抑制することができないという課題があった。
本願は、上述の課題を解決するためになされたものであり、簡易な構成によって、半導体スイッチング素子間での制御信号のばらつき、グランド電位のばらつき、および、寄生インダクタンスのばらつきを低減し、半導体スイッチング素子間の電流アンバランスを抑制する電力用半導体モジュールを提供することを目的とする。
本願に開示される電力用半導体モジュールは、第一主電極およびゲートパッドを表面に有し第二主電極を裏面に有する複数の半導体スイッチング素子と、半導体スイッチング素子のそれぞれの第一主電極が接合されたバスバーと、半導体スイッチング素子のそれぞれの第二主電極が接合された放熱性金属基板と、半導体スイッチング素子のそれぞれのゲートパッドにボンディングワイヤによって接続された制御ゲート端子とを備え、複数の半導体スイッチング素子のうちの少なくとも２つは、放熱性金属基板の上に隣接して配置され、電気的に並列接続された１つのアームを形成する。
本願に開示される電力用半導体モジュールは、第一主電極およびゲートパッドを表面に有し第二主電極を裏面に有する複数の半導体スイッチング素子と、半導体スイッチング素子のそれぞれの第一主電極が接合されたバスバーと、半導体スイッチング素子のそれぞれの第二主電極が接合された放熱性金属基板と、半導体スイッチング素子のそれぞれのゲートパッドにボンディングワイヤによって接続された制御ゲート端子とを備え、複数の半導体スイッチング素子のうちの少なくとも２つは、放熱性金属基板の上に隣接して配置され、電気的に並列接続された１つのアームを形成するので、簡易な構成によって、半導体スイッチング素子間での制御信号のばらつき、グランド電位のばらつき、および、寄生インダクタンスのばらつきを低減し、半導体スイッチング素子間の電流アンバランスを抑制できる。
実施の形態１による電力用半導体モジュールの外観を示す図である。 実施の形態１による電力用半導体モジュールの樹脂モールドを取り除いた内部構成を示す図である。 実施の形態１による電力用半導体モジュールの等価回路図である。 実施の形態２による電力用半導体モジュールの外観を示す図である。 実施の形態２による電力用半導体モジュールの樹脂モールドを取り除いた内部構成を示す図である。 実施の形態２による電力用半導体モジュールの等価回路図である。 実施の形態３による電力用半導体モジュールの外観を示す図である。 実施の形態３による電力用半導体モジュールの樹脂モールドを取り除いた内部構成を示す図である。 実施の形態４による電力用半導体モジュールの外観を示す図である。 実施の形態４による電力用半導体モジュールの樹脂モールドを取り除いた内部構成を示す図である。 実施の形態４による電力用半導体モジュールの樹脂モールド、負アームＮバスバーおよび制御グランド端子を取り除いた内部構成を示す図である。 実施の形態４による電力用半導体モジュールの樹脂モールド、負アームＮバスバー、制御グランド端子および中間バスバーを取り除いた内部構成を示す図である。
以下、本願を実施するための実施の形態に係る電力用半導体モジュールについて、図面を参照して詳細に説明する。なお、各図において同一符号は同一もしくは相当部分を示している。
実施の形態１．
図１は、実施の形態１による電力用半導体モジュール１００の外観を示す図である。図２は、実施の形態１による電力用半導体モジュール１００の樹脂モールド１を取り除いた内部構成を示す図である。実施の形態１による電力用半導体モジュール１００は、樹脂モールド１、Ｐバスバー２、Ｎバスバー３、制御グランド端子４、制御ゲート端子５、放熱性金属基板６、半導体スイッチング素子７ａ、半導体スイッチング素子７ｂ、および、ボンディングワイヤ８を備えている。半導体スイッチング素子７ａは、表面にソース電極９ａとゲートパッド１０ａとを備えており、図示されていないドレイン電極を裏面に備えている。半導体スイッチング素子７ｂは、表面にソース電極９ｂとゲートパッド１０ｂとを備えており、図示されていないドレイン電極を裏面に備えている。放熱性金属基板６の上には半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂが隣接して配置されており、半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂのドレイン電極が放熱性金属基板６に接合されて電気的に接続されている。半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂの上にはＮバスバー３が配置されており、半導体スイッチング素子７ａのソース電極９ａと半導体スイッチング素子７ｂのソース電極９ｂとがＮバスバー３に接合されて電気的に接続されている。これにより、半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂは、ドレイン電極間およびソース電極間が電気的に並列接続され、一組のアームを構成している。Ｎバスバー３は、制御グランド端子４に接続されており、一方の端部は樹脂モールド１の外部に出力されている。半導体スイッチング素子７ａのゲートパッド１０ａと半導体スイッチング素子７ｂのゲートパッド１０ｂとにはボンディングワイヤ８が電気的に接続されており、ボンディングワイヤ８の端部は制御ゲート端子５に電気的に接続され、制御ゲート端子５は樹脂モールド１の外部に出力される。電力用半導体モジュール１００は、樹脂モールド１によって封止される。
半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂと放熱性金属基板６との接合にははんだが使用されるが、これに限るものではなく、Ａｇシンターなどのその他の接合方法でもよい。放熱性金属基板６は銅製のヒートスプレッダであるが、これに限るものではなく、金属箔がロウ付けなどで接合された絶縁材であるセラミックス絶縁基板を銅製のベース板に接合したＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板など、その他の基板材料によるものでもよい。
電力用半導体モジュール１００は、例えば、トランスファーモールド成型された樹脂モールド１によって封止される。しかし、これに限るものではなく、樹脂モールド１の代わりにゲルが注入された樹脂ケースを用いても良い。
図３は、実施の形態１による電力用半導体モジュール１００の等価回路図である。図３では、半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂをＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）として示しているが、これに限るものではなく、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）あるいはバイポーラトランジスタなどでもよい。ＩＧＢＴあるいはバイポーラトランジスタを用いる場合は、説明において「ドレイン」としている部分は「コレクタ」となり、「ソース」としている部分は「エミッタ」となる。また、図３においては、ＭＯＳＦＥＴの寄生ダイオードを還流ダイオードとして使用した構成を示しているが、ＩＧＢＴなどの寄生ダイオードを有さない半導体スイッチング素子を用いる場合において還流ダイオードを半導体スイッチング素子に対して逆並列に接続する構成としても良い。
図３では、Ｐ側寄生インダクタンス２１ａ、Ｎ側寄生インダクタンス２３ａ、および、ゲート制御信号寄生インダクタンス２５ａは、半導体スイッチング素子７ａに接続される配線が有する寄生インダクタンスであり、Ｐ側寄生インダクタンス２１ｂ、Ｎ側寄生インダクタンス２３ｂ、および、ゲート制御信号寄生インダクタンス２５ｂは、半導体スイッチング素子７ｂに接続される配線が有する寄生インダクタンスである。さらなるインダクタンス成分として、半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂに共通して電力用半導体モジュール１００が有する、Ｐ側共通インダクタンス２２、Ｎ側共通インダクタンス２４、ゲート制御信号共通インダクタンス２６、および、グランド制御信号共通インダクタンス２７が示されている。
次に、実施の形態１による電力用半導体モジュール１００の構造とその効果について説明する。半導体スイッチング素子７ａと半導体スイッチング素子７ｂとの間に発生する電流アンバランスは、大きく二つの要因がある。第１の要因は、ＰＮ電極間の寄生インダクタンスのばらつきによるものである。図３における半導体スイッチング素子７ａのＰ側寄生インダクタンス２１ａとＮ側寄生インダクタンス２３ａとのインダクタンス成分の和をＬａ、半導体スイッチング素子７ｂのＰ側寄生インダクタンス２１ｂとＮ側寄生インダクタンス２３ｂとのインダクタンス成分の和をＬｂとし、半導体スイッチング素子７ａのスイッチング時の電流時間変化量をｄＩａ／ｄｔ、半導体スイッチング素子７ｂのスイッチング時の電流時間変化量をｄＩｂ／ｄｔとすると、半導体スイッチング素子７ａと半導体スイッチング素子７ｂとのドレイン−ソース間電圧には式（１）のΔＶｄｓで示される電圧差が発生する。
ΔＶｄｓ＝Ｌａ（ｄＩａ／ｄｔ）−Ｌｂ（ｄＩｂ／ｄｔ） （１）
半導体スイッチング素子においてはドレイン−ソース間電圧が変わると導通電流が変わるため、ドレイン−ソース間の電圧差ΔＶｄｓの発生によって電流アンバランスが発生する。半導体スイッチング素子７ａと半導体スイッチング素子７ｂのＰＮ電極間の寄生インダクタンスのばらつきを抑制するインダクタンスを意図的に追加することによりこの電流アンバランスを抑制することができるが、インダクタンスの追加はサージ電圧の増大および構造の複雑化という問題が発生する。
実施の形態１による電力用半導体モジュール１００においては、図２に示すように、放熱性金属基板６の上に半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂを隣接して配置して接合し、半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂの上にＮバスバー３を配置して接合することにより、半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂはドレイン電極間およびソース電極間が電気的に並列接続されている。半導体スイッチング素子の寄生インダクタンスは電流経路の長さに比例して大きくなり、電流経路の面積に反比例して小さくなる。電力用半導体モジュール１００にでは、電流経路となる半導体スイッチング素子７ａと半導体スイッチング素子７ｂとの間の距離を短くし、一般的なボンディングワイヤによる結線ではなく電流経路の面積が大きなバスバーによる結線にすることで、Ｐ側寄生インダクタンス２１ａ、２１ｂ、および、Ｎ側寄生インダクタンス２３ａ、２３ｂが小さなものとなる。これにより、Ｐ側寄生インダクタンス２１ａとＮ側寄生インダクタンス２３ａとのインダクタンス成分の和であるＬａ、および、Ｐ側寄生インダクタンス２１ｂとＮ側寄生インダクタンス２３ｂとのインダクタンス成分の和であるＬｂが小さくなり、ドレイン−ソース間の電圧差ΔＶｄｓが小さくなることにより、電流アンバランスを抑制することができる。半導体スイッチング素子７ａと半導体スイッチング素子７ｂとの間の距離が短いほど、電流アンバランスが抑制される。そのため、半導体スイッチング素子７ａと半導体スイッチング素子７ｂとの最も近い点の間の距離は、例えば、５ｍｍ以内とする。
半導体スイッチング素子７ａと半導体スイッチング素子７ｂとの間に発生する電流アンバランスの第２の要因は、グランド電位のばらつきと制御信号のばらつきによって発生するゲート電圧のばらつきによるものである。半導体スイッチング素子間のグランド電位のばらつきは、Ｎ側寄生インダクタンス２３ａおよびｄＩａ／ｄｔの積と、Ｎ側寄生インダクタンス２３ｂおよびｄＩｂ／ｄｔの積とのばらつきによって発生する。制御信号のばらつきは、ゲート制御信号寄生インダクタンス２５ａおよびゲート制御信号寄生インダクタンス２５ｂと回路中の各寄生インダクタンスとの磁気的結合によって発生し、磁気的結合の影響の大きさはインダクタンス値の大きさと回路中の各寄生インダクタンスに流れる電流の時間変化の大きさに比例する。
実施の形態１による電力用半導体モジュール１００においては、図２に示すように、放熱性金属基板６の上に半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂを隣接して配置して接合し、半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂの上にＮバスバー３を配置して接合することにより、Ｎ側寄生インダクタンス２３ａ、２３ｂが小さなものとなり、グランド電位のばらつきが抑制される。
また、隣接して配置された半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂにおいて、ゲートパッド１０ａおよびゲートパッド１０ｂにはボンディングワイヤ８が接続されており、ボンディングワイヤ８の端部は制御ゲート端子５に接続されている。ここで、ゲート制御信号寄生インダクタンス２５ａは、半導体スイッチング素子７ａのゲートパッド１０ａから半導体スイッチング素子７ｂのゲートパッド１０ｂまでの間のボンディングワイヤ８に発生する寄生インダクタンスである。実施の形態１による電力用半導体モジュール１００においては、半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂが隣接して配置されており、半導体スイッチング素子７ａのゲートパッド１０ａから半導体スイッチング素子７ｂのゲートパッド１０ｂまでの間の距離が短いため、ゲート制御信号寄生インダクタンス２５ａを抑制することができる。また、ゲート制御信号寄生インダクタンス２５ｂは、ボンディングワイヤ８から半導体スイッチング素子７ｂのゲートパッド１０ｂまでに発生する寄生インダクタンスであり、ほぼ無視できる。磁気的結合の影響の大きさはインダクタンスの値に比例するため、制御信号のばらつきが抑制される。実施の形態１による電力用半導体モジュール１００では、グランド電位のばらつきが抑制され、制御信号のばらつきが抑制されるため、ゲート電圧のばらつきが抑制され、電流アンバランスが抑制される。
また、電力用半導体モジュール１００において発生する磁束の中ではＰＮ間電流が発生させる磁束が最も大きく、ゲート制御信号寄生インダクタンス２５ａおよびゲート制御信号寄生インダクタンス２５ｂと回路中の各寄生インダクタンスとの磁気的結合の中ではＰＮ間電流が支配的要因となる。よって、Ｎバスバー３および放熱性金属基板６に流れるＰＮ間電流の導通方向とボンディングワイヤ８に流れる電流の方向とが直交するように、Ｎバスバー３、放熱性金属基板６およびボンディングワイヤ８を配置すれば、制御信号のばらつきがさらに抑制されて電流アンバランスをさらに抑制することができる。レイアウトの制約のために、ＰＮ間電流の導通方向とボンディングワイヤ８に流れる電流の方向とが直交するようにＮバスバー３、放熱性金属基板６およびボンディングワイヤ８を配置することが困難な場合は、ＰＮ間電流の導通方向とボンディングワイヤ８に流れる電流の方向とが少なくとも平行ではない異なる方向であれば、電流アンバランスを抑制することができる。すなわち、Ｎバスバー３とボンディングワイヤ８との配置がＮバスバー３に流れる電流の方向とボンディングワイヤ８に流れる電流の方向とが異なる方向となり、放熱性金属基板６とボンディングワイヤ８を配置とが放熱性金属基板６に流れる電流の方向とボンディングワイヤ８に流れる電流の方向とが異なる方向となっていればよい。
なお、半導体スイッチング素子７ａおよび半導体スイッチング素子７ｂは、表面にソース電極９ａ、９ｂとゲートパッド１０ａ、１０ｂを備えており裏面にドレイン電極を備えているとしたが、主電極であるソース電極９ａ、９ｂおよびドレイン電極のいずれか一方の第一主電極を表面に備え、他方の第二主電極を裏面に備えていればよい。表面にドレイン電極とゲートパッド１０ａ、１０ｂを備えて裏面にソース電極９ａ、９ｂを備える場合は、バスバーの正負が逆になり、制御グランド端子４は放熱性金属基板６に接続される。
実施の形態１による電力用半導体モジュール１００においては、半導体スイッチング素子の数を２つとしたが、２つ以上であれば同様の効果が得られる。また、電流アンバランスは電流の時間変化量の影響を受けるため、スイッチング速度が速い場合は電流アンバランスの影響が大きくなる。したがって、珪素Ｓｉ（Ｓｉｌｉｃｏｎ）だけでなく、バンドギャップが珪素よりも広いワイドギャップ半導体である炭化珪素ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）、窒化ガリウムＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）、あるいは、ダイヤモンドによって形成した高速動作が可能な半導体スイッチング素子および還流ダイオードを適用した場合、実施の形態１による電力用半導体モジュール１００はより顕著な効果を得られることになる。
以上のように、本実施の形態１による電力用半導体モジュール１００は、第一主電極９ａ、９ｂおよびゲートパッド１０ａ、１０ｂを表面に有し第二主電極を裏面に有する複数の半導体スイッチング素子７ａ、７ｂと、半導体スイッチング素子７ａ、７ｂのそれぞれの第一主電極９ａ、９ｂが接合されたバスバー３と、半導体スイッチング素子７ａ、７ｂのそれぞれの第二主電極が接合された放熱性金属基板６と、半導体スイッチング素子７ａ、７ｂのそれぞれのゲートパッド１０ａ、１０ｂにボンディングワイヤ８によって接続された制御ゲート端子５とを備え、複数の半導体スイッチング素子７ａ、７ｂのうちの少なくとも２つは、放熱性金属基板６の上に隣接して配置され、電気的に並列接続された１つのアームを形成するので、不要な部材を追加することなく、半導体スイッチング素子７ａ、７ｂの間での制御信号のばらつき、グランド電位のばらつき、および、寄生インダクタンスのばらつきを低減し、半導体スイッチング素子７ａ、７ｂの間の電流アンバランスを抑制することができる。
実施の形態２．
図４は実施の形態２による電力用半導体モジュール２００の外観を示す図であり、図５は実施の形態２による電力用半導体モジュール２００の樹脂モールド１ａを取り除いた内部構成を示す図である。実施の形態２による電力用半導体モジュール２００は、実施の形態１による電力用半導体モジュール１００を、基準線１０００を対称軸として鏡面対称に配置した構成に基づいている。
実施の形態２による電力用半導体モジュール２００は、樹脂モールド１ａ、Ｐバスバー２ａ、２ｂ、Ｎバスバー３ａ、制御グランド端子４ａ、制御ゲート端子５ａ、放熱性金属基板６ａ、半導体スイッチング素子７ｃ、７ｄ、７ｅ、７ｆ、および、ボンディングワイヤ８ａ、８ｂを備えている。半導体スイッチング素子７ｃ、７ｄ、７ｅ、７ｆは、１つの放熱性金属基板６ａに接続され、１つのＮバスバー３ａに接続されている。放熱性金属基板６ａの上には半導体スイッチング素子７ｃおよび半導体スイッチング素子７ｄが隣接して配置され、半導体スイッチング素子７ｃおよび半導体スイッチング素子７ｄのドレイン電極が放熱性金属基板６ａに接合されて電気的に接続されている。半導体スイッチング素子７ｃおよび半導体スイッチング素子７ｄの上にはＮバスバー３ａが配置されており、半導体スイッチング素子７ｃのソース電極９ｃと半導体スイッチング素子７ｄのソース電極９ｄとがＮバスバー３ａに接合されて電気的に接続されている。さらに、放熱性金属基板６ａの上には半導体スイッチング素子７ｅおよび半導体スイッチング素子７ｆが隣接して配置され、半導体スイッチング素子７ｅおよび半導体スイッチング素子７ｆのドレイン電極が放熱性金属基板６ａに接合されて電気的に接続されている。半導体スイッチング素子７ｅおよび半導体スイッチング素子７ｆの上にはＮバスバー３ａが配置されており、半導体スイッチング素子７ｅのソース電極９ｅと半導体スイッチング素子７ｆのソース電極９ｆとがＮバスバー３ａに接合されて電気的に接続されている。半導体スイッチング素子７ｃのゲートパッド１０ｃおよび半導体スイッチング素子７ｄのゲートパッド１０ｄにはボンディングワイヤ８ａが接続されており、ボンディングワイヤ８ａの端部は制御ゲート端子５ａに接続されている。また、半導体スイッチング素子７ｅのゲートパッド１０ｅおよび半導体スイッチング素子７ｆのゲートパッド１０ｆにはボンディングワイヤ８ｂが接続されており、ボンディングワイヤ８ｂの端部も同じ制御ゲート端子５ａに接続されている。
実施の形態２の電力用半導体モジュール２００において、半導体スイッチング素子７ｃ、７ｄ、Ｎバスバー３ａ、および、放熱性金属基板６ａの構成は、実施の形態１の電力用半導体モジュール１００における半導体スイッチング素子７ａ、７ｂ、Ｎバスバー３、および、放熱性金属基板６の構成と同じである。よって、半導体スイッチング素子７ｃと半導体スイッチング素子７ｄとの間における電流アンバランスは、実施の形態１の電力用半導体モジュール１００の半導体スイッチング素子７ａと半導体スイッチング素子７ｂとの間における電流アンバランスと同様に、抑制される。半導体スイッチング素子７ｅ、７ｆ、および、放熱性金属基板６ａの構成は、半導体スイッチング素子７ｃ、７ｄ、および、放熱性金属基板６ａの構成と鏡面対称であり、実施の形態１の電力用半導体モジュール１００における半導体スイッチング素子７ａ、７ｂ、Ｎバスバー３、および、放熱性金属基板６の構成と同じであるので、半導体スイッチング素子７ｅと半導体スイッチング素子７ｆとの間における電流アンバランスは、実施の形態１の電力用半導体モジュール１００の半導体スイッチング素子７ａと半導体スイッチング素子７ｂとの間における電流アンバランスと同様に、抑制される。
次に、実施の形態２の電力用半導体モジュール２００の独自の効果である、半導体スイッチング素子７ｃ、７ｄと、半導体スイッチング素子７ｅ、７ｆとの間での電流アンバランスの抑制効果について説明する。図６は、実施の形態２による電力用半導体モジュール２００の等価回路図である。図６では、Ｐ側寄生インダクタンス２１ｃ、Ｎ側寄生インダクタンス２３ｃ、および、ゲート制御信号寄生インダクタンス２５ｃは、半導体スイッチング素子７ｃに接続される配線が有する寄生インダクタンスであり、Ｐ側寄生インダクタンス２１ｄ、Ｎ側寄生インダクタンス２３ｄ、および、ゲート制御信号寄生インダクタンス２５ｄは、半導体スイッチング素子７ｄに接続される配線が有する寄生インダクタンスであり、Ｐ側寄生インダクタンス２１ｅ、Ｎ側寄生インダクタンス２３ｅ、および、ゲート制御信号寄生インダクタンス２５ｅは、半導体スイッチング素子７ｅに接続される配線が有する寄生インダクタンスであり、Ｐ側寄生インダクタンス２１ｆ、Ｎ側寄生インダクタンス２３ｆ、および、ゲート制御信号寄生インダクタンス２５ｆは、半導体スイッチング素子７ｆに接続される配線が有する寄生インダクタンスである。さらなるインダクタンス成分として、半導体スイッチング素子７ｃおよび半導体スイッチング素子７ｄに共通して電力用半導体モジュール２００が有する、Ｐ側１次共通インダクタンス２８ａ、Ｎ側共通１次インダクタンス２９ａ、および、ゲート制御信号１次共通インダクタンス３０ａが示されており、半導体スイッチング素子７ｅおよび半導体スイッチング素子７ｆに共通して電力用半導体モジュール２００が有する、Ｐ側１次共通インダクタンス２８ｂ、Ｎ側１次共通インダクタンス２９ｂ、および、ゲート制御信号１次共通インダクタンス３０ｂが示されている。さらに、半導体スイッチング素子７ｃ、７ｄ、７ｅ、７ｆに共通して電力用半導体モジュール２００が有する、Ｐ側共通インダクタンス２２ａ、Ｎ側共通インダクタンス２４ａ、ゲート制御信号共通インダクタンス２６ａ、および、グランド制御信号共通インダクタンス２７ａが示されている。
ＰＮ間寄生インダクタンスのばらつきに関しては、Ｐ側寄生インダクタンス２１ｃ、２１ｄ、２１ｅ、２１ｆ、および、Ｎ側寄生インダクタンス２３ｃ、２３ｄ、２３ｅ、２３ｆは極めて小さく抑えられており、これらの寄生インダクタンスによる電流アンバランスは抑制されている。実施の形態２の電力用半導体モジュール２００においては、半導体スイッチング素子７ｃ、７ｄおよび半導体スイッチング素子７ｅ、７ｆの電極を、１つの放熱性金属基板６ａおよび１つのＮバスバー３ａに接合させて並列接続とすることで、Ｐ側１次共通インダクタンス２８ａ、２８ｂおよびＮ側１次共通インダクタンス２９ａ、２９ｂが小さなものとなり、電流アンバランスが抑制されている。
また、電力用半導体モジュール２００においては、半導体スイッチング素子７ｃ、７ｄからなる第１の半導体スイッチング素子ユニットと、半導体スイッチング素子７ｅ、７ｆからなる第２の半導体スイッチング素子ユニットとの配置、Ｐバスバー２ａとＰバスバー２ｂとの配置、Ｎバスバー３ａの構造、および、放熱性金属基板６ａの構造が基準線１０００を対称軸として鏡面対称になっているので、半導体スイッチング素子７ｃ、７ｄと半導体スイッチング素子７ｅ、７ｆとにおいて電流の導通経路が鏡面対称となっている。これにより、Ｐ側１次共通インダクタンス２８ａとＰ側１次共通インダクタンス２８ｂとのばらつき、および、Ｎ側１次共通インダクタンス２９ａとＮ側１次共通インダクタンス２９ｂとのばらつきが抑制され、半導体スイッチング素子７ｃ、７ｄと半導体スイッチング素子７ｅ、７ｆとの間での電流アンバランスがさらに抑制される。
ここで、放熱性金属基板６ａの構造が基準線１０００を対称軸として鏡面対称であるとしたが、スイッチング電流が流れる経路の部位が鏡面対称となっていればよい。また、スイッチング電流が流れる経路とはならない制御ゲート端子５ａおよび制御グランド端子４ａは、鏡面対称である必要はない。また、製造のために固定点などが必要な場合は、スイッチング電流が流れる経路に影響を与える位置でなければ鏡面対称とする必要はない。
また、半導体スイッチング素子７ｃ、７ｄと半導体スイッチング素子７ｅ、７ｆとの配置、Ｐバスバー２ａとＰバスバー２ｂの配置、Ｎバスバー３ａの構造、および、放熱性金属基板６ａの構造が基準線１０００を対称軸として鏡面対称になっているので、Ｎ側１次共通インダクタンス２９ａおよびＮ側１次共通インダクタンス２９ｂのばらつきが抑制されるため、半導体スイッチング素子７ｃ、７ｄ、７ｅ、７ｆのそれぞれの間でのグランド電位のばらつきが抑制される。
さらに、第１のボンディングワイヤであるボンディングワイヤ８ａにおいて半導体スイッチング素子７ｃのゲートパッド１０ｃおよび半導体スイッチング素子７ｄのゲートパッド１０ｄを接続している部分と、第２のボンディングワイヤであるボンディングワイヤ８ｂにおいて半導体スイッチング素子７ｅのゲートパッド１０ｅおよび半導体スイッチング素子７ｆのゲートパッド１０ｆを接続している部分とを基準線１０００を対称軸として鏡面対称の位置に配置している。これにより、ボンディングワイヤ８ａの寄生インダクタンスであるゲート制御信号１次共通インダクタンス３０ａとボンディングワイヤ８ｂの寄生インダクタンスであるゲート制御信号１次共通インダクタンス３０ｂとのばらつきを抑えることができ、ボンディングワイヤ８ａおよび各寄生インダクタンスの間で発生する磁気的結合の影響と、ボンディングワイヤ８ｂおよび各寄生インダクタンスの間で発生する磁気的結合の影響とのばらつきをそろえることができるため、制御信号のばらつきが抑制される。その結果、半導体スイッチング素子７ｃ、７ｄと半導体スイッチング素子７ｅ、７ｆとの間でのゲート電圧のばらつきが抑制され、電流アンバランスが抑制される。
実施の形態３．
図７は実施の形態３による電力用半導体モジュール３００の外観を示す図であり、図８は実施の形態３による電力用半導体モジュール３００の樹脂モールド１ｂを取り除いた内部構成を示す図である。実施の形態３による電力用半導体モジュール３００を実施の形態２による電力用半導体モジュール２００と比べると、半導体スイッチング素子７ｃのゲートパッド１０ｃおよび半導体スイッチング素子７ｄのゲートパッド１０ｄに接続されたボンディングワイヤ８ｃが制御ゲート端子５ｂに接続され、半導体スイッチング素子７ｅのゲートパッド１０ｅおよび半導体スイッチング素子７ｆのゲートパッド１０ｆに接続されたボンディングワイヤ８ｄが制御ゲート端子５ｃに接続されており、第１の制御ゲート端子である制御ゲート端子５ｂと第２の制御ゲート端子である制御ゲート端子５ｃとが基準線１０００を対称軸として鏡面対称になっており、第１のボンディングワイヤであるボンディングワイヤ８ｃと第２のボンディングワイヤであるボンディングワイヤ８ｄとが基準線１０００を対称軸として鏡面対称になっていることが異なっている。また、Ｎバスバー３ｂ、制御グランド端子４ｂおよび放熱性金属基板６ｂの形状が実施の形態２による電力用半導体モジュール２００によるものと異なっているが、Ｎバスバー３ｂおよび放熱性金属基板６ｂの形状が基準線１０００を対称軸として鏡面対称になっていることは実施の形態２による電力用半導体モジュール２００によるものと同じである。
実施の形態２による電力用半導体モジュール２００では、ボンディングワイヤ８ａおよびボンディングワイヤ８ｂに流れる電流が一つの制御ゲート端子５ａに流れるため、図６に示すゲート制御信号共通インダクタンス２６ａに大きな電流が流れることになる。このとき、制御ゲート端子５ａのゲート制御信号共通インダクタンス２６ａにおいて電圧差が発生し、例えば、半導体スイッチング素子７ｃ、７ｄ、７ｅ、７ｆのそれぞれのゲート電圧の上昇による誤ったオン動作の要因となり、スイッチング速度を制約してしまう。実施の形態３による電力用半導体モジュール３００では、第１のボンディングワイヤであるボンディングワイヤ８ｃと第２のボンディングワイヤであるボンディングワイヤ８ｄとをそれぞれ異なる制御ゲート端子に接続することにより、一つの制御ゲート端子に流れる電流を少なくしたので、制御ゲート端子で発生する電圧差を抑制することができる。これにより、更に高速なスイッチングが可能となる。
実施の形態４．
図９は実施の形態４による電力用半導体モジュール４００の外観を示す図であり、図１０は実施の形態４による電力用半導体モジュール４００の樹脂モールド１ｃを取り除いた内部構成を示す図である。図１１は、実施の形態４による電力用半導体モジュール４００の樹脂モールド１ｃ、負アームＮバスバー１２および制御グランド端子４ｃを取り除いた内部構成を示す図である。図１２は、実施の形態４による電力用半導体モジュール４００の樹脂モールド１ｃ、負アームＮバスバー１２、制御グランド端子４ｃおよび中間バスバー１４を取り除いた内部構成を示す図である。
実施の形態４による電力用半導体モジュール４００は、半導体スイッチング素子によって構成されるアームを正アームと負アームとの２つを持っており、正アームと負アームとが直列接続されている「２ ｉｎ １モジュール」と呼ばれる形である。実施の形態４による電力用半導体モジュール４００は、実施の形態２による電力用半導体モジュール２００と、実施の形態２による電力用半導体モジュール２００を上下反転したものとを、２つ並べて配置した構成に基づいている。
実施の形態４による電力用半導体モジュール４００の上半分を実施の形態２による電力用半導体モジュール２００と比べると、Ｐバスバー２ａ、２ｂが交流バスバー１３ａ、１３ｂに代わり、Ｎバスバー３ａが負アームＮバスバー１２に代わっているが、樹脂モールド１ｃ、交流バスバー１３ａ、１３ｂ、負アームＮバスバー１２、制御グランド端子４ｃ、制御ゲート端子５ｄ、放熱性金属基板６ｃ、半導体スイッチング素子７ｇ、７ｈ、７ｉ、７ｊ、および、ボンディングワイヤ８ｅ、８ｆを備えており、それぞれの配置は実施の形態２による電力用半導体モジュール２００と同じである。半導体スイッチング素子７ｇ、７ｈ、７ｉ、７ｊのドレイン電極は１つの放熱性金属基板６ｃに接続され、放熱性金属基板６ｃは交流バスバー１３ａ、１３ｂに接続されている。半導体スイッチング素子７ｇ、７ｈ、７ｉ、７ｊのソース電極９ｇ、９ｈ、９ｉ、９ｊは１つの負アームＮバスバー１２に接続されており、負アームＮバスバー１２は制御グランド端子４ｃに接続されている。半導体スイッチング素子７ｇのゲートパッド１０ｇおよび半導体スイッチング素子７ｈのゲートパッド１０ｈにはボンディングワイヤ８ｅが接続されており、ボンディングワイヤ８ｅの端部は制御ゲート端子５ｄに接続されている。また、半導体スイッチング素子７ｉのゲートパッド１０ｉおよび半導体スイッチング素子７ｊのゲートパッド１０ｊにはボンディングワイヤ８ｆが接続されており、ボンディングワイヤ８ｆの端部も制御ゲート端子５ｄに接続されている。
実施の形態４による電力用半導体モジュール４００の下半分を実施の形態２による電力用半導体モジュール２００と比べると、Ｐバスバー２ａ、２ｂが正アームＰバスバー１１ａ、１１ｂに代わり、Ｎバスバー３ａが中間バスバー１４に代わっているが、樹脂モールド１ｃ、正アームＰバスバー１１ａ、１１ｂ、中間バスバー１４、制御グランド端子４ｄ、制御ゲート端子５ｅ、放熱性金属基板６ｄ、半導体スイッチング素子７ｋ、７ｌ、７ｍ、７ｎ、および、ボンディングワイヤ８ｇ、８ｈを備えており、それぞれの配置は実施の形態２による電力用半導体モジュール２００と同じである。半導体スイッチング素子７ｋ、７ｌ、７ｍ、７ｎのドレイン電極は、１つの放熱性金属基板６ｄに接続され、放熱性金属基板６ｄは正アームＰバスバー１１ａ、１１ｂに接続されている。半導体スイッチング素子７ｋ、７ｌ、７ｍ、７ｎのソース電極９ｋ、９ｌ、９ｍ、９ｎは、１つの中間バスバー１４に接続されており、中間バスバー１４は制御グランド端子４ｄおよび放熱性金属基板６ｃに接続されている。半導体スイッチング素子７ｋのゲートパッド１０ｋおよび半導体スイッチング素子７ｌのゲートパッド１０ｌにはボンディングワイヤ８ｇが接続されており、ボンディングワイヤ８ｇの端部は制御ゲート端子５ｅに接続されている。また、半導体スイッチング素子７ｍのゲートパッド１０ｍおよび半導体スイッチング素子７ｎのゲートパッド１０ｎにはボンディングワイヤ８ｈが接続されており、ボンディングワイヤ８ｈの端部も制御ゲート端子５ｅに接続されている。
半導体スイッチング素子７ｋ、７ｌ、７ｍ、７ｎは放熱性金属基板６ｄおよび中間バスバー１４によって並列接続されて正アームを構成しており、半導体スイッチング素子７ｇ、７ｈ、７ｉ、７ｊは放熱性金属基板６ｃおよび負アームＮバスバー１２によって並列接続されて負アームを構成している。負アームのドレイン電位となる放熱性金属基板６ｃが正アームのソース電位となる中間バスバー１４に接続されており、これによって正アームと負アームとが放熱性金属基板６ｃを接続点として接続されている。交流電極である交流バスバー１３ａ、１３ｂは、正アームと負アームとの接続点である放熱性金属基板６ｃに接続されている。中間バスバー１４は負アームＮバスバー１２に重ねて配置されており、中間バスバー１４および負アームＮバスバー１２は二層構造になっている。
次に、実施の形態４による電力用半導体モジュール４００の構成とその効果について説明する。中間バスバー１４と負アームＮバスバー１２とに流れる電流は反対方向であり、中間バスバー１４は負アームＮバスバー１２に重ねて配置されているので、中間バスバー１４と負アームＮバスバー１２とに流れる電流が寄生インダクタンスを打ち消すように働いている。ここで、中間バスバー１４は半導体スイッチング素子７ｋ、７ｌ、７ｍ、７ｎのソース電位すなわちグランド電位であり、中間バスバー１４の寄生インダクタンスが低減されることにより半導体スイッチング素子７ｋ、７ｌ、７ｍ、７ｎにおける電流アンバランスが抑制される。同様に、負アームＮバスバー１２は半導体スイッチング素子７ｇ、７ｈ、７ｉ、７ｊのソース電位すなわちグランド電位であり、負アームＮバスバー１２の寄生インダクタンスが低減されることにより半導体スイッチング素子７ｇ、７ｈ、７ｉ、７ｊにおける電流アンバランスが抑制される。加えて、ＰＮ間の寄生インダクタンスの和が低減されることにより、スイッチングに伴うサージ電圧が抑えられ、さらに高速のスイッチングが可能となる。
本願は、様々な例示的な実施の形態が記載されているが、１つまたは複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
したがって、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１、１ａ、１ｂ、１ｃ 樹脂モールド、２、２ａ、２ｂ Ｐバスバー、３、３ａ、３ｂ Ｎバスバー、４、４ａ、４ｂ、４ｃ、４ｄ 制御グランド端子、５、５ａ、５ｂ、５ｃ、５ｄ、５ｅ 制御ゲート端子、６、６ａ、６ｂ、６ｃ、６ｄ 放熱性金属基板、７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ、７ｇ、７ｈ、７ｉ、７ｊ、７ｋ、７ｌ、７ｍ、７ｎ 半導体スイッチング素子、８、８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆ、８ｇ、８ｈ ボンディングワイヤ、９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊ、９ｋ、９ｌ、９ｍ、９ｎ ソース電極、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ、１０ｉ、１０ｊ、１０ｋ、１０ｌ、１０ｍ、１０ｎ ゲートパッド、１１ａ、１１ｂ 正アームＰバスバー、１２ 負アームＮバスバー、１３ａ、１３ｂ 交流バスバー、１４ 中間バスバー、２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ、２１ｆ Ｐ側寄生インダクタンス、２２、２２ａ Ｐ側共通インダクタンス、２３ａ、２３ｂ、２３ｃ、２３ｄ、２３ｅ、２３ｆ Ｎ側寄生インダクタンス、２４、２４ａ Ｎ側共通インダクタンス、２５ａ、２５ｂ、２５ｃ、２５ｄ、２５ｅ、２５ｆ ゲート制御信号寄生インダクタンス、２６、２６ａ ゲート制御信号共通インダクタンス、２７、２７ａ グランド制御信号共通インダクタンス、２８ａ、２８ｂ Ｐ側１次共通インダクタンス、２９ａ、２９ｂ Ｎ側１次共通インダクタンス、３０ａ、３０ｂ ゲート制御信号１次共通インダクタンス、１００、２００、３００、４００ 電力用半導体モジュール、１０００ 基準線。
本願に開示される電力用半導体モジュールは、第一主電極およびゲートパッドを表面に有し第二主電極を裏面に有する複数の半導体スイッチング素子と、半導体スイッチング素子のそれぞれの第一主電極が接合されたバスバーと、半導体スイッチング素子のそれぞれの第二主電極が接合された放熱性金属基板と、半導体スイッチング素子のそれぞれのゲートパッドにボンディングワイヤのみによって接続された制御ゲート端子とを備え、複数の半導体スイッチング素子のうちの少なくとも２つは、放熱性金属基板の上に隣接して配置され、電気的に並列接続された１つのアームを形成し、バスバーと放熱性金属基板とボンディングワイヤとの配置が、バスバーに流れる電流の方向とボンディングワイヤに流れる電流の方向とが異なる方向となり、放熱性金属基板に流れる電流の方向とボンディングワイヤに流れる電流の方向とが異なる方向となっていること特徴とする。
本願に開示される電力用半導体モジュールは、第一主電極およびゲートパッドを表面に有し第二主電極を裏面に有する複数の半導体スイッチング素子と、半導体スイッチング素子のそれぞれの第一主電極が接合されたバスバーと、半導体スイッチング素子のそれぞれの第二主電極が接合された放熱性金属基板と、半導体スイッチング素子のそれぞれのゲートパッドにボンディングワイヤのみによって接続された制御ゲート端子とを備え、複数の半導体スイッチング素子のうちの少なくとも２つは、放熱性金属基板の上に隣接して配置され、電気的に並列接続された１つのアームを形成し、バスバーと放熱性金属基板とボンディングワイヤとの配置が、バスバーに流れる電流の方向とボンディングワイヤに流れる電流の方向とが異なる方向となり、放熱性金属基板に流れる電流の方向とボンディングワイヤに流れる電流の方向とが異なる方向となっているので、簡易な構成によって、半導体スイッチング素子間での制御信号のばらつき、グランド電位のばらつき、および、寄生インダクタンスのばらつきを低減し、半導体スイッチング素子間の電流アンバランスを抑制できる。



Claims (13)

  1. 第一主電極およびゲートパッドを表面に有し第二主電極を裏面に有する複数の半導体スイッチング素子と、
    前記半導体スイッチング素子のそれぞれの前記第一主電極が接合されたバスバーと、
    前記半導体スイッチング素子のそれぞれの前記第二主電極が接合された放熱性金属基板と、
    前記半導体スイッチング素子のそれぞれの前記ゲートパッドにボンディングワイヤによって接続された制御ゲート端子とを備え、
    複数の前記半導体スイッチング素子のうちの少なくとも２つは、前記放熱性金属基板の上に隣接して配置され、電気的に並列接続された１つのアームを形成することを特徴とする電力用半導体モジュール。
  2. 隣接して配置された少なくとも２つの前記半導体スイッチング素子のそれぞれの最も近い点の間の距離が５ｍｍ以内であることを特徴とする請求項１に記載の電力用半導体モジュール。
  3. 前記バスバーと前記放熱性金属基板と前記ボンディングワイヤとの配置が、前記バスバーに流れる電流の方向と前記ボンディングワイヤに流れる電流の方向とが異なる方向となり、前記放熱性金属基板に流れる電流の方向と前記ボンディングワイヤに流れる電流の方向とが異なる方向となっていることを特徴とする請求項１または２に記載の電力用半導体モジュール。
  4. 隣接して配置された少なくとも２つの前記半導体スイッチング素子の前記ゲートパッドが複数の前記ボンディングワイヤのうちの１つの前記ボンディングワイヤに接続され、
    全ての前記ボンディングワイヤが１つの前記制御ゲート端子に接続されたことを特徴とする請求項１から３のいずれか１項に記載の電力用半導体モジュール。
  5. 隣接して配置された少なくとも２つの前記半導体スイッチング素子の前記ゲートパッドが複数の前記ボンディングワイヤのうちの１つの前記ボンディングワイヤに接続され、
    それぞれの前記ボンディングワイヤがそれぞれ異なる前記制御ゲート端子に接続されたことを特徴とする請求項１から３のいずれか１項に記載の電力用半導体モジュール。
  6. 隣接して配置された少なくとも２つの前記半導体スイッチング素子からなる第１の半導体スイッチング素子ユニットと、隣接して配置された少なくとも２つの前記半導体スイッチング素子からなる第２の半導体スイッチング素子ユニットとが、基準線を対称軸として鏡面対称に配置されていることを特徴とする請求項１から５のいずれか１項に記載の電力用半導体モジュール。
  7. 前記バスバーの構造が前記基準線を対称軸として鏡面対称であることを特徴とする請求項６に記載の電力用半導体モジュール。
  8. 前記ボンディングワイヤのうちの第１のボンディングワイヤと、前記ボンディングワイヤのうちの第２のボンディングワイヤとが、前記対称軸に対して鏡面対称に配置されていることを特徴とする請求項６または７に記載の電力用半導体モジュール。
  9. 前記半導体スイッチング素子に逆並列に接続された還流ダイオードを備えることを特徴とする請求項１から８のいずれか１項に記載の電力用半導体モジュール。
  10. 前記還流ダイオードはバンドギャップが珪素よりも広いワイドギャップ半導体によって形成されていることを特徴とする請求項９に記載の電力用半導体モジュール。
  11. 前記半導体スイッチング素子はバンドギャップが珪素よりも広いワイドギャップ半導体によって形成されていることを特徴とする請求項１から８のいずれか１項に記載の電力用半導体モジュール。
  12. 前記ワイドギャップ半導体は、炭化珪素、窒化ガリウムまたはダイヤモンドのいずれかであることを特徴とする請求項１０または１１に記載の電力用半導体モジュール。
  13. ２つの前記アームを備え、
    一方の前記アームが正アームとして他方の前記アームが負アームとして互いに直列に接続され、
    前記正アームと前記負アームとの接続点に接続された交流電極を備えていることを特徴とする請求項１から１２のいずれか１項に記載の電力用半導体モジュール。
JP2020088572A 2020-05-21 2020-05-21 電力用半導体モジュール Active JP7019746B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020088572A JP7019746B2 (ja) 2020-05-21 2020-05-21 電力用半導体モジュール
US17/161,797 US20210366813A1 (en) 2020-05-21 2021-01-29 Power semiconductor module
CN202110505394.6A CN113707625A (zh) 2020-05-21 2021-05-10 电力用半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020088572A JP7019746B2 (ja) 2020-05-21 2020-05-21 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
JP2021184406A true JP2021184406A (ja) 2021-12-02
JP7019746B2 JP7019746B2 (ja) 2022-02-15

Family

ID=78608373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020088572A Active JP7019746B2 (ja) 2020-05-21 2020-05-21 電力用半導体モジュール

Country Status (3)

Country Link
US (1) US20210366813A1 (ja)
JP (1) JP7019746B2 (ja)
CN (1) CN113707625A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7278439B1 (ja) 2022-02-08 2023-05-19 三菱電機株式会社 半導体装置及びそれを用いた電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076441A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
WO2018056213A1 (ja) * 2016-09-23 2018-03-29 三菱電機株式会社 電力用半導体モジュール及び電力用半導体装置
WO2019098368A1 (ja) * 2017-11-20 2019-05-23 ローム株式会社 半導体装置
WO2020054688A1 (ja) * 2018-09-12 2020-03-19 ローム株式会社 半導体装置
JP2020047737A (ja) * 2018-09-18 2020-03-26 株式会社東芝 端子板及び半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5518004B2 (ja) * 2011-06-29 2014-06-11 三菱電機株式会社 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076441A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
WO2018056213A1 (ja) * 2016-09-23 2018-03-29 三菱電機株式会社 電力用半導体モジュール及び電力用半導体装置
WO2019098368A1 (ja) * 2017-11-20 2019-05-23 ローム株式会社 半導体装置
WO2020054688A1 (ja) * 2018-09-12 2020-03-19 ローム株式会社 半導体装置
JP2020047737A (ja) * 2018-09-18 2020-03-26 株式会社東芝 端子板及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7278439B1 (ja) 2022-02-08 2023-05-19 三菱電機株式会社 半導体装置及びそれを用いた電力変換装置
JP2023115441A (ja) * 2022-02-08 2023-08-21 三菱電機株式会社 半導体装置及びそれを用いた電力変換装置

Also Published As

Publication number Publication date
US20210366813A1 (en) 2021-11-25
CN113707625A (zh) 2021-11-26
JP7019746B2 (ja) 2022-02-15

Similar Documents

Publication Publication Date Title
JP6272385B2 (ja) 半導体装置
JP6366612B2 (ja) 電力用半導体モジュール
CN106158839B (zh) 半导体器件
US8461623B2 (en) Power semiconductor module
JP6400201B2 (ja) パワー半導体モジュール
JP6717270B2 (ja) 半導体モジュール
JP5293473B2 (ja) 半導体パワーモジュール
JP6405383B2 (ja) パワートランジスタモジュール
JP2018117048A (ja) 半導体装置
KR102039013B1 (ko) 전력 변환기
US11532600B2 (en) Semiconductor module
WO2020021843A1 (ja) 半導体装置
JP2014036509A (ja) ３レベル電力変換装置
US20220319976A1 (en) Three-level power module
WO2023065602A1 (zh) 功率模块及电机控制器
CN115692399A (zh) 功率模块及电子设备
JP7019746B2 (ja) 電力用半導体モジュール
JP4842018B2 (ja) 電力変換装置
WO2021130290A1 (en) Power module with improved electrical characteristics
JP3896940B2 (ja) 半導体装置
JP5704190B2 (ja) 半導体パワーモジュール
JP7113936B1 (ja) 電力用半導体モジュール
JP7278441B1 (ja) 半導体モジュールおよび電力変換器
WO2023233936A1 (ja) 半導体モジュール
JP7069885B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220202

R151 Written notification of patent or utility model registration

Ref document number: 7019746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151