JPH0645509A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0645509A
JPH0645509A JP4193979A JP19397992A JPH0645509A JP H0645509 A JPH0645509 A JP H0645509A JP 4193979 A JP4193979 A JP 4193979A JP 19397992 A JP19397992 A JP 19397992A JP H0645509 A JPH0645509 A JP H0645509A
Authority
JP
Japan
Prior art keywords
conductive layer
main surface
insulating substrate
output current
input current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4193979A
Other languages
English (en)
Other versions
JP2725954B2 (ja
Inventor
Noriyoshi Arai
規由 新井
Yoshio Takagi
義夫 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4193979A priority Critical patent/JP2725954B2/ja
Priority to KR1019930011287A priority patent/KR0120918B1/ko
Priority to US08/084,957 priority patent/US5424579A/en
Priority to DE69308691T priority patent/DE69308691T2/de
Priority to EP93111381A priority patent/EP0585578B1/en
Publication of JPH0645509A publication Critical patent/JPH0645509A/ja
Application granted granted Critical
Publication of JP2725954B2 publication Critical patent/JP2725954B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】 【目的】 パワーモジュールの使用スイッチング周波数
が大きくなっても、ＯＮ，ＯＦＦスイッチング時に発生
するサージ電圧が大きくならず、半導体チップの破壊が
起こらないような半導体装置を提供する。 【構成】 絶縁基板の表裏に銅パターンおよび銅層がそ
れぞれ積層された第１の複合基板５を、金属ベース板１
の上に積層する。第１の複合基板５の上に第２の複合基
板９および半導体チップ１１，１２を積層し、ワイアボ
ンディングを施す。アルミワイア１３を流れる電流の経
路および第２の複合基板９の銅パターン領域８ａを流れ
る電流の経路は、第１の複合基板５のそれぞれ対応する
部分を流れる電流の経路と平行であり、それらの電流の
流れる方向は逆である。 【効果】 インダクタンスが小さいので、使用スイッチ
ング周波数が大きくなっても大きなサージ電圧が発生せ
ず半導体チップ１１，１２の破壊が起こらない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置およびその
製造方法、特に浮遊インダクタンスが低減された半導体
装置およびその製造方法に関する。
【０００２】
【従来の技術】図１５は、従来使用されているパワーモ
ジュール用の銅厚箔付複合基板５０の平面、断面および
底面を示す図である。
【０００３】複合基板５０は、セラミック絶縁基板５１
の片面に銅厚箔からなる回路パターン５２が積層され、
もう一方の面に銅厚箔からなる裏面パターン５３が積層
されてなる。
【０００４】この複合基板５０を組み込んだ従来の半導
体装置６０を図１６に斜視図として示す。この半導体装
置６０は、銅ベース板１、複合基板５０、パワー半導体
素子１２、アルミワイア１３、主電極端子６２、制御電
極端子６３、およびケース６１を備えてなる。
【０００５】この半導体装置６０の実際の使用時の主電
流経路６４を図１７に示す。図１６と図１７とを比較す
るとわかるように、この主電流経路６４は主電極端子６
２のひとつから入って半導体チップ１２に至り、ワイア
１３と回路パターン５２の一部を通って、主電極端子６
２の他のひとつから出る経路である。
【０００６】
【発明が解決しようとする課題】このような半導体装置
はパワースイッチングデバイスとして、ＯＮ／ＯＦＦを
繰り返しながら使用されるが、近年ＭＯＳ系パワーデバ
イスの実用化により、かなり速い２０〜３０ＫＨｚのス
イッチングタイムが常用領域となってきている。このス
イッチング周波数はさらに加速度的に速くなってくるこ
とが予想される。
【０００７】スイッチングタイムが高速になってくる
と、ＯＮからＯＦＦ，ＯＦＦからＯＮ時の電流の時間変
化率ｄｉ／ｄｔが大きくなる。そうすると前述した主電
流経路６４に存在する浮遊インダクタンスＬにより、Ｏ
ＮからＯＦＦ時にサージ電圧Ｖ＝Ｌ・ｄｉ／ｄｔが発生
する。浮遊インダクタンスＬが大きいと、サージ電圧が
大きくなり、それがパワー半導体素子１２の定格を越え
ると、パワー半導体素子１２が破壊してしまう。
【０００８】この発明は、上記問題点に鑑み成されたも
のであり、その目的は、使用スイッチング周波数が大き
くなっても、ＯＮからＯＦＦ時に発生するサージ電圧が
大きくならず、半導体素子の破壊が起こらないような半
導体装置を提供することにある。
【０００９】また、そのような半導体装置の製造方法を
提供することもこの発明の目的である。
【００１０】
【課題を解決するための手段】この発明の要旨は、入力
電流を半導体チップによって制御することにより出力電
流を与える半導体装置において、入力電流の流れる経路
と出力電流の流れる経路が逆平行となるように、導電層
あるいはワイアを配置することに存する。
【００１１】導線層相互の関係を改良する構成を採用し
ているのが以下に示す第１と第２の構成の半導体装置で
あり、導電層とワイアとの関係を改善しているのが第３
の構成の半導体装置である。
【００１２】具体的には、この発明の第１の構成の半導
体装置は、(a) 主面を有する金属ベース板と、(b) 上記
金属ベース板の上記主面の上に配された第１の絶縁基板
と、(c) 上記第１の絶縁基板上に設けられ、上記主面に
平行な第１の方向に沿って入力電流及び出力電流のうち
の一方を流すための第１の部分を有する第１の導電層
と、(d) 上記第１の導電層の上に選択的に設けられた第
２の絶縁基板と、(e) 上記第２の絶縁基板上に設けら
れ、上記第１の方向と逆平行な第２の方向に沿って上記
入力電流及び上記出力電流のうちの他方を流すための第
２の部分を有し、上記第２の部分が上記第１の部分の上
に配置された第２の導電層と、(f) 上記第１の導電層ま
たは上記第２の導電層の上に配され、上記第１と第２の
導電層に電気的に接続された半導体チップとを備える。
【００１３】第２の構成の半導体装置は、(a) 主面を有
する金属ベース板と、(b) 上記金属ベース板の上記主面
の上に配された第１の絶縁基板と、(c) 上記第１の絶縁
基板上に設けられた第１の導電層であって、(c-1) 上記
主面に平行な第１の方向に沿って入力電流及び出力電流
のうちの一方を流す第１の領域と、(c-2) 上記第１の領
域に連続して設けられ、上記主面上において上記第１の
方向と異なる第２の方向に突出する半島状の第２の領域
と、(d) 上記第１の領域の上に設けられた第２の絶縁基
板と、(e) 上記第２の絶縁基板上に設けられ、上記第１
の方向と逆平行な第３の方向に沿って上記入力電流及び
上記出力電流のうちの他方を流す部分を有し、上記部分
が、上記第１の導電層の上記第１の領域の上に配置され
てなる第２の導電層と、(f) 上記第２の領域の上に配さ
れ、上記第１と第２の導電層に電気的に接続された少な
くともひとつの半導体チップとを備える。
【００１４】上記少なくともひとつの半導体チップが、
上記第１の方向に沿って、相互に間隔を隔てて配列され
た複数の半導体チップを備える場合には、上記第２の領
域のうち上記間隔に相当する部分には、上記第２の方向
に実質的に平行なスリットが設けられることが好まし
い。
【００１５】一方、第３の構成の半導体装置は、(a) 主
面を有する金属ベース板と、(b) 上記金属ベース板の上
記主面の上に配された絶縁基板と、(c) 上記絶縁基板上
に設けられ、上記主面に平行な第１の方向に沿って上記
入力電流及び上記出力電流のうちの一方を流す導電層
と、(d) 上記導電層の上に配された半導体チップと、
(e) 上記半導体チップの上面に電気的に接続され、上記
導電層の上方において上記第１の方向と逆平行な第２の
方向に沿って伸びることによって、上記入力電流及び上
記出力電流のうちの他方を流すワイアとを備える。
【００１６】この発明はまた、これらの半導体装置を製
造するために適した方法を提供する。
【００１７】
【作用】この第１の構成の半導体装置においては、入力
電流と出力電流は第１と第２の導電層を逆平行に流れる
ので、入力電流の形成する磁界と出力電流の形成する磁
界とが互いに打ち消し合う。その結果、浮遊インダクタ
ンスが小さくなり、大きなサージ電圧が発生しない。
【００１８】この第２の構成の半導体装置においては、
特に、第２の導電層のうち半導体チップが配置されてい
る第２の領域が半島状とされ、その半島が伸びている第
２の方向に沿って、入力電流または出力電流が流れる。
【００１９】この電流が入力電流である場合を例にとる
と、第１の領域を第１の方向に流れる入力電流は、第１
の領域と半島状の第２の領域との境界までその流れの方
向を維持し、上記境界においてその流れの方向を第２の
方向に変えてから、この第２の方向に沿って半導体チッ
プに流れ出込む。
【００２０】また、半導体チップからの出力電流は、こ
の半島状の第２の領域から第４の導電層に至り、この第
４の導電層を第３の方向に流れる。この第３の方向は、
入力電流が流れる第１の方向と逆平行である。
【００２１】これに対して、第２の領域が半島状ではな
い場合には、入力電流が第１の方向に対して有限の角度
をなして第１の領域を流れる成分がある。上記浮遊イン
ダクタンスの低減は入力電流と出力電流とが完全に逆平
行である場合に最大の効果を生じさせることから、上記
のように第２の領域を半島状にすることによって、イン
ダクタンスの低減作用は特に高まることになる。
【００２２】半導体チップが複数設けられている場合に
は、第２の領域のうちそれらの配置間隔に相当する部分
にスリットを形成することによって、第２の領域におけ
る出力電流または入力電流の流れを第３の方向にする作
用が高まる。
【００２３】第３の構成の半導体装置では、導電層とワ
イアとのうちの一方と他方とを流れる入力電流と出力電
流とが逆平行となり、やはり入力電流経路と出力電流経
路との間の浮遊インダクタンスが減少する。
【００２４】
【実施例】＜全体構成＞図１は、この発明の一実施例で
ある半導体装置３０の部分破断斜視図であり、図２は、
この半導体装置３０に組み込まれたパワーモジュール１
０の１／４を示す平面図である。図２に図示された部分
はひとつの単位モジュール１０ａに相当し、図１のパワ
ーモジュール１０は、４個の単位モジュール１０ａ−１
０ｄによって構成されている。
【００２５】図１に示すように、このパワーモジュール
１０は銅ベース板１の上に固定されている。また、パワ
ーモジュール１０の上面には、主電極端子３２（３２
ａ、３２ｂ）および制御電極端子３３が立設されてい
る。
【００２６】パワーモジュール１０は半導体装置３０の
底部に位置しており、このパワーモジュール１０はケー
ス３１に収容されている。ケース３１はインサートケー
スおよびアウトサートケースのいすれであってもよい。
ここで、「インサートケース」とは、あらかじめ電極端
子３２，３３を取り付けておいたケースを意味を有す
る。また、「アウトサートケース」とは、ケース３１を
銅ベース板１に取り付ける際に、電極端子３２，３３を
ケース３１に取り付けるようなケースを言う。
【００２７】ケース３１は底部を有さない箱型であり、
その下端部が金属ベース板１の周縁部に半田付けされて
いる。ケース３１の上部に設けられた穴３４から樹脂が
ケース内に注入され、それが加熱硬化されることによっ
て、パワーモジュール１０および電極端子３２，３３が
封止されている。
【００２８】＜パワーモジュール１０の構造＞図３は図
２のＡ−Ａ部断面図である。
【００２９】図２および図３において、このパワーモジ
ュール１０は、金属ベース板１の上主面の上に配設され
た第１の複合基板（積層板）５を備える。この第１の複
合基板５は、Ａｌ2 Ｏ3 やＡｌＮ等を母材とするセラミ
ック絶縁基板３の上主面に銅パターン４を積層し、下主
面のほぼ全体の上に銅層２を積層して構成されている。
【００３０】図４は、金属ベース板１の上における第１
の複合基板５だけを取り出して示す平面図である。この
図４に示されているように、銅パターン４は、大別して
４つの領域４ａ−４ｅから構成されている。図４におけ
る破線は、領域４ａと領域４ｂ−４ｄとの境界を概念的
に示す仮想線であり、実際には、領域４ａと領域４ｂ−
４ｄとは連続している。
【００３１】この領域４ａ−４ｅのうち、第１の領域４
ａは、金属ベース板１の上主面に平行な方向Ｘに伸びた
ストリップ状の領域である。第２の領域４ｂ、４ｃは、
上記方向Ｘに対して実質的に直角なＹ方向に沿って、上
記第１の領域４ａの側面から半島状に伸びた領域であ
る。この第２の領域４ｂ，４ｃの間にはスリット７０が
形成されている。このスリット７０はＹ方向に伸びてお
り、その最深部は第１の領域４ａの側面に達している。
【００３２】第３の領域４ｄは、第１の領域４ａの一端
からＹ方向に伸びている。この第３の領域４ｄと第２の
領域４ｂとの間には、やはりスリット７１が形成されて
いる。
【００３３】第４の領域４ｅは、第１−第３の領域４ａ
−４ｄとは隔離された位置に設けられている。
【００３４】図２および図３に戻って、第１の複合基板
５の上主面のうち、導電パターン４の第１の領域４ａ
（図４）の上には、第２の複合基板９が設けられてい
る。この第２の複合基板９もまた、Ａｌ2 Ｏ3 やＡｌＮ
等を母材とするセラミック絶縁基板７の上主面のほぼ全
体の上に銅パターン８を積層し、下主面のほぼ全体の上
に銅層６を積層して構成されている。
【００３５】この第２の複合基板９の平面サイズは、第
１の複合基板５の平面サイズより小さく、導電パターン
４の第１の領域４ａ（図４）にほぼ匹敵する平面サイズ
となっている。図５に第２の複合基板９の平面図が示さ
れており、銅層８はＸ方向に伸びる銅ストリップであ
る。また、図５においては示されていないが、セラミッ
ク絶縁基板７の下主面における銅層６もまた、Ｘ方向に
伸びる銅ストリップである。
【００３６】銅パターン４，８および銅層２，６のそれ
ぞれの厚さは０．１〜０．５mmの範囲内から選択される
ことが好ましい。また、銅パターン４と銅層２との間
隔、および銅パターン８と銅層６との間隔は、０．５〜
１．５mmの範囲内から選択されることが好ましい。これ
は、セラミック絶縁基板３，６のそれぞれの厚さを、
０．５〜１．５mmの範囲内から選択することによって達
成される。
【００３７】図２および図３に戻って、銅パターンの第
２の領域４ｂ、４ｃの上には、複数のパワー半導体チッ
プ１２と複数のフライホイールダイオードチップ１１と
が半田付けされている。このパワー半導体チップ１２は
ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）であ
り、そのエミッタとゲートとがチップ１２の上主面に、
またそのコレクタが下主面に露出している。フライホイ
ールダイオードチップ１１は、そのカソードがチップ１
１の上主面に露出し、そのアノードが下主面に露出して
いる。
【００３８】１個のパワー半導体チップ１２と２個のフ
ライホイールダイオードチップ１１とが組にされてお
り、これらの組が、相互に間隔を隔ててＸ方向に配列し
ている。
【００３９】第２の複合基板９の銅パターン８と、フラ
イホイールダイオードチップ１１の上主面（カソード）
との間には、実質的にＹ方向に伸びるアルミワイア１３
が掛け渡されている。また、銅パターン８とパワー半導
体チップ１２の上主面のエミッタとの間にも、実質的に
Ｙ方向に伸びるアルミワイア１３が掛け渡されている。
さらに、銅パターン４の第４の領域４ｅとパワー半導体
チップ１２の上主面のゲートとの間にも、実質的にＹ方
向に伸びるアルミワイア１３が掛け渡されている。な
お、図２においては、図２の上側に描かれている半導体
チップ１１，１２に関するアルミワイアは図示を省略さ
れている。
【００４０】このような配線がなされていることによ
り、この実施例における単位モジュール１０ａの等価回
路図は、図６に示すようになる。
【００４１】図２において、銅パターン８の（＋Ｘ）側
の端部には、エリア１４ａが規定されている。このエリ
ア１４ａには図１の主電極端子３２ａが接続される。ま
た、銅パターン４の第３の領域４ｄには、エリア１４ｂ
が規定されている。このエリア１４ｂには図１の主電極
端子３２ｂが接続される。ただし、図１においては、主
電極端子３２ｂの下部構造は図示を省略されている。
【００４２】図２の銅パターン４の第４の領域４ｅのう
ち、（＋Ｘ）側の部分には、エリア１４ｃが規定されて
いる。このエリア１４ｃには図１の制御電極端子３２ａ
が電気的に接続される。
【００４３】なお、図１の他の単位モジュール４ｂ−４
ｄについても、上記単位モジュール４ａと同様の構成を
有する。 ＜動作および特性＞図１の主電極端子３２ｂに正の電圧
を、また主電極端子３２ａの負の電圧を印加する。そし
て、主電極端子３２ａに対して正の制御電圧を制御電極
端子３３に印加する。このとき、パワー半導体チップ１
２はＯＮ状態となるが、そのときの電流の流れを以下に
説明する。
【００４４】図７は、図２における上部構造物を部分的
に取り除いて示す部分破断平面図である。また、図８
は、図１における電流の流れを示す図である。これらの
図７，８において、矢印１５はパワー半導体チップ１２
の順方向導通状態における入力電流の経路を示し、矢印
１６は出力電流の経路を示す。
【００４５】主電極端子３２ｂから流れ込む入力電流
は、図２のエリア１４ｂから導電パターン４の第３の領
域４ｄに至り、この第３の領域４ｄから第１の領域４ａ
に到達する。第１の領域４ａに入った入力電流は、（−
Ｘ）方向に沿ってこの第１の領域４ａを流れる。第１の
領域４ａと、第２の複合基板の裏側に存在する銅層６
（図３）とは半田付けされており、この銅層６にも入力
電流が流れるが、その向きはやはり（−Ｘ）方向であ
る。
【００４６】入力電流は、第１の領域４ａと第２の領域
４ｂ，４ｃとの境界に至るとその向きを（＋Ｙ）方向に
転向し、第２の領域４ｂ，４ｃへと至る。
【００４７】第２の領域４ｂ，４ｃを（＋Ｙ）方向に流
れた入力電流は、パワー半導体チップ１２の下主面すな
わちコレクタに流入する。
【００４８】このような入力電流経路が、経路１５とし
て図示されている。
【００４９】一方、パワー半導体チップ１２の上主面の
エミッタから流れ出る出力電流は、アルミワイア１３を
介して銅パターン８に至る。アルミワイア１３が実質的
にＹ方向に伸びていることによって、この出力電流は、
第２の領域４ｂ，４ｃを流れる入力電流と逆平行となっ
ている。
【００５０】電磁気学において周知のように、一般に往
復平行導体の浮遊インダクタンスは低い。このため、第
２の領域４ｂ，４ｃとアルミワイア１３とによって構成
される電流経路は、浮遊インダクタンスの小さな経路と
なっている。
【００５１】次に、出力電流は、アルミワイア１３を介
して銅パターン８に至った段階でその向きを（＋Ｘ）方
向に変える。そして、この出力電流は（＋Ｘ）方向に沿
ってエリア１４ａまで流れ、このエリア１４ａから主電
極端子３２ａを介して外部に流れ出る。
【００５２】銅パターン４の第１の領域４ａを流れる入
力電流と、銅パターン８を流れる出力電流とはその向き
が逆平行である。すなわち、これらの部分において、入
力電流は（−Ｘ）方向に流れ、出力電流は（＋Ｘ）方向
に流れる。このため、これらの部分においても、主電流
経路のインダクタンスは小さな値となる。特に、銅パタ
ーン８は第１の領域４ａの直上に重なっているため、浮
遊インダクタンスの低減効果が大きい。
【００５３】このように、アルミワイア１３と半島状の
第２の領域４ｂ，４ｃは、「線」（ワイア１３）と
「面」（領域４ｂ，４ｃ）との組み合わを、逆平行とす
ることによる浮遊インダクタンス低減の効果をもたら
す。また、銅パターン４の第１の領域４ａと、銅パター
ン８との組み合わせは、「面」（銅パターン４）と
「面」（領域４ａ）とを逆平行とすることによる浮遊イ
ンダクタンス低減の効果をもたらす。特に、この実施例
の半導体装置３０では、これらの双方を採用しているこ
とによって、浮遊インダクタンス低減の効果が顕著であ
る。
【００５４】この半導体装置３０では、上記の理由によ
って主電流経路における浮遊インダクタンスが低いた
め、使用スイッチング周波数が高くなることによってＯ
ＮからＯＦＦ，ＯＦＦからＯＮ時の電流の変化率ｄｉ／
ｄｔが大きくなっても、サージ電圧Ｖ＝Ｌ・ｄｉ／ｄｔ
が小さい。このため、パワー半導体チップ１２の破壊が
有効に防止される。
【００５５】＜スリット７０，７１＞次に、図２，図７
の構造においてスリット７０，７１を設けている理由に
ついて説明する。
【００５６】これらのスリット７０，７１のうち、スリ
ット７０は２組の半導体チップの間に位置しており、ス
リット７１は、銅パターン４の第２の領域４ｂと第３の
領域４ｄとの間に位置している。
【００５７】これらのスリット７０，７１の作用を説明
するために、このようなスリット７０，７１を設けない
場合を考えてみることにする。そのような構成例が図９
に示されている。この図９は、銅パターン４ｍが矩形で
あり、図１の主電極端子３２ｂに接続されるべきエリア
１４ｂがその端部に規定されている。領域１２ａは半導
体チップ１２などが取り付けられる位置を示している。
【００５８】この図９の場合には、入力電流の電流経路
１５が、第２の複合基板９に銅パターン８の直下を通ら
ず、またその方向も斜めとなる。このため、入力電流と
出力電流とは完全に逆平行とはならず、また入力電流と
出力電流との相互距離も大きくなる。このため、浮遊イ
ンダクタンス低減効果は、あまり大きくない。
【００５９】これに対して、図２に示した実施例の半導
体装置では、スリット７０，７１を設けていることによ
って、入力電流経路１５を強制的に（−Ｘ）方向とし
（図７）、その後に（＋Ｙ）方向へと「Ｌ］字形に転向
させることができる。また、入力電流経路１５が出力電
流経路１６に近接して走っており、磁界の打ち消し合い
効果が大きい。 ＜製造方法＞この半導体装置３０は、例えば、以下のよ
うにして製造される。
【００６０】まず、絶縁基板３の上主面および下主面
に、それぞれ銅パターン４および銅層２が積層されてな
る第１の複合基板５を準備する。また、絶縁基板７の上
主面および下主面に、それぞれ銅パターン８および銅層
６が積層されてなる第２の複合基板９を準備する。第２
の複合基板９のサイズは、第１の複合基板５における銅
パターン４の第１の領域４ａのサイズに応じて定める。
【００６１】次に、銅層２が金属ベース板１の上主面に
対向するような位置関係で、第１の複合基板５を金属ベ
ース板１の上主面に接合する。また、第１の複合基板５
における銅パターン４の第１の領域４ａの上に、第２の
複合基板９を接合する。
【００６２】これらの接合には直接接続法または活性金
属法を用いてもよい。具体的には、硬ロウを用いた高温
ロウ付けにより、または各銅層２，４，６，８を酸素雰
囲気中で加熱して酸化銅を形成し、それを接合層とする
ことにより上記接合が達成される。
【００６３】このような接合がなされた後の状態が図１
０に示されており、金属ベース板１および第１と第２の
積層板５，９が、接合層１８，１７によって接合されて
いる。
【００６４】次に、銅パターン４の第２の領域４ａの上
に、にフライホイールダイオードチップ１１およびパワ
ー半導体チップ１２を半田により接合する。また、ワイ
ア１３を半導体チップ１１，１２および銅パターン８，
４ｅの間に掛け渡し、それらのワイア１３の端部を半導
体チップ１１，１２および銅パターン８，４ｅにボンデ
ィングする。
【００６５】このようにして得られたパワーモジュール
１０は、ケース３１（図１）に収容される。また、それ
と前後して、電極端子３２，３３（図１）を対応するエ
リア１４ａ−１４ｄ（図２）に接合する。
【００６６】ケース３１の上面に形成されている穴３４
から樹脂がケース内に注入され、加熱硬化される。半導
体チップ１１，１２およびワイア１３の周辺は、シリコ
ーンゲル等によって保護されていてもよい。 ＜他の実施例＞ (1) 上記の実施例のように２枚の複合基板５，９を用
いる代わりに、２枚の絶縁基板を含む積層体を金属ベー
ス板１に積層してもよい。
【００６７】例えば、図１１に示すように、３つの銅パ
ターン２，４，８と２つの絶縁基板３，７からなる積層
体１９を金属ベース板１に半田１８により接合すること
によっても、この発明を実現することができる。
【００６８】この場合にも、金属パターン２，４，８の
それそれの厚さは０．１〜０．５mmの範囲から選択され
ることが好ましい。また、銅パターン４と８との間隔は
０．５〜１．５mmの範囲から選択されることが好まし
い。
【００６９】(2) 上記実施例のパワーモジュール１０
では、入力電流経路を下側、出力電流経路を上側とした
が、入力電流経路を上側、出力電流経路を下側としても
よい。その場合のパワーモジュール４０の平面図および
そのＢ−Ｂ断面図をそれぞれ図１２および図１３に示
す。また、図１４は、図１２の上部構造の一部を取り除
いてパワーモジュール４０の電流経路を示す図である。
【００７０】第１の複合基板５の上主面に形成された銅
パターン４は、図１４に示すように、Ｘ方向に伸びる第
１の領域４ａと、この第１の領域４ａから（＋Ｙ）方向
に伸びる半島状の第２の領域４ｂ，４ｃと、端子を接続
するエリア１４ｃ（図１２）が規定された第３の領域４
ｄとを有している。このうち、領域４ｂ，４ｃ，４ｄと
の間には、スリット７２が形成されている。
【００７１】第１の複合基板５の上には、第１の複合基
板５よりも小さな平面サイズを有する第２の複合基板９
が接合されている。第２の複合基板９の下主面に形成さ
れた銅パターン６は、上記銅パターン４と適合するパタ
ーンとされている。
【００７２】第２の複合基板９の上主面には銅パターン
８が形成されている。この銅パターン８は、Ｘ方向に伸
びる領域８ａ（図１４）と、この領域８ａからＹ方向に
半島状に伸びる領域８ｂ，８ｃと有している。また、こ
の銅パターン８はさらに、領域８ｂと平行して走る領域
８ｄと、これらの領域８ａ−８ｄから分離された領域８
ｅをも有している。スリット７３が領域８ｂ，８ｃ，８
ｄの間に形成されている。
【００７３】半導体チップ１１，１２（図１２）は、領
域８ｂ、８ｃの上に接合されている。また、Ｙ方向に伸
びるワイア１３によって、半導体チップ１１，１２およ
び銅パターン８ｅ，４ｂ，４ｃが接続されている。残余
の構成は、図２のパワーモジュール１０と同様である。
【００７４】この図１２−図１４のパワーモジュール４
０において、入力電流４１はエリア１４ｂ（図１２）か
ら流入し、領域８ｄ（図１４）を（−Ｙ）方向に流れた
後、領域８ａを（−Ｘ）方向に流れる。この入力電流は
領域８ａと領域８ｂ，８ｄとの境界において（＋Ｙ）方
向に転向し、領域８ｂ、８ｃを介してパワー半導体チッ
プ１２の下主面に至る。
【００７５】パワー半導体チップ１２の上主面から出た
出力電流は、ワイア１３を通って第１の複合基板５の銅
パターン領域４ｂ，４ｃに流れる。この出力電流はさら
に、破線の経路４２として示すように、銅パターン領域
４ｂ，４ｃを（−Ｙ）方向に流れる。その後、この出力
電流は（＋Ｘ）方向に転向して、第２の複合基板９の銅
パターン領域８ａの直下において、第１の複合基板５の
銅パターン領域４ａを（＋Ｘ）方向に流れる。
【００７６】この出力電流は、銅パターン領域４ｄに達
するとその向きを（＋Ｙ）方向に転向し、エリア１４ｃ
（図１２）から主電極端子へ流出する。
【００７７】このパワーモジュール４０においても、入
力電流経路４１と出力経路電流４２とが逆平行となって
いる。このため、浮遊インダクタンスが小さく、高速ス
イッチング時にもサージ電圧による破壊を有効に防止可
能である。スリット７２，７３を設けている理由も、図
２のパワーモジュール１０と同様である。
【００７８】(3) 以上の実施例では２層の絶縁基板を
備えるパワーモジュールを示したが、絶縁基板および銅
パターンはさらに多層でもよい。その場合も、電流の入
力経路と出力経路が逆平行をなすように構成できる。ま
た、銅パターンはアルミニウムパターンなどの他の導電
パターンに代えてもよい。
【００７９】
【発明の効果】この第１の構成の半導体装置において
は、入力電流と出力電流は第１と第２の導電層を逆平行
に流れるので、入力電流の形成する磁界と出力電流の形
成する磁界とが互いに打ち消し合う。その結果、インダ
クタンスが小さくなり、大きなサージ電圧が発生しな
い。
【００８０】この第２の構成の半導体装置においては、
特に、第２の導電層のうち半導体チップが配置されてい
る第２の領域が半島状とされ、その半島が伸びている第
２の方向に沿って入力電流または出力電流が流れること
によって上記の効果が特に顕著になる。
【００８１】また、半導体チップが複数設けられている
場合にいおいて、第２の領域のうちそれらの配置間隔に
相当する部分にスリットを形成することによって、第２
の領域における出力電流または入力電流の流れを第３の
方向にする作用が高まる。
【００８２】第３の構成の半導体装置では、導電層とワ
イアとのうちの一方と他方とを流れる入力電流と出力電
流とが逆平行となり、やはり入力電流経路と出力電流経
路との間のインダクタンスが減少する。
【００８３】したがって、この発明の半導体装置は、使
用スイッチング周波数を大きくしても破壊しない。
【００８４】また、この発明の方法に従えば、上記の特
徴を有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】この発明の一実施例による半導体装置の切欠き
断面図である。
【図２】図１の半導体装置に組み込まれているパワーモ
ジュールの部分平面図である。
【図３】図２のパワーモジュールのＡ−Ａ断面図であ
る。
【図４】図２のパワーモジュールにおける第１の複合基
板の部分平面図である。
【図５】図２のパワーモジュールにおける第１の複合基
板の部分平面図である。
【図６】図２のパワーモジュールの回路図である。
【図７】図２のパワーモジュールの電流経路を示す図で
ある。
【図８】図１の半導体装置における電流経路を示す図で
ある。
【図９】図２のパワーモジュールの比較例を示す図であ
る。
【図１０】図２のパワーモジュールの製造過程を示す断
面図である。
【図１１】図２のパワーモジュールの他の製造過程を示
す断面図である。
【図１２】この発明の他の実施例である半導体装置に組
み込まれたパワーモジュールの部分平面図である。
【図１３】図１２のパワーモジュールのＢ−Ｂ断面図で
ある。
【図１４】図１２のパワーモジュールの電流経路を示す
図である。
【図１５】従来の半導体装置に用いられる銅厚箔付の複
合基板を示す図である。
【図１６】従来の半導体装置の部分切欠き斜視図であ
る。
【図１７】図１６の半導体装置の電流経路を示す図であ
る。
【符号の説明】
１ 銅ベース板 ２ 銅層 ３ 絶縁基板 ４ 銅パターン ４ａ 第１の領域 ４ｂ，４ｃ 第２の領域 ４ｄ 第３の領域 ４ｅ 第４の領域 ５ 複合基板 ６ 銅層 ７ 絶縁基板 ８ 銅パターン ９ 複合基板 １０ パワーモジュール １１ フライホイールダイオードチップ １２ パワー半導体チップ １３ アルミワイア １４ 電極端子接合エリア １５ 入力電流経路 １６ 出力電流経路 １７ 接合層 １８ 接合層 １９ 積層体 ２０ パワーモジュール ３０ 半導体装置 ３１ ケース ３２ 主電極端子 ３３ 制御電極端子 ３４ 穴 ３５ 入力電流経路 ３６ 出力電流経路 ４０ パワーモジュール ４１ 入力電流経路 ４２ 出力電流経路 ５０ 複合基板 ５１ 絶縁基板 ７０，７１，７２，７３ スリット

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 入力電流を半導体チップによって制御す
    ることにより出力電流を与える半導体装置であって、 (a) 主面を有する金属ベース板と、 (b) 上記金属ベース板の上記主面の上に配された第１の
    絶縁基板と、 (c) 上記第１の絶縁基板上に設けられ、上記主面に平行
    な第１の方向に沿って入力電流及び出力電流のうちの一
    方を流すための第１の部分を有する第１の導電層と、 (d) 上記第１の導電層の上に選択的に設けられた第２の
    絶縁基板と、 (e) 上記第２の絶縁基板上に設けられ、上記第１の方向
    と逆平行な第２の方向に沿って上記入力電流及び上記出
    力電流のうちの他方を流すための第２の部分を有し、上
    記第２の部分が上記第１の部分の上に配置された第２の
    導電層と、 (f) 上記第１の導電層または上記第２の導電層の上に配
    され、上記第１と第２の導電層に電気的に接続された半
    導体チップと、 を備える半導体装置。
  2. 【請求項２】 入力電流を半導体チップによって制御す
    ることにより出力電流を与える半導体装置であって、 (a) 主面を有する金属ベース板と、 (b) 上記金属ベース板の上記主面の上に配された第１の
    絶縁基板と、 (c) 上記第１の絶縁基板上に設けられた第１の導電層で
    あって、 (c-1) 上記主面に平行な第１の方向に沿って入力電流及
    び出力電流のうちの一方を流す第１の領域と、 (c-2) 上記第１の領域に連続して設けられ、上記主面上
    において上記第１の方向と異なる第２の方向に突出する
    半島状の第２の領域と、 (d) 上記第１の領域の上に設けられた第２の絶縁基板
    と、 (e) 上記第２の絶縁基板上に設けられ、上記第１の方向
    と逆平行な第３の方向に沿って上記入力電流及び上記出
    力電流のうちの他方を流す部分を有し、上記部分が、上
    記第１の導電層の上記第１の領域の上に配置されてなる
    第２の導電層と、 (f) 上記第２の領域の上に配され、上記第１と第２の導
    電層に電気的に接続された少なくともひとつの半導体チ
    ップと、 を備える半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置であって、 上記少なくともひとつの半導体チップは、 (f-1) 上記第１の方向に沿って、相互に間隔を隔てて配
    列された複数の半導体チップ、 を備え、 上記第２の領域のうち上記間隔に相当する部分には、上
    記第２の方向に実質的に平行なスリットが設けられてな
    る半導体装置。
  4. 【請求項４】 入力電流を半導体チップによって制御す
    ることにより出力電流を与える半導体装置であって、 (a) 主面を有する金属ベース板と、 (b) 上記金属ベース板の上記主面の上に配された絶縁基
    板と、 (c) 上記絶縁基板上に設けられ、上記主面に平行な第１
    の方向に沿って上記入力電流及び上記出力電流のうちの
    一方を流す導電層と、 (d) 上記導電層の上に配された半導体チップと、 (e) 上記半導体チップの上面に電気的に接続され、上記
    導電層の上方において上記第１の方向と逆平行な第２の
    方向に沿って伸びることによって、上記入力電流及び上
    記出力電流のうちの他方を流すワイアと、 を備える半導体装置。
  5. 【請求項５】 入力電流を半導体チップによって制御す
    ることにより出力電流を与える半導体装置の製造方法で
    あって、 (a) 第１の絶縁基板と、第１の導電層と、第２の絶縁基
    板と、第２の導電層とがこの順序で積層され、上記第１
    と第２の導電層のそれぞれの少なくとも一部が露出した
    積層体を得る工程と、 (b) 金属ベース板の主面上に上記積層体を固定する工程
    と、 (c) 上記積層体において露出した上記第１または第２の
    導電層の上面に半導体チップを固定する工程と、 を備え、 上記第１の導電層は、上記第１の絶縁基板上において、
    上記主面に平行な第１の方向に沿って入力電流及び出力
    電流のうちの一方を流すための第１の部分を有する導電
    層であり、 上記第２の導電層は、上記第２の絶縁基板上において、
    上記第１の方向と逆平行な第２の方向に沿って上記入力
    電流及び上記出力電流のうちの他方を流す第２の部分を
    有し、上記第２の部分が上記第１の部分の上に配置され
    た導電層である、半導体装置の製造方法。
  6. 【請求項６】 入力電流を半導体チップによって制御す
    ることにより出力電流を与える半導体装置の製造方法で
    あって、 (a) 第１の絶縁基板の第１と第２の主面上にそれぞれ第
    １と第２の導電層を積層してなる第１の積層板と、第２
    の絶縁基板の第１と第２の主面上にそれぞれ第３と第４
    の導電層を積層してなる第２の積層板とを準備する工程
    と、 (b) 上記第１の導電層が金属ベース板の主面に対向する
    ような位置関係で、上記第１の積層板を上記金属ベース
    板の上記主面に固定する工程と、 (c) 上記第３の導電層が上記第２の導電層に対向し、か
    つ上記第２の導電層の主面の一部が露出するような位置
    関係で、上記第２の積層板を上記第１の積層板の上に固
    定する工程と、 (d) 上記半導体チップを上記第２の導電層の上記主面の
    上記一部、または上記第４の導電層の上に固定する工程
    とを備え、 上記第３の導電層は、上記金属ベース板の上記主面に平
    行な第１の方向に沿って入力電流及び出力電流のうちの
    一方を流すための第１の部分を有する導電層であり、 上記第４の導電層は、上記第１の方向と逆平行な第２の
    方向に沿って上記入力電流及び上記出力電流のうちの他
    方を流す第２の部分を有し、上記第２の部分が上記第１
    の部分の上に配置されてなる、半導体装置の製造方法。
  7. 【請求項７】 入力電流を半導体チップによって制御す
    ることにより出力電流を与える半導体装置の製造方法で
    あって、 (a) 第１の絶縁基板と、第１の導電層と、第２の絶縁基
    板と、第２の導電層とがこの順序で積層され、上記第１
    と第２の導電層のそれぞれの少なくとも一部が露出した
    積層体を得る工程と、 (b) 金属ベース板の主面上に上記積層体を固定する工程
    と、 (c) 上記積層体において露出した上記第１または第２の
    導電層の上面に半導体チップを固定する工程と、 を備え、 上記第１の導電層は、上記主面に平行な第１の方向に沿
    って入力電流及び出力電流のうちの一方を流す第１の領
    域と、上記第１の領域に連続して設けられ、上記主面上
    において上記第１の方向と異なる第２の方向に突出する
    半島状の第２の領域とを備える導電層であり、 上記第２の導電層は、上記第２の絶縁基板上に設けら
    れ、上記第１の方向と逆平行な第３の方向に沿って上記
    入力電流及び上記出力電流のうちの他方を流す部分を有
    し、上記部分が、上記第１の導電層の上記第１の領域の
    上に配置されてなる導電層である、半導体装置の製造方
    法。
  8. 【請求項８】 入力電流を半導体チップによって制御す
    ることにより出力電流を与える半導体装置の製造方法で
    あって、 (a) 第１の絶縁基板の第１と第２の主面上にそれぞれ第
    １と第２の導電層を積層してなる第１の積層板と、第２
    の絶縁基板の第１と第２の主面上にそれぞれ第３と第４
    の導電層を積層してなる第２の積層板とを準備する工程
    と、 (b) 上記第１の導電層が金属ベース板の主面に対向する
    ような位置関係で、上記第１の積層板を上記金属ベース
    板の上記主面に固定する工程と、 (c) 上記第３の導電層が上記第２の導電層に対向し、か
    つ上記第２の導電層の主面の一部が露出するような位置
    関係で、上記第２の積層板を上記第１の積層板の上に固
    定する工程と、 (d) 上記半導体チップを上記第２の導電層の上記主面の
    上記一部、または上記第４の導電層の上に固定する工程
    とを備え、 上記第２の導電層は、上記金属ベース板の上記主面に平
    行な第１の方向に沿って入力電流及び出力電流のうちの
    一方を流す第１の領域と、上記第１の領域に連続して設
    けられ、上記金属ベース板の上記主面上において上記第
    １の方向と異なる第２の方向に突出する半島状の第２の
    領域とを備える導電層であり、 上記第４の導電層は、上記第２の絶縁基板上に設けら
    れ、上記第１の方向と逆平行な第３の方向に沿って上記
    入力電流及び上記出力電流のうちの他方を流す部分を有
    し、上記部分が、上記第２の導電層の上記第１の領域の
    上に配置されてなる導電層である、半導体装置の製造方
    法。
  9. 【請求項９】 入力電流を半導体チップによって制御す
    ることにより出力電流を与える半導体装置の製造方法で
    あって、 (a) 上記入力電流および上記出力電流のうちの一方を流
    すための導電層が絶縁板上に積層された積層体、主面を
    有する金属ベース板、半導体チップ、および上記入力電
    流および上記出力電流のうちの他方を流すためのワイア
    を準備する工程と、 (b) 上記主面に平行な第１の方向に沿って上記導電層が
    配置されるように、上記積層体の上記絶縁板を上記金属
    ベース板に固定する工程と、 (c) 上記半導体チップを上記導電層の上に固定する工程
    と、 (d) 上記半導体チップの上面に上記ワイアの一端を電気
    的に接続するとともに、上記第１の方向と逆平行な第２
    の方向に沿って上記ワイアを上記導電層の上方に掛け渡
    す工程とを備える半導体装置の製造方法。
JP4193979A 1992-07-21 1992-07-21 半導体装置およびその製造方法 Expired - Lifetime JP2725954B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4193979A JP2725954B2 (ja) 1992-07-21 1992-07-21 半導体装置およびその製造方法
KR1019930011287A KR0120918B1 (ko) 1992-07-21 1993-06-21 반도체 장치 및 그의 제조 방법
US08/084,957 US5424579A (en) 1992-07-21 1993-07-02 Semiconductor device having low floating inductance
DE69308691T DE69308691T2 (de) 1992-07-21 1993-07-15 Halbleiterbauelement mit reduzierter Schaltinduktanz und Verfahren zu seiner Herstellung
EP93111381A EP0585578B1 (en) 1992-07-21 1993-07-15 Semiconductor device with reduced floating inductance and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4193979A JP2725954B2 (ja) 1992-07-21 1992-07-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0645509A true JPH0645509A (ja) 1994-02-18
JP2725954B2 JP2725954B2 (ja) 1998-03-11

Family

ID=16316963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4193979A Expired - Lifetime JP2725954B2 (ja) 1992-07-21 1992-07-21 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US5424579A (ja)
EP (1) EP0585578B1 (ja)
JP (1) JP2725954B2 (ja)
KR (1) KR0120918B1 (ja)
DE (1) DE69308691T2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002044961A (ja) * 2000-07-19 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002044962A (ja) * 2000-07-26 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002058259A (ja) * 2000-08-11 2002-02-22 Kyocera Corp インバータ制御モジュール
JP2007012726A (ja) * 2005-06-29 2007-01-18 Fuji Electric Holdings Co Ltd 半導体装置
JP2007306748A (ja) * 2006-05-15 2007-11-22 Mitsubishi Electric Corp 電力用半導体装置
JP2010177710A (ja) * 2010-05-17 2010-08-12 Fuji Electric Systems Co Ltd 半導体装置
JP2011023570A (ja) * 2009-07-16 2011-02-03 Fuji Electric Systems Co Ltd 半導体パワーモジュール
JP2013179362A (ja) * 2013-06-13 2013-09-09 Fuji Electric Co Ltd 半導体パワーモジュール
JPWO2014014012A1 (ja) * 2012-07-19 2016-07-07 三菱電機株式会社 電力用半導体モジュール
JP2016122869A (ja) * 2009-05-14 2016-07-07 ローム株式会社 半導体装置
JP2016164919A (ja) * 2015-03-06 2016-09-08 三菱電機株式会社 電力用半導体モジュール
WO2016174908A1 (ja) * 2015-04-28 2016-11-03 株式会社 村田製作所 パワーモジュール
JP2020047737A (ja) * 2018-09-18 2020-03-26 株式会社東芝 端子板及び半導体装置
JP2022533606A (ja) * 2019-05-14 2022-07-25 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 低インダクタンスゲート交差部を有するパワー半導体モジュール

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988243B2 (ja) * 1994-03-16 1999-12-13 株式会社日立製作所 パワー混成集積回路装置
EP0706221B8 (en) * 1994-10-07 2008-09-03 Hitachi, Ltd. Semiconductor device comprising a plurality of semiconductor elements
US5569957A (en) * 1994-10-31 1996-10-29 Harris Corporation Low inductance conductor topography for MOSFET circuit
US6049126A (en) * 1995-12-14 2000-04-11 Nec Corporation Semiconductor package and amplifier employing the same
JP3480771B2 (ja) * 1995-12-20 2003-12-22 三菱電機株式会社 半導体装置
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
US6954368B1 (en) 1996-07-22 2005-10-11 HYDRO-QUéBEC Low stray interconnection inductance power converting molecule for converting a DC voltage into an AC voltage, and a method therefor
US6078501A (en) * 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
US6069403A (en) * 1998-10-06 2000-05-30 Intersil Corporation Power module with lowered inductance and reduced voltage overshoots
DE10107609A1 (de) * 2001-02-17 2002-08-29 Power One Ag Uster Spannungsversorgungsmodul
DE10294631D2 (de) 2001-09-28 2004-10-07 Siemens Ag Anordnung mit Leistungshalbleiterbauelementen zur Leistungssteuerung hoher Ströme und Anwendung der Anordnung
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
JP2006253516A (ja) * 2005-03-14 2006-09-21 Hitachi Ltd パワー半導体装置
JP5144284B2 (ja) * 2008-01-16 2013-02-13 本田技研工業株式会社 電力変換回路
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
US8622754B2 (en) * 2011-07-31 2014-01-07 General Electric Company Flexible power connector
US9099930B2 (en) 2012-06-22 2015-08-04 General Electric Company Power converter and method of assembling the same
US8942020B2 (en) 2012-06-22 2015-01-27 General Electric Company Three-level phase leg for a power converter
JP6395530B2 (ja) 2014-09-11 2018-09-26 三菱電機株式会社 半導体装置
JP6485257B2 (ja) * 2015-07-01 2019-03-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102016112602A1 (de) * 2016-07-08 2018-01-11 Danfoss Silicon Power Gmbh Niederinduktives Leistungsmoduldesign
DE102022118268A1 (de) 2022-07-21 2024-02-01 Semikron Elektronik Gmbh & Co. Kg Baugruppe mit einem Kunststoffformkörper und einer Mehrzahl von Lastanschlusselementen und Leistungshalbleitereinrichtung hiermit
DE102022207850A1 (de) 2022-07-29 2024-02-01 Vitesco Technologies Germany Gmbh Leistungselektronikmodul und Inverter mit einem Leistungselektronikmodul

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160558A (ja) * 1986-01-09 1987-07-16 Mitsubishi Electric Corp 伝送制御手順実現ソフトウエアの機能検査方法
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
EP0381849A1 (de) * 1989-02-07 1990-08-16 Asea Brown Boveri Ag Schnelle Leistungshalbleiterschaltung
JP2780372B2 (ja) * 1989-08-29 1998-07-30 株式会社日立製作所 デイスク制御装置のキヤツシユ組込制御方法
US5202578A (en) * 1989-09-11 1993-04-13 Kabushiki Kaisha Toshiba Module-type semiconductor device of high power capacity
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002044961A (ja) * 2000-07-19 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002044962A (ja) * 2000-07-26 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002058259A (ja) * 2000-08-11 2002-02-22 Kyocera Corp インバータ制御モジュール
JP2007012726A (ja) * 2005-06-29 2007-01-18 Fuji Electric Holdings Co Ltd 半導体装置
JP2007306748A (ja) * 2006-05-15 2007-11-22 Mitsubishi Electric Corp 電力用半導体装置
JP2016122869A (ja) * 2009-05-14 2016-07-07 ローム株式会社 半導体装置
JP2011023570A (ja) * 2009-07-16 2011-02-03 Fuji Electric Systems Co Ltd 半導体パワーモジュール
JP2010177710A (ja) * 2010-05-17 2010-08-12 Fuji Electric Systems Co Ltd 半導体装置
JPWO2014014012A1 (ja) * 2012-07-19 2016-07-07 三菱電機株式会社 電力用半導体モジュール
JP2017108187A (ja) * 2012-07-19 2017-06-15 三菱電機株式会社 電力用半導体モジュール
JP2013179362A (ja) * 2013-06-13 2013-09-09 Fuji Electric Co Ltd 半導体パワーモジュール
JP2016164919A (ja) * 2015-03-06 2016-09-08 三菱電機株式会社 電力用半導体モジュール
WO2016174908A1 (ja) * 2015-04-28 2016-11-03 株式会社 村田製作所 パワーモジュール
JPWO2016174908A1 (ja) * 2015-04-28 2017-11-30 株式会社村田製作所 パワーモジュール
JP2020047737A (ja) * 2018-09-18 2020-03-26 株式会社東芝 端子板及び半導体装置
JP2022533606A (ja) * 2019-05-14 2022-07-25 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 低インダクタンスゲート交差部を有するパワー半導体モジュール

Also Published As

Publication number Publication date
JP2725954B2 (ja) 1998-03-11
EP0585578A1 (en) 1994-03-09
KR0120918B1 (ko) 1997-10-20
US5424579A (en) 1995-06-13
DE69308691D1 (de) 1997-04-17
EP0585578B1 (en) 1997-03-12
KR940003015A (ko) 1994-02-19
DE69308691T2 (de) 1997-06-19

Similar Documents

Publication Publication Date Title
JP2725954B2 (ja) 半導体装置およびその製造方法
US5532512A (en) Direct stacked and flip chip power semiconductor device structures
EP0588094B1 (en) Semiconductor device with reduced internal inductance
EP2814059A1 (en) Semiconductor device
US7701051B2 (en) Power semiconductor module
US20070229143A1 (en) Power Module
JP7428018B2 (ja) 半導体モジュール
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US20090166809A1 (en) Semiconductor device and its manufacture
JPH07273276A (ja) パワー素子とスナバ素子の接続構造及びその実装構造
JP6864713B2 (ja) パワーモジュール構造
JPS6393126A (ja) 半導体装置
JP2021141222A (ja) 半導体モジュール
JP3941266B2 (ja) 半導体パワーモジュール
JP2017168582A (ja) 半導体モジュール
JPH05243305A (ja) 電子回路装置
US10530354B2 (en) Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device
JP2021141219A (ja) 半導体モジュール
US11887905B2 (en) Semiconductor device
JP2003218306A (ja) 半導体装置およびその製造方法
JP2021141221A (ja) 半導体モジュール
JPH11177021A (ja) 半導体スイッチの電極構造
JPH0878619A (ja) 電力用半導体装置
KR102434465B1 (ko) 플립-스택형 반도체 패키지 및 제조방법
US20240038750A1 (en) Semiconductor module

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 15