JP2016164919A - 電力用半導体モジュール - Google Patents

Abstract

【課題】低インダクタンス化を目的として積層される複数の配線パターンを有し、放熱性が高くかつ熱膨張係数の差に起因する損傷を抑制可能な態様である電力用半導体モジュールを提供することである。【解決手段】電力用半導体モジュール１００は、第１絶縁層２と、第１配線パターン３３と、第２絶縁層４と、第２配線パターン５と、半導体素子７とを備えている。第１配線パターン３は第１絶縁層２上の少なくとも一部に形成されている。第２絶縁層４は第１配線パターン３上の少なくとも一部に積層されている。第２配線パターン５は第２絶縁層４上の少なくとも一部に、第１配線パターン３と重畳する部分を含むように形成されている。半導体素子７は平面視において第２絶縁層４が形成される領域以外の領域に配置されている。第１絶縁層２と前記第２絶縁層４とはともにセラミックス材料により形成されている。【選択図】図１

Description

本発明は電力用半導体モジュールに関し、特に、インバータなどの電力変換装置に用いられる絶縁型の電力用半導体モジュールに関するものである。

近年、電力変換装置の小型化が求められており、これに使用される電力用半導体モジュールの小型化が重要となっている。

電力用半導体モジュールの構造としては、放熱板となる金属板上に絶縁層を介して配線パターンが形成され、その上に電力用半導体素子が設けられ、当該電力用半導体素子はボンディングワイヤなどの導体によりその外部の各端子と電気的に接続され、上記のように形成された構成の全体が樹脂にて封止されるものが一般的である。

電力用半導体モジュールは、その封止用の樹脂材料によって、大きく分けて２種類ある。１つ目はシリコーンゲルで封止されたケース型モジュールであり、２つ目はエポキシ樹脂で封止されたトランスファーモールド型モジュールである。前者のケース型モジュールには、電力用半導体素子が搭載される基板の絶縁層としてセラミックスが使用され、後者のトランスファーモールド型モジュールでは樹脂製の絶縁層が使用されることが多い。

ところで、大電流、高電圧でスイッチング動作する電力用半導体モジュールでは、電力用半導体素子がオフする際の電流の時間変化率ｄｉ／ｄｔと電力変換装置に含まれる配線インダクタンスLとにより、サージ電圧ΔV＝L・ｄｉ／ｄｔが電力用半導体素子に印加される。配線インダクタンスが大きいと電力用半導体素子の耐圧を超えるサージ電圧が発生し、電力用半導体素子の劣化の原因となることがある。

このため、電力用半導体モジュールは、小型化が求められるとともに、低インダクタンス化も重要となる。そこでたとえば国際公開第２０１４／０１４０１２号公報（特許文献１）においては、電力用半導体モジュールの低インダクタンス化を実施するべく、電力用半導体モジュールの配線パターンを積層させる構造が開示されている。

国際公開第２０１４／０１４０１２号公報

国際公開第２０１４／０１４０１２号公報に開示の電力用半導体モジュールにおいては、第１絶縁層の上に第１配線パターンが、第１配線パターンの上に第２絶縁層が、第２絶縁層の上に第２配線パターンが、それぞれ積層された構成を有している。第１絶縁層がセラミックス製であり、第２絶縁層が樹脂製である場合、当該半導体モジュールの駆動時の発熱すなわち温度サイクルに起因する熱応力により、樹脂製の第２絶縁層が当該積層された構成から剥離する場合がある。第２絶縁層が剥離すれば、当該剥離された部分における絶縁性が不良になり当該半導体モジュールの信頼性が低下する可能性がある。このような不具合は、樹脂材料とセラミックスとの熱膨張係数が大きく異なることと、樹脂材料はセラミックスよりも熱伝導性に劣ることとに起因する。

本発明は、上記の課題に鑑みてなされたものであり、その目的は、低インダクタンス化を目的として積層される複数の配線パターンを有し、放熱性が高くかつ熱膨張係数の差に起因する損傷を抑制可能な態様である電力用半導体モジュールを提供することである。

本発明の電力用半導体モジュールは、第１絶縁層と、第１配線パターンと、第２絶縁層と、第２配線パターンと、半導体素子とを備えている。第１配線パターンは第１絶縁層上の少なくとも一部に形成されている。第２絶縁層は第１配線パターン上の少なくとも一部に積層されている。第２配線パターンは第２絶縁層上の少なくとも一部に、第１配線パターンと重畳する部分を含むように形成されている。半導体素子は平面視において第２絶縁層が形成される領域以外の領域に配置されている。第１絶縁層と第２絶縁層とはともにセラミックス材料により形成されている。

本発明によれば、第１および第２絶縁層がともにセラミックス材料により形成されることから、第１および第２絶縁層がともに熱伝導性に優れ、かつ第１絶縁層と第２絶縁層との熱膨張係数の差が小さくなる。このため、第１および第２配線パターンが重畳されていることにより第１および第２配線パターンのインダクタンスを低くするとともに、第１および第２絶縁層の駆動時の発熱による破損などを抑制し、当該電力用半導体モジュールの信頼性を向上することができる。

実施の形態１における電力用半導体モジュールの構成を示す概略平面図である。 図１の特にＵ相として構成される部分を含む等価回路図である。 図１のＩＩＩ−ＩＩＩ線に沿う部分の概略断面図である。 図１のＩＶ−ＩＶ線に沿う部分の概略断面図である。 図１のＶ−Ｖ線に沿う部分の概略断面図である。 実施の形態２における電力用半導体モジュールの構成を示す概略平面図である。 図６のＶＩＩ−ＶＩＩ線に沿う部分の概略断面図である。 図６のＶＩＩＩ−ＶＩＩＩ線に沿う部分の概略断面図である。 図６のＩＸ−ＩＸ線に沿う部分の概略断面図である。 実施の形態３における電力用半導体モジュールの構成を示す概略平面図である。 図１０のＸＩ−ＸＩ線に沿う部分の概略断面図である。 図１０のＸＩＩ−ＸＩＩ線に沿う部分の概略断面図である。 図１０のＸＩＩＩ−ＸＩＩＩ線に沿う部分の概略断面図である。

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず図１〜図５を用いて、本実施の形態の電力用半導体モジュールの構成について説明する。まず図１を用いて、各部分について概略的に説明する。図１を参照して、本実施の形態の電力用半導体モジュール１００は、ベース板１と、第１絶縁層２と、第１配線パターン３と、第２絶縁層４と、第２配線パターン５と、ケース６とを主に有している。

ベース板１は電力用半導体モジュール１００全体の最下部に配置され、電力用半導体モジュール１００全体を支える土台として配置されている。ベース板１はたとえば平面視において矩形状を有する平板状の部材である。第１絶縁層２、第１配線パターン３、第２絶縁層４および第２配線パターン５は、ベース板１とケース６とにより形成される筐体の内部に収納されている。

ベース板１は放熱性に優れた金属材料により形成されており、電力用半導体モジュール１００の駆動により発生する熱をその外部に放熱する板材（放熱板）としての機能を有している。具体的には、ベース板１は、たとえばアルミニウムおよびアルミニウム合金、もしくは銅および銅合金、もしくは鉄および鉄合金の各複合材料のいずれかにより形成されることが好ましい。後述する半導体素子７（を構成する半導体チップ）が特に電流容量が大きい場合には、ベース板１としては特に電気伝導性に優れた銅が用いられることが好ましい。

またベース板１の図１の上下方向の長さ、図１の左右方向の幅、および図１の紙面奥行き方向の厚みは、後述する半導体素子７の電流容量により適宜決められる。具体的には、半導体素子７（を構成する半導体チップ）の電流容量が大きい場合には、ベース板１の厚みをより厚くし、ベース板１の長さおよび幅をより大きくすることが好ましい。

第１絶縁層２および第２絶縁層４は、いずれも熱伝導性の高いセラミックス材料により形成されている。第１絶縁層２と第２絶縁層４とのそれぞれを構成するセラミックス材料は同一であってもよいが、異なっていてもよい。ただし第１絶縁層２と第２絶縁層４とのセラミックス材料の材質が異なる場合においても、それらの熱膨張係数の差がなるべく小さくなるように（たとえば４０℃以上４００℃以下における熱膨張係数の差が１×１０^-6／℃以下となるように）することが好ましい。具体的には、たとえば第１絶縁層２としては窒化アルミニウム、窒化珪素、アルミナ系などのセラミックス材料が使用され、第２絶縁層４としてはガラス系のセラミックス材料が用いられることが好ましい。

第１配線パターン３および第２配線パターン５は金属箔、特にたとえば銅箔により形成されており、その厚みは後述する半導体素子７の電流容量により適宜決められる。

ケース６はベース板１の上面に固定され、第１絶縁層２、第１配線パターン３、第２絶縁層４および第２配線パターン５を外側から囲む態様を有する枠状の部材である。言い換えれば、ケース６はベース板１の上面のうち平面視における外縁部分に固定された枠状の部材であり、ケース６は第１絶縁層２などが収納される領域の壁面を構成する部材である。さらに言い換えれば、（上記のとおり）ベース板１とケース６とにより、第１絶縁層２、第１配線パターン３、第２絶縁層４および第２配線パターン５を収納するための筐体が構成されている。ケース６はたとえば一般公知の樹脂材料により形成されていることが好ましい。

ケース６の内部には、複数の半導体素子７が配置されている。ここでは図１の横方向に６列、縦方向に２列の合計１２の半導体素子７が行列状に配置されており、半導体素子７としてはサイズの異なる２種類のものが交互に配置されているが、このような態様に限られない。ここでの半導体素子７はここではいわゆる自己消弧型半導体素子であり、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む集積回路が形成された半導体チップである。しかし半導体素子７に組み込まれる素子の種類は上記のものに限られない。

半導体素子７としては、平面視においてほぼ正方形状を有する自己消弧型半導体素子７ａと、平面視において長方形状を有する還流用ダイオード７ｂとを含んでおり、ここでは自己消弧型半導体素子７ａの方が還流用ダイオード７ｂよりも平面視におけるサイズが大きくなっている。図１においては自己消弧型半導体素子７ａと還流用ダイオード７ｂとが図の上下方向に並ぶように逆並列に接続されており、これらが図の左右方向に２組直列に並ぶように接続されている。以上の２組直列に並ぶ自己消弧型半導体素子７ａと還流用ダイオード７ｂとからなる回路を１相分として、これが図１の左右方向に３相分（Ｕ相／Ｖ相／Ｗ相）並ぶように配置された構成を有している。このような構成は６ｉｎ１と呼ばれる。しかし本実施の形態の電力用半導体モジュール１００の回路は、６ｉｎ１に限らずたとえば２ｉｎ１と呼ばれるものであってもよいし、１ｉｎ１と呼ばれるものであってもよい。

図２を参照して、これは本実施の形態の電力用半導体モジュール１００を構成する３相の回路のうち１相分が２レベル電力変換回路を構成する場合の、当該１相分の外部回路を含めた等価回路図である。図２においては、正極側の自己消弧型半導体素子がスイッチングする場合での転流ループＲが破線で示されている。この転流ループＲにおける配線のインダクタンスを低減することが、電力変換装置および電力用半導体モジュール１００に求められる。

図２の回路においては、図１の左右方向のうちたとえばもっとも左側の１相分の合計４つの半導体素子７（自己消弧型半導体素子７ａと還流用ダイオード７ｂとが２つずつ）を示している。具体的には、図２の回路は、正極側アームＳＤ１と、負極側アームＳＤ２とを有している。

正極側アームＳＤ１は、コンデンサ１１０の正極と接続されるアームであり、素子Ｓ１とダイオードＤ１とを含んでいる。素子Ｓ１は図１の最も左側の自己消弧型半導体素子７ａのチップに搭載された部品に、ダイオードＤ１は図１の最も左側の還流用ダイオード７ｂのチップに搭載された部品に、それぞれ相当する。したがって正極側アームＳＤ１は図１の左右方向に６列並ぶうち最も左側の列の自己消弧型半導体素子７ａと還流用ダイオード７ｂとの組（半導体素子７）に相当する。

同様に負極側アームＳＤ２は、コンデンサ１１０の負極と接続されるアームであり、素子Ｓ２とダイオードＤ２とを含んでいる。素子Ｓ２は図１において６列並ぶうち左から２列目の自己消弧型半導体素子７ａのチップに搭載された部品に、ダイオードＤ２は図１において６列並ぶうち左から２列目の還流用ダイオード７ｂのチップに搭載された部品に、それぞれ相当する。したがって負極側アームＳＤ２は図１の左右方向に６列並ぶうち左から２列目の自己消弧型半導体素子７ａと還流用ダイオード７ｂとの組（半導体素子７）に相当する。

素子Ｓ１，Ｓ２がたとえばＩＧＢＴである場合、素子Ｓ１，Ｓ２はいずれもゲート電極Ｇ、エミッタ電極Ｅおよびコレクタ電極を有している。素子Ｓ１のコレクタ側Ｃ１には正極端子９Ｐが接続されており、素子Ｓ２のエミッタ側Ｅ１には負極端子９Ｎが接続されている。正極側の自己消弧型半導体素子がスイッチングする場合には、素子Ｓ１とダイオードＤ２とを通るように、上記の転流ループＲが構成される。

なお、正極側アームＳＤ１と負極側アームＳＤ２との中点ＡＣは、負荷Ｌを介して、他相の正極側アームＳＤ３と負極側アームＳＤ４と（これらも他の半導体素子７に相当）の中点に接続されている。

半導体素子７としての半導体チップの材料は特に限定されず、一般的には珪素が用いられる。しかしながら、本実施の形態の半導体素子７としてはいわゆるワイドバンドギャップ半導体により構成されることが好ましく、より具体的には、上記ワイドギャップ半導体として炭化珪素、窒化ガリウムおよびダイヤモンドからなる群から選択されるいずれかが用いられることが好ましい。

たとえば隣り合う１対の半導体素子７同士は、ボンディングワイヤ８により電気的に接続されており、これにより電力用半導体モジュール１００内の回路を構成している。また半導体素子７とその外側の第２配線パターン５などとはボンディングワイヤ８により電気的に接続されており、かつたとえば電力用半導体モジュール１００の外部と接続するための端子９と上記の第２配線パターン５などともボンディングワイヤ８により電気的に接続されている。端子９は電力用半導体モジュール１００の比較的外側の、たとえばケース６の壁面および上面の一部を覆うように形成された金属製の部材である。

ボンディングワイヤ８はアルミニウム、アルミニウム合金または銅などの金属細線により形成されることが好ましい。またボンディングワイヤ８としての金属細線の本数および線径も、たとえばベース板１のサイズと同様に、半導体素子７（を構成する半導体チップ）の電流容量により適宜決められる。次に図３〜図５を用いて、各部分についてより詳細に説明する。

図３を参照して、ケース６内の特に半導体素子７が配置された領域においては、ベース板１の一方（図３の上側）の表面上に、第１絶縁層２および第１配線パターン３が、この順に下側から上側へ並ぶように積層されている。

第１絶縁層２のベース板１と対向する（図３の下側の）表面上には接合用パターン１１が形成されている。接合用パターン１１は、ベース板１の上側の表面と第１絶縁層２の下側の表面とをはんだ１２により接合するための金属薄膜であり、銅箔などの金属箔により形成されている。

第１絶縁層２のベース板１に接合された面と反対側の表面（図３の上側の面）には、第１配線パターン３が形成されている。第１配線パターン３は第１絶縁層２の表面上の（少なくとも）一部に（一部を覆うように）たとえば複数、互いに間隔をあけて形成されている。したがって通常は第１配線パターン３は第１絶縁層２の全体を覆うようには形成されないため、平面視において第１絶縁層２に比べて微細なパターンを有している。

個々の第１配線パターン３の表面上には、はんだ１２により半導体素子７が接合されている。またケース６の内部のうち上記第１絶縁層２などの各部材が配置された領域以外の、図３に示す空隙領域１３には、シリコーンゲルなどの樹脂材料が充填されている。

なお図１における半導体素子７の矩形状領域のうち最外周の枠状部分はガードリングと呼ばれる領域であり、このガードリングは、耐圧を保持するために電界緩和するものである。ここではガードリングを含む半導体素子７の真下に重なるように、はんだ１２が配置接合されており、図３の半導体素子７にはガードリングが含まれている。

一方、図４を参照して、ケース６内の特に半導体素子７が配置された領域以外の領域においては、ベース板１の一方（図３の上側）の表面上に、第１絶縁層２、第１配線パターン３、第２絶縁層４および第２配線パターン５が、この順に下側から上側へ並ぶように積層されている。

本実施の形態においては第１絶縁層２は、図３に示す半導体素子７が並ぶ領域から、図４に示す半導体素子７が並ぶ領域以外の領域まで単一の部材として広がっている。このため第１絶縁層２は、図３と同様に、その下側の表面に形成された接合用パターン１１により、はんだ１２を介在してベース板１と接合されている。また第１配線パターン３についても、基本的に図３に示す半導体素子７が並ぶ領域と同様に、第１絶縁層２の表面の（少なくとも）一部を覆うように形成されている。

なお第１配線パターン３は、接合用パターン１１より平面視におけるサイズが大きいことが好ましく、このようにすれば、その外側に配置される端子９などとの最短距離を小さくすることにより端子９などとの電気的接続をより容易にすることができる。

図４が示す領域においては、第１配線パターン３の上側の表面上の少なくとも一部に（一部を覆うように）、第２絶縁層４が積層されている。第２絶縁層４の第１配線パターン３と対向する（図４の下側の）表面上には、第１絶縁層２と同様に接合用パターン１１が形成されている。この接合用パターン１１とこれに対向する第１配線パターン３の上側の表面とが、はんだ１２により接合されている。

第２絶縁層４の第１配線パターン３に接合された面と反対側の表面（図３の上側の面）には、第２配線パターン５が形成されている。つまり第２配線パターン５は、第２絶縁層４上の少なくとも一部に、平面視において第１配線パターン３と重畳する部分を含むように形成されている。

ケース６の内側の壁面の一部には、その上下方向に関して複数段（ここでは２段）の階段状に形成された領域が存在する。その階段状の領域においては、図１における端子９の一種である端子９Ｎが形成されている。端子９Ｎは、図２の負極端子９Ｎに相当するものであり、ケース６の内側の階段状の領域のうちの下側の段の平面上から、下側の段から上側の段まで延びる壁面上および上側の段の平面上にまで、屈曲しながら一体として連なるように延びている。言い換えれば端子９Ｎは、ケース６の下側の段の平面上に配置される下段端子９Ｎ１から、ケース６の内側の壁面上を通り、ケース６の上側の段の平面上に配置される上段端子９Ｎ２まで一体として形成されている。

上記のように第１絶縁層２、第１配線パターン３、第２絶縁層４および第２配線パターン５が積層された構造の最上面である第２配線パターン５の表面上と、下段端子９Ｎ１の表面上とを繋ぐように、ボンディングワイヤ８が接続されている。

また図４の端子９Ｎは、上段端子９Ｎ２からケース６内に埋もれるように図の上下方向に延びる端子ネジ部９Ｎ３を含んでいる。このように図４の端子９Ｎおよびこれに対応する図１の端子９は、端子ネジ部９Ｎ３を有するいわゆるネジ端子タイプである。しかし図１を再度参照して、電力用半導体モジュール１００においては端子９の他に、端子接続用パターン１４と電気的に接続された端子１５が形成されている。端子９はネジ端子タイプであるのに対して、端子１５はピン状の形状を有するいわゆるピン端子タイプである。

図１の電力用半導体モジュール１００においては、端子９は主回路用として、端子１５は制御信号用として設置されている。しかしこれに限らず、電力用半導体モジュール１００においては主回路用としてピン端子タイプの端子１５が用いられてもよい。あるいは電力用半導体モジュール１００においては主回路用として、外部端子を挿入して接続するようないわゆるソケット型端子が用いられてもよい。また図１においては端子９などはケース６にインサートされたいわゆるインサートタイプであるが、これに対してたとえばはんだにより第２配線パターン５などに接合されたいわゆるアウトサートタイプの端子が設置されていてもよい。

上記の図３、図４および図５を参照して、以上のように本実施の形態においては、半導体素子７が並ぶ図３の領域においては第１絶縁層２と第１配線パターン３との積層構造が形成されており、半導体素子７が並ぶ領域以外の図４の領域においては第１絶縁層２、第１配線パターン３、第２絶縁層４および第２配線パターン５の積層構造が形成されている。つまり半導体素子７は、基本的に平面視において第２絶縁層４および第２配線パターン５が形成される領域以外の領域において、（第１絶縁層２において）第１配線パターン３上にはんだ１２を介在して接合されている。第１絶縁層２はベース板１と第１配線パターン３とを電気的に絶縁するために、また第２絶縁層４は第１配線パターン３と第２配線パターン５とを電気的に絶縁するために、それぞれ配置されている。

次に、本実施の形態の電力用半導体モジュール１００の製造方法の一例について説明する。

まず、たとえば銅製であり平面視において矩形状を有する、厚みが３ｍｍの板材がベース板１として準備される。次に、たとえば熱伝導性の高いセラミックス材料からなり平面視において矩形状を有する板材としての第１絶縁層２が準備される。第１絶縁層２の平面視におけるサイズはベース板１の平面視におけるサイズよりも小さい。第１絶縁層２の一方の主表面上、すなわちたとえば上側の主表面上には、第１配線パターン３が形成される。また第１絶縁層２の上記一方の主表面とは反対側の他方の主表面上、すなわちたとえば下側の（ベース板１に接合される）主表面上（のたとえば全面）には銅箔などの接合用パターン１１が形成される。第１絶縁層２の接合用パターン１１とベース板１の一方の主表面（上側の主表面）との間に挟まれるたとえばはんだ１２により、ベース板１と第１絶縁層２とが互いに接合される。

次に、たとえば熱伝導性の高いセラミックス材料からなり平面視において矩形状を有する板材としての第２絶縁層４が準備される。第２絶縁層４の平面視におけるサイズは第１絶縁層の平面視におけるサイズよりも小さい。第２絶縁層４の一方の主表面上、すなわちたとえば上側の主表面上には、第２配線パターン５が形成される。また第２絶縁層４の上記一方の主表面とは反対側の他方の主表面上、すなわちたとえば下側の（第１絶縁層２に接合される）主表面上（のたとえば全面）には銅箔などの接合用パターン１１が形成される。

第２絶縁層４の接合用パターン１１と第１配線パターン３の一方の主表面（上側の主表面）との間に挟まれるたとえばはんだ１２により、第１絶縁層２と第２絶縁層４とが互いに接合される。ここで第２絶縁層４は第１絶縁層２よりも平面的なサイズが小さいため、第１絶縁層２の一部の領域（たとえば図１における比較的上側の領域）のみが第２絶縁層４に覆われるように形成され、当該領域にて第２配線パターン５が最上面に露出される。

なお上記のはんだ１２による接合の際、ソルダーレジストをベース板１および第１絶縁層２の上側の主表面上の任意の箇所（はんだ１２を供給しようとする領域以外の領域）に形成してもよい。これにより、はんだ１２の意図しない領域への流出が抑制され、半導体素子７を載置する際の位置決めが容易になるなどの効果が得られる。

次に、第１絶縁層２のうち第２絶縁層４に覆われた領域以外の領域において露出する第１配線パターン３の表面の任意の場所に設けられる素子搭載部に半導体素子７が、はんだ１２により接合される（図３参照）。また第１絶縁層２のたとえば上側の主表面上には、端子接続用パターン１４が形成されてもよい（図５参照）。端子接続用パターン１４は、たとえば第１配線パターン３と同一の層として銅箔により形成されてもよいが、金属板などの部材が図示されないはんだ１２により接合された構成であってもよい。

次に、電気的に接続したい互いに離れた２つの領域の間が、たとえばアルミニウムの細線としてのボンディングワイヤ８により互いに電気的に接続される。ここでボンディングワイヤ８により接続される２つの領域とは、たとえば第１配線パターン３と半導体素子７の必要箇所との間、第１配線パターン３と半導体素子７の必要箇所との間、１対の隣り合う半導体素子７の必要箇所同士の間、および後述する端子９と端子接続用パターン１４との間、などである。なお図１においては、たとえば第２配線パターン５と半導体素子７との電気的接続がボンディングワイヤ８によりなされているが、これに限らず、両者の電気的接続を可能とする任意の手段を用いて第２配線パターン５と半導体素子７とを接続することができる。

次に、図１に示すケース６が、ベース板１の一方（上側）の主表面のうち平面視におけるもっとも外側の領域に接続される。これにより、半導体素子７などの積層構造はすべてケース６とベース板１とからなる箱状部材の内部に収納された態様となる。図１および図４に示すように、ケース６の内側の壁面の少なくとも一部には、端子９の一種として、たとえば下段端子９Ｎ１および上段端子９Ｎ２を有する端子９Ｎが形成される。また端子９Ｎと同様に、端子９の一種として、図２の正極端子９Ｐに相当する端子９Ｐが所望の箇所に形成される。

端子９（９Ｎ，９Ｐ）はいわゆるネジ端子タイプであるが、いわゆるピン端子タイプの端子１５がケース６の内側に形成されてもよい。またピン端子タイプの端子１５と端子接続用パターン１４とが、ボンディングワイヤ８により電気的に接続されてもよい。

以上のように半導体素子７などが収納されたケース６内の空隙領域１３（図４参照）を充填するように、絶縁用の封止樹脂であるたとえばシリコーンゲルが注入される。これにより第１絶縁層２および第２絶縁層４などの積層構造は封止される。その後、図示されないフタが被せられ、電力用半導体モジュール１００が完成する。

次に、本実施の形態の作用効果について説明する。
まず本実施の形態においては、第１絶縁層２と第２絶縁層４とが互いに積層されるように配置されるため、第１配線パターン３と重畳する部分を含むように、第２配線パターン５が積層される。これにより、電力用半導体モジュール１００内部の配線インダクタンスを低減させることができる。このことについて、再度図１および図２を用いて説明する。

図１および図２を参照して、上記のように図１には３相分の半導体素子７（自己消弧型半導体素子７ａおよび還流用ダイオード７ｂ）が配置されている。たとえば図１の正極端子９Ｐから入った電流は、第１配線パターン３を通って図１の左側へ向けて流れ、上記３相分の半導体素子７（Ｕ相／Ｖ相／Ｗ相）のうちいずれか１相の自己消弧型半導体素子７ａおよび還流用ダイオード７ｂに流れる。その後電流は、第２配線パターン５を通って図１の右側へ向けて流れ、図１の負極端子９Ｎに抜ける。つまりこの電流経路においては、積層された第１配線パターン３と第２配線パターン５とに流れる電流の向きが互いに逆方向になる。

第１配線パターン３と第２配線パターン５とに流れる電流の向きが互いに逆方向であるため、これらの電流値の時間変化率ｄｉ／ｄｔに比例して発生する磁束の向きも互いに反対方向となる。第１配線パターン３と第２配線パターン５とは互いに重畳しているため、これらに流れる電流による磁束は互いに打ち消しあうことになる。磁束が大きいほどインダクタンスは大きくなるため、この磁束の打ち消しあいにより、電力用半導体モジュール１００内部の配線インダクタンスを低減させることができる。これにより、大きなサージ電圧が発生して当該電力用半導体モジュール１００が損傷を起こし、その信頼性が低下する不具合が発生する可能性を低減することができる。また配線インダクタンスを低減することにより、半導体素子７（に搭載された素子Ｓ１，Ｓ２）などを高速スイッチングさせることができる。

次に、本実施の形態においては、互いに積層された第１絶縁層２および第２絶縁層４がいずれもセラミックス材料により形成されている。このため第１絶縁層２および第２絶縁層４はともにセラミックスの優れた熱伝導性による放熱能力が高くなり、かつ第１絶縁層と第２絶縁層との熱膨張係数の差が小さくなる。このことから、電力用半導体モジュール１００の駆動時にたとえば半導体素子７が大量に発熱しても、この熱は第１絶縁層２および第２絶縁層４を伝って速やかに電力用半導体モジュール１００の外部に放出させることができる。また第１絶縁層２と第２絶縁層４との熱膨張係数の差が小さいため、たとえば第１絶縁層２と第２絶縁層４とのいずれか一方のみが大きく膨張することにより両者の間に大きな熱応力が加わり破損するなどの不具合の発生が抑制できる。以上により、本実施の形態の電力用半導体モジュール１００の信頼性を大幅に向上させることができる。

第１絶縁層２と第２絶縁層４とは、それらの熱膨張係数の差が小さい（熱膨張係数が互いに同程度のものである）ことにより、両者の加熱時に両者間に生じる熱応力を低減させることができ、かつ信頼性を向上させることができる。熱膨張係数に大きな差が生じない限り、第１絶縁層２と第２絶縁層４とは異なるセラミックス材料により形成されていてもよい。具体的には第１絶縁層２はアルミナ系のセラミックス材料などにより、第２絶縁層４はガラス系のセラミックス材料により、それぞれ形成されることが好ましい。

第１絶縁層２および第２絶縁層４としてセラミックス材料が用いられれば、たとえばこれらが樹脂材料により形成された場合に熱応力により剥離し、剥離した部分における絶縁性が不良になる（電力用半導体モジュール全体の信頼性が低下する）などの問題が発生する可能性を低減することができる。

第１絶縁層２はその真上に直接半導体素子７が搭載（接合）される。半導体素子７は駆動時に大量の熱を発生するため、これを搭載する第１絶縁層２には特に高い放熱性が要求される。このため第１絶縁層２としては、高放熱用途で一般的な窒化アルミニウム、窒化珪素、アルミナ系のセラミックス材料からなる群から選択されるいずれかが用いられることが好ましい。一方、第２絶縁層４はその真上に半導体素子７が搭載されないため、第１絶縁層２ほどの高い放熱性（熱伝導率）は要求されない。このため第２絶縁層４は第１絶縁層２よりも焼成温度が低くてもよく、第２絶縁層４がたとえばガラスを含む（ガラス系の）セラミックス材料である低温同時焼成セラミックスにより形成されれば、低コスト化が可能となる。ここで低温同時焼成セラミックスとは、導電性材料と当該セラミックスとを１０００℃未満にて同時に焼結可能なセラミックス材料を意味している。

次に、本実施の形態においては半導体素子７が平面視において第２絶縁層４が形成される領域以外の領域に、つまり第１絶縁層２上に（第１絶縁層２において）配置されている。このためたとえば半導体素子７が第２絶縁層４上に載置される場合に比べて、半導体素子７からベース板１まで、図３〜図５の上下方向（厚み方向）に熱が移動すべき距離が短くなるため、いわゆる熱抵抗が小さくなる。このため本実施の形態においては、たとえば半導体素子７が第２絶縁層４上に載置される場合に比べて、いっそう放熱を容易にすることができる。

また本実施の形態の半導体素子７（半導体チップ）がワイドバンドギャップ半導体材料、たとえば炭化珪素、窒化ガリウムおよびダイヤモンドからなる群から選択されるいずれかにより形成されれば、上記の各作用効果を維持しつつ電力用半導体モジュール１００の低損失化が可能になる。またこれにより電力用半導体モジュール１００を用いて構成される電力変換装置の高効率化が可能になる。またこのような電力用半導体モジュール１００は耐電圧性が高く許容電流密度も高いため、電力変換装置の小型化が可能となる。なお複数の半導体素子７のうち一部の半導体素子７のみがワイドバンドギャップ半導体により形成されてもよい。

さらにワイドバンドギャップ半導体は耐熱性が高いため高温動作が可能であり、電力変換装置におけるヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力変換装置をいっそう小型化することができる。

（実施の形態２）
本実施の形態の電力用半導体モジュールは、以下に述べる点において実施の形態１の電力用半導体モジュール１００と異なっている。まず図６〜図９を用いて、本実施の形態の電力用半導体モジュールの構成について説明する。図６〜図９を参照して、基本的に図６は実施の形態１の図１に、図７は実施の形態１の図３に、図８は実施の形態１の図４に、図９は実施の形態１の図５に、それぞれ対応する。

本実施の形態の電力用半導体モジュール２００は、実施の形態１の電力用半導体モジュール１００と比較して、第１絶縁層２および第２絶縁層４が複数の領域に分割されている点において異なっている。具体的には、たとえば図６〜図８の左右方向に関して６列（３相）並ぶ半導体素子７が、左側の４列（２相：Ｕ相およびＶ相）分と右側の２列（１相：Ｗ相）分とに分割されるように、第１絶縁層２と第２絶縁層４とが２つに分割されている。これに伴い第１配線パターン３および第２配線パターン５も同様に、図６〜図８の左右方向に関して２つの領域に分割されている。ただし分割された左側の第１配線パターン３と右側の第１配線パターン３と、および左側の第２配線パターン５と右側の第２配線パターン５とはそれぞれボンディングワイヤ８により互いに電気的に接続されている。

なお本実施の形態の電力用半導体モジュール２００は、以上の点においてのみ電力用半導体モジュール１００と異なっており、他の点においては基本的に電力用半導体モジュール１００と同様である。このため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、本実施の形態の作用効果について説明する。
セラミックスからなる第１絶縁層２および第２絶縁層４は、金属からなるベース板１とは熱膨張係数が大きく異なっている。このため半導体素子７の駆動時の発熱により、第１絶縁層２および第２絶縁層４とベース板１との熱膨張係数差により大きな応力が発生する。これにより、特に第１絶縁層２および第２絶縁層４の平面視における面積が大きければ、第１絶縁層２および第２絶縁層４にクラックなどの損傷が生じやすくなる。この応力による損傷は、特に第１絶縁層２および第２絶縁層４の平面視におけるサイズが大きくなれば生じやすくなる。

そこで、特に第１絶縁層２および第２絶縁層４の平面視におけるサイズがたとえば５０ｍｍ×５０ｍｍ程度以上に大きくなる場合には、電力用半導体モジュール２００のようにこれを複数の領域に分割して用いられる場合が多い。このようにすれば、上記の熱応力による第１絶縁層２および第２絶縁層４の破損を抑制することができる。

なお分割された左側の第１配線パターン３と右側の第１配線パターン３と、および左側の第２配線パターン５と右側の第２配線パターン５とがそれぞれボンディングワイヤ８により互いに電気的に接続される。これにより、実施の形態１の積層された配線パターン３，５と同様の理由に基づき、積層された配線パターン３，５による低インダクタンス化ができる。またこのように分割された複数の第１配線パターン３（第２配線パターン５）同士がボンディングワイヤ８により接続されれば、どのような容量を有する電力用半導体モジュールに対しても配線パターンの低インダクタンス化を実現することができる。

図６においては、下層の分割された第１配線パターン３同士を電気的に接続する複数本のボンディングワイヤ８と、上層の分割された第２配線パターン５同士を電気的に接続する複数本のボンディングワイヤ８とが、互いに図の上下方向に隣り合うように配置（配線）されている。実施の形態１において積層された第１配線パターン３と第２配線パターン５とに流れる電流の向きが互いに逆方向になるのと同様に、第１配線パターン３同士をつなぐボンディングワイヤ８と第２配線パターン５同士をつなぐボンディングワイヤ８とに流れる電流の向きが互いに逆方向になる。このためこれらのボンディングワイヤ８が互いに隣り合うように配置されることにより、これらを流れる電流による磁束が互いに打ち消しあうようにすることができ、低インダクタンス化を実現することができる。

なお上記と同様の理由により、たとえば第１配線パターン３同士をつなぐボンディングワイヤ８と第２配線パターン５同士をつなぐボンディングワイヤ８とが互いにたとえば図７の上下方向（厚み方向）に積層されるようにした場合においても、上記と同様の低インダクタンス化の作用効果を得ることができる。この場合は、各ボンディングワイヤ８に印加される電位が異なることを考慮しつつボンディングワイヤ８の配置される図７の上下方向（厚み方向）の高さ（位置）を設計する必要がある。しかし空隙領域１３内は最終的にはシリコーンゲルなどにより封止されるため、複数のボンディングワイヤ８同士が互いに接触（短絡）しないように配線されれば、この方法も低インダクタンス化を実現するために有効な方法である。

（実施の形態３）
本実施の形態の電力用半導体モジュールは、以下に述べる点において実施の形態１の電力用半導体モジュール１００と異なっている。まず図１０〜図１３を用いて、本実施の形態の電力用半導体モジュールの構成について説明する。図１０〜図１３を参照して、基本的に図１０は実施の形態１の図１に、図１１は実施の形態１の図３に、図１２は実施の形態１の図４に、図１３は実施の形態１の図５に、それぞれ対応する。

本実施の形態の電力用半導体モジュール３００は、たとえば図１０に示すように、第１絶縁層２が複数の領域に分割されている。具体的には、第１絶縁層２は、図１０のベース板１上の上側の領域から右側の領域までＬ字状に屈曲しながら延びる領域と、図１０の左下の領域に矩形状に延びる領域との２つに分割されている。このように、少なくとも第１絶縁層２が複数の領域に分割されている点においては実施の形態２の電力用半導体モジュール２００と同様である。

しかし特に図１１〜図１３に示すように、本実施の形態の第２絶縁層４は、前者の図１０のベース板１上の上側の領域から右側の領域までＬ字状に屈曲しながら延びる第１絶縁層２のみに重畳するように配置されており、後者の図１０の左下の領域に矩形状に延びる第１絶縁層２の上には配置されていない。本実施の形態においても他の実施の形態と同様に、複数の半導体素子７は第２絶縁層４が形成される領域以外の領域に配置されるが、具体的には図１０の左下の領域に矩形状に延びる第１絶縁層２の上にすべて（ここでは合計１２）の半導体素子７が配置されている。すなわち本実施の形態の半導体素子７は、第２絶縁層４が積層された第１絶縁層２とは別個の独立した第３絶縁層２０上に載置されている。

図１１に示すように、半導体素子７が載置された第３絶縁層２０の上側の表面上には、第１絶縁層２の上側の表面上と同様に第１配線パターン３が形成されており、その第１配線パターン３上にはんだ１２により半導体素子７が接合されている。つまり半導体素子７が載置される領域においては、第１絶縁層２が第３絶縁層２０に置き換わっている点においてのみ実施の形態１などと異なっているが、他の点については基本的に実施の形態１などと同様である。

また図１２に示すように、半導体素子７が載置されない第１絶縁層２の上側の表面上には、実施の形態１などと同様に第１配線パターン３が形成され、その上には、第２絶縁層４が積層され、その上側の表面上に実施の形態１などと同様に第２配線パターン５が形成される。

図１０および図１３に示すように、第３絶縁層２０上の第１配線パターン３と、半導体素子７が載置される領域以外の領域の（第１絶縁層２と第２絶縁層４との積層構造を有する）第１絶縁層２上の第１配線パターン３とは、ボンディングワイヤ８により電気的に接続されている。また第１絶縁層２と第２絶縁層４との積層構造における第２配線パターン５と、半導体素子７とについてもボンディングワイヤ８により電気的に接続されている。

その他、図１１〜図１３に示すように、本実施の形態において第１絶縁層２と第２絶縁層４は、これらの間にはんだ１２を挟むことなく単に両者が積層された状態で焼成により固着された構成を有している。ただし本実施の形態においても実施の形態１，２と同様に、はんだ１２により第１絶縁層２と第２絶縁層４とが接合された構成が用いられてもよい。

本実施の形態において、第１絶縁層２および第２絶縁層４がともに低温同時焼成セラミックスにより形成される場合には、これら同士が積層された状態で（これらの間にはんだ１２を挟むことなく）焼成されることにより固定されてもよい。低温同時焼成セラミックスはこのような焼成方法を用いることが可能な場合がある。

なお本実施の形態の電力用半導体モジュール３００は、以上の点においてのみ電力用半導体モジュール１００と異なっており、他の点においては基本的に電力用半導体モジュール１００と同様である。このため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、本実施の形態の作用効果について説明する。
まず半導体素子７が載置されない領域においては、第１絶縁層２上の第１配線パターン３と、第２絶縁層４上の第２配線パターン５とが積層された構成を有する。このため実施の形態１などと同様に、第１配線パターン３と第２配線パターン５とによる低インダクタンス化が実現できる。

一方、半導体素子７が載置される第３絶縁層２０は、第１絶縁層２と同一の層としてベース板１の上側の表面上にはんだ１２により接合されているものの、第１絶縁層２とは別個の部材として載置されている。したがって第３絶縁層２０は第１絶縁層２と同一の層として同一部材により同時に形成されてもよいが、第１絶縁層２とは異なる部材として形成されてもよい。

したがって、たとえば本実施の形態においては、第１絶縁層２および第２絶縁層４がともにたとえば低温同時焼成セラミックスにより形成され、第３絶縁層２０がより高温で焼成され熱伝導性が非常に高いいわゆる高温同時焼成セラミックスにより形成されるように、各絶縁層の材料を調整することができる。より具体的には、第１絶縁層２および第２絶縁層４としてたとえばガラス系のセラミックス材料（低温同時焼成セラミックス）が用いられ、第３絶縁層２０としてたとえば高放熱用途で一般的な窒化アルミニウム、窒化珪素、アルミナ系のセラミックス材料からなる群から選択されるいずれかが用いられることが好ましい。

実施の形態１，２においては基本的に第１絶縁層２と第２絶縁層４とを構成するセラミックス材料を互いに異なるものとしているが、本実施の形態においては第１絶縁層２と第２絶縁層４とを同一の材料により構成することができる。ここで高温同時焼成セラミックスとは、導電性材料と当該セラミックスとを１５００℃以上にて同時に焼結可能なセラミックス材料を意味している。ただし本実施の形態においても実施の形態１と同様に、第１絶縁層２は第２絶縁層４より焼成温度が高いセラミックス材料からなってもよい。

このようにすれば、半導体素子７が載置される領域における第３絶縁層２０の高い熱伝導性を確保し、かつ半導体素子７が載置される領域以外の領域の第１絶縁層２および第２絶縁層４の低コスト化を図ることができる。したがってたとえば平面視におけるベース板１上のほぼ全面に高い熱伝導性を有するセラミックス材料の絶縁層が形成される実施の形態１，２に比べて絶縁層２，４，２０全体のコストを低減することができるとともに、高い熱伝導性による電力用半導体モジュール３００の高い信頼性を確保することができる。

その他、本実施の形態の半導体素子７のベース板１側（図１１などの下側）における配置構成は、（第３絶縁層２０は実施の形態１の第１絶縁層２と同様であると考えられるため）実施の形態１などと同様であり、セラミックスの絶縁層が１層のみ配置されている。このようにすれば、半導体素子７からベース板１まで、図３〜図５の上下方向（厚み方向）に熱が移動すべき距離を実施の形態１，２と同等とすることができる。このため、半導体素子７の発生する熱を外部に放出するためのいわゆる熱抵抗を実施の形態１，２と同等に低くすることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ ベース板、２ 第１絶縁層、３ 第１配線パターン、４ 第２絶縁層、５ 第２配線パターン、６ ケース、７ 半導体素子、８ ボンディングワイヤ、９，９Ｎ，９Ｐ，１５ 端子、９Ｎ１ 下段端子、９Ｎ２ 上段端子、９Ｎ３ 端子ネジ部、１１ 接合用パターン、１２ はんだ、１３ 空隙領域、１４ 端子接続用パターン、２０ 第３絶縁層、１００，２００，３００ 電力用半導体モジュール、１１０ コンデンサ、Ｄ１，Ｄ２ ダイオード、Ｒ 転流ループ、Ｓ１，Ｓ２ 素子、ＳＤ１，ＳＤ３ 正極側アーム、ＳＤ２，ＳＤ４ 負極側アーム。

Claims (11)

1. 第１絶縁層と、
   前記第１絶縁層上の少なくとも一部に形成された第１配線パターンと、
   前記第１配線パターン上の少なくとも一部に積層された第２絶縁層と、
   前記第２絶縁層上の少なくとも一部に、前記第１配線パターンと重畳する部分を含むように形成された第２配線パターンと、
   平面視において前記第２絶縁層が形成される領域以外の領域に配置された半導体素子とを備え、
   前記第１絶縁層と前記第２絶縁層とはともにセラミックス材料により形成された、電力用半導体モジュール。
2. 前記半導体素子は、前記第１絶縁層において、前記第２絶縁層が形成される領域以外の領域上に配置されている、請求項１に記載の電力用半導体モジュール。
3. 前記第１絶縁層は前記第２絶縁層よりも焼成温度の高いセラミックス材料からなる、請求項２に記載の電力用半導体モジュール。
4. 前記第２絶縁層は低温同時焼成セラミックスからなる、請求項３に記載の電力用半導体モジュール。
5. 前記第１絶縁層としてアルミナ系のセラミックス材料が使用され、前記第２絶縁層としてガラス系のセラミックス材料が使用される、請求項４に記載の電力用半導体モジュール。
6. 前記第１絶縁層は複数の領域に分割されている、請求項１〜５のいずれか１項に記載の電力用半導体モジュール。
7. 前記半導体素子は、前記第２絶縁層が積層された前記第１絶縁層とは別個の第３絶縁層上に載置されている、請求項１に記載の電力用半導体モジュール。
8. 前記第１絶縁層は前記第２絶縁層よりも焼成温度の高いセラミックス材料からなる、請求項７に記載の電力用半導体モジュール。
9. 前記第３絶縁層は高温同時焼成セラミックスからなる、請求項７または８に記載の電力用半導体モジュール。
10. 前記半導体素子はワイドバンドギャップ半導体により構成される、請求項１〜９のいずれか１項に記載の電力用半導体モジュール。
11. 前記ワイドバンドギャップ半導体は炭化珪素、窒化ガリウムおよびダイヤモンドからなる群から選択されるいずれかである、請求項１０に記載の電力用半導体モジュール。

Images