JP2007012726A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007012726A
JP2007012726A JP2005189112A JP2005189112A JP2007012726A JP 2007012726 A JP2007012726 A JP 2007012726A JP 2005189112 A JP2005189112 A JP 2005189112A JP 2005189112 A JP2005189112 A JP 2005189112A JP 2007012726 A JP2007012726 A JP 2007012726A
Authority
JP
Japan
Prior art keywords
insulating substrate
main surface
semiconductor device
insulating layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005189112A
Other languages
English (en)
Other versions
JP4810898B2 (ja
Inventor
Yuji Iizuka
祐二 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005189112A priority Critical patent/JP4810898B2/ja
Publication of JP2007012726A publication Critical patent/JP2007012726A/ja
Application granted granted Critical
Publication of JP4810898B2 publication Critical patent/JP4810898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

【課題】半導体チップをマウントした絶縁基板について、その主面側に形成した導体パターンの構築を改良して絶縁基板の熱抵抗を低減し、熱放散性の向上化を図る。
【解決手段】絶縁基板4の主面に半導体チップ(IGBT6a,FWD6b)をマウントし、該半導体チップの上面電極とその電極に対応して絶縁基板に形成した配線用パターンとの間をワイヤ7で配線した半導体装置において、配線用パターンをパターン4c〜4f分けた上で、半導体チップをマウントする主面導体パターン4a,4bの上面周域に積層したセラミック絶縁層11を介して2階建て式に層設する。これにより、配線用パターンに規制されることなく主面導体パターンの投影面積を拡張し、半導体チップからの熱流束を基板の面方向に広く分散させて絶縁基板の熱抵抗低化が図れる。
【選択図】 図1

Description

本発明は、インバータ装置などに適用するパワー半導体モジュール、例えばIGBTモジュールを対象とした半導体装置のパッケージ構造に関する。
近年、頭記のインバータ装置は産業用から家電製品まで適用範囲が拡大しており、これに伴うパワー半導体モジュールの小形化,高信頼性の要求に対応するために、放熱性の高いパッケージの開発が重要課題となっている。
ここで、パワー半導体モジュールの一般的なパッケージ構造を図5に示す。図において、1はモジュールの支持板を兼ねた放熱用金属ベース、2はアルミナなどのセラミック板3の表,裏両面に導体パターン(銅箔)4,5を形成して前記金属ベース1に載置接合した絶縁基板(例えばDirect Copper Bonding基板)、6は絶縁基板2の主面側に形成した導体パターン(回路パターン)4にマウントした半導体チップ(例えばIGBT(Insulated Gate-Bipolar Transistor))、7は半導体チップ6の上面側電極(エミッタ,ゲート)とこれに対応する主面側の回路パターンとの間に配線したワイヤリード、8は外囲樹脂ケース、9はヒートシンク(放熱フィン)であり、通電に伴い半導体チップ6に生じた発熱は絶縁基板2,金属ベース1を伝熱経路としてヒートシンク9に伝熱して系外に放熱される。
一方、上記したパワー半導体モジュールの絶縁基板2に関して、絶縁基板2の熱抵抗を低めてパッケージの放熱性を向上するために、金属に比べて伝熱性の低いセラミック板3の厚みを薄くし、逆に導体パターン4,5の銅箔を厚くして半導体チップ6の発生熱流束を絶縁基板2の面方向に分散させ、セラミック板3の単位面積当たりの熱流束を低めて熱抵抗を低減させるようにした絶縁基板が提唱され、その開発が進められている(例えば、非特許文献1参照)。
西村,望月,高橋,「新絶縁基板を用いた次世代IGBTモジュール技術」,富士時報,富士電機ホールディングス株式会社,平成16年9月10日,第77巻,第5号,p.321−325
ところで、前述の絶縁基板(非特許文献1参照)について、熱抵抗の低減効果を有効に発揮させるには、絶縁基板の導体パターンについて次記のような設計上の配慮が必要である。すなわち、絶縁基板2の主面側に形成した導体パターン4については、半導体チップ6をマウントするパターン面域がチップを中心としてその周囲に広がる広い投影面積を確保することが必要であり、このパターンの投影面積が小さく、またパターンが分断していたりパターンの輪郭が複雑に入り組んだりしていると、半導体チップから生じた熱流束の面方向への広がりが制限され、結果として導体パターンの厚みを厚くしたことによる熱抵抗化の低減効果が十分に発揮できなくなる。
これに対し、現状では半導体モジュールのパッケージ小形化の要求から絶縁基板の外形サイズが制約されることに加えて、従来構造の絶縁基板は主面側の導体パターン4が、半導体チップ6をマウントするパターンとワイヤ7を接続するパターンとに分けてセラミック板3の面上に分散形成されていることから、半導体チップに生じた熱流束の面方向への広がりが制限を受けるようになる。
すなわち、図6(a)は2素子組のIGBTモジュールを例にした従来の組立構造図、図6(b)はその等価回路図であり、6aはIGBT、6bはFWD(Free Wheeling Diode)、C1,C2E1,E2はIGBTのコレクタ,エミッタに対応する主回路端子、G1,G2はゲート端子の記号を表し、上アームのIGBTと下アームのIGBTが図示の導体パターン,ワイヤリードを介して直列に接続されている。なお、10は外部端子であり、該端子は図4に示した外囲ケース8にインサート成形してケースから外部に引き出すようにしている。
ここで、絶縁基板2の主面側に形成した導体パターンは、図示のように上アームと下アームのIGBT6a,FWD6bを組別に分けてマウントするパターン4a,4bと、前記の各端子に対応するリード接続用の配線用パターン4c,4d,4eと切り離してセラミック板3の面上にパターン形成されている。
図6(a)から判るように、従来の絶縁基板2ではその主面側の導体パターンが複数のパターン4a〜4eに分けてセラミック板3の面上に分断形成されており、特にIGBT6a,FWD6bの半導体チップをマウントするパターン4a,4bについて見ると、ワイヤリード7の配線経路との関連付けからパターン輪郭が入り組んだ形状になっており、また下アームのパターン4bには上アームのパターン4aの側方に向けて延在する狭隘なパターン部を形成し、ここに上アームのIGBT,FWDの上面電極から引き出したリードワイヤ7を接続して上アームと下アームの回路を直列接続するようにしている。
このために、半導体チップ(IGBT6a,FWD6b)からの熱流束は、パターン4a,4bの投影面積,輪郭形状に規制されて絶縁基板2の面方向へ十分に広がることができず、このままでは非特許文献1に述べられている熱抵抗の低減,熱放散性の向上効果を十分に発揮させることが困難となる。
本発明は上記の点に鑑みなされたものであり、半導体チップをマウントした絶縁基板について、その主面側に形成した導体パターンの構築に工夫の手を加えることにより、絶縁基板の熱抵抗低減,放熱性向上と併せて、パッケージのコンパクト化が図れるように改良した半導体装置を提供することを目的とする。
上記目的を達成するために、本発明によれば、絶縁基板の主面に半導体チップをマウントし、該半導体チップの上面電極とその電極に対応して絶縁基板の主面側に形成した配線用パターンとの間をリード配線した半導体装置において、
前記配線用パターンを、絶縁基板の主面側に形成して半導体チップをマウントする主面導体パターンの上に絶縁層を介して層設するものとし(請求項1)、具体的には次記のような態様で構成することができる。
(1)前記の配線用パターンをセラミック絶縁層の上面に形成し、該セラミック絶縁層の裏面をメタライズした上で絶縁基板の主面導体パターンにろう付けする(請求項2)。
(2)前記の配線用パターンをセラミック絶縁層の上面に形成し、該セラミック絶縁層を絶縁基板の主面導体パターンに接着剤で固着する(請求項3)。
(3)前記の配線用パターンを、噴射成膜法により絶縁基板の主面導体パターン上に成膜したセラミック絶縁層の上面に形成する(請求項4)。
(4)また、前記各項の半導体装置において、絶縁基板の主面側導体パターンと導電接続する配線用パターンについては、その絶縁層に形成したスルーホールを介して絶縁基板の主面導体パターンに接続する(請求項5)、あるいはワイヤもしくはリボン状リードを介して絶縁基板の主面導体パターンに接続する(請求項6)。
(5)さらに、前記の配線用パターンを導体箔として絶縁層の上面からはみ出すように延長して形成し、その導体箔の延長部をパッケージ外方に引き出して外部端子として使用する(請求項7)。
上記の構成によれば、半導体チップをマウントする絶縁基板の主面導体パターンは、配線用パターンに制約されることなく、基板上の面域を最大に使ってパターン形成できる。これにより、主面導体パターンの投影面積を拡大して半導体チップからの熱流束を基板の面方向へ十分に分散させて絶縁基板の熱抵抗低減、放熱性の向上が図れる。
また、配線用パターンはセラミック絶縁層を介して絶縁基板の主面側に層設することで、そのセラミック絶縁層が補強材の役目を果たして絶縁基板の剛性,強度を高めることができてパッケージの信頼性が向上する。
加えて、前記の絶縁層を噴射成膜法(エアロゾルデポジッション法)により形成することで、基板との一体性を高めて信頼性,放熱性がより一層向上する。
さらに、前記の配線用パターンを導体箔として絶縁層の上面からはみ出すように延長して形成し、この延長部分を外部端子として使用するようにしたことで、外囲ケースの外部端子が不要となって部品点数の削減とともに、パッケージをコンパクトに構成できる。
以下、本発明の実施の形態を、図1,図2,図3に示した2素子組IGBTモジュールの実施例、および図4に示した最小構成の半導体装置の実施例に基づいて説明する。なお、図示の各実施例において、図5,図6(a)に対応する部材には同じ符号を付してその説明は省略する。また、図1〜図4において、(a)は平面図、(b)は(a)のX−X断面図である。
図1(a),(b)において、絶縁基板2に対してその主面側にはセラミック板3の面域を略二分するように主面導体パターン(銅箔)4a,4bが形成され、各導体パターン4a,4bの中央には図6(b)の上アーム,下アームに対応するIGBT6a,FWD6bの半導体チップがマウントされている。また、導体パターン4a,4bの周縁部には前記半導体チップの上面電極(IGBTのエミッタ,ゲート電極、FWDのカソード電極)に対応する配線用パターン4c〜4fがセラミック絶縁層11を介して2階建て式に層設されている。なお、図示の配線用パターン4c〜4eは図6(a)における各配線用パターンに対応し、配線用パターン4fは図6(a)における導体パターン4bの狭隘延長部に対応しており、各配線用パターンと半導体チップの上面電極との間にワイヤリード7を配線するようにしている。
上記のように配線用パターン4c〜4fを、半導体チップをマウントする絶縁基板2の主面導体パターン4a,4bの上に層設することにより、主面導体パターン4a,4bは、配線用パターン4c〜4fに制約されることなく、セラミック板3の面域を最大に使って形成できる。これにより、先記の非特許文献1で開示されているように、主面導体パターンの投影面積を拡大して半導体チップからの熱流束を面方向に十分分散させて絶縁基板の熱抵抗を低減し、パッケージの熱放散性を向上できる。
ここで、前記の配線用パターン4c〜4eは、絶縁基板2と同様な工法でセラミック絶縁層11の上面にあらかじめ成膜しておき、このセラミック絶縁層11を半導体モジュールの組立工程に合わせて次記のような接合方法で絶縁基板2の主面に層設することができる。すなわち、セラミック絶縁層11の裏面には、あらかじめ絶縁基板2の裏面側導体パターン5と同様な工法で銅箔を成膜するか、もしくはメタライズしておき、絶縁基板2の主面に半導体チップをマウントする工程で、同時にセラミック絶縁層11をろう付けする。あるいは、絶縁基板2の製造工程でセラミック絶縁層11を接合する。
また、前記工法とは別に、セラミック層11を接着剤(熱硬化性)で絶縁基板2の主面に固着することも可能である。さらに、絶縁基板2主面に微細粒子化したセラミック粉末を常温下で噴射する噴射成膜法(エアロゾルデポジッション法)によりセラミック絶縁層11を成膜した上で、このセラミック絶縁層11の上面にウエット処理によるメタルコーティングを施して配線用パターン4a〜4fを形成する方法もある。なお、この噴射成膜法は先記のろう付け法に比べて絶縁基板2に熱履歴が作用することもなく、かつ絶縁基板との一体性を高めることができて高信頼性の確保に有利な工法と言える。
また、図1に戻って、図示実施例では配線用パターン4fをセラミック絶縁層11とともに主面導体パターン4aと4bの間に跨がって層設した上で、セラミック絶縁層11に形成したスルーホール12を介して配線用パターン4fを下アーム(図6(b)の等価回路参照)に対応する主面導体パターン4bに導電接続するようにしている。
そして、前記の絶縁基板2の主面導体パターン4a,4bにマウントしたIGBT6a,FWD6bの各半導体チップの上面電極と配線用パターン4c〜4fとの間にワイヤリード7を図示のように配線し、続く工程では図5のように絶縁基板2を放熱用金属ベース1に載置接合し、さらに外囲ケース8を組み付けた上で、絶縁基板2の各パターン2a〜2eを外部端子10に配線し、最後に外囲ケース8の内部を樹脂封止して半導体モジュールが完成する。
次に、本発明の請求項6に対応する先記実施例1の応用例を図2(a),(b)に示す。すなわち、図1の実施例では、配線用パターン2fと主面導体パターン4bとの導電接続手段として、配線用パターン2fのセラミック絶縁層11にスルーホール12を設けているのに対して、この実施例ではリボン状のリード(銅箔)13を採用し、該リードの両端を配線用パターン4f,主面導体パターン4bに超音波接合して図6(b)の等価回路に示した上アームと下アームとの間を直列接続するようにしている。
図3(a),(b)は本発明の請求項7に対応する実施例を示すものである。この実施例はパッケージのコンパクト化,外部端子の部品削減化を狙いに、絶縁層11の上面に形成して絶縁基板2の周縁部分に層設した配線用パターン4c,4d,4eについて、そのパターンを導体箔(銅,アルミ箔)として絶縁層11の上面から側方にはみ出すように延長して形成する(図中の配線用パターン4d参照)。そして、モジュールの組立工程では絶縁層11から側方に延在する延長部分を絶縁基板2の輪郭に合わせて上方に起立させるように直角に折り曲げた上で、その先端部を外囲ケース8(図5参照)から外方に突き出して樹脂封止し、その導体箔を外部端子(G1,G2,E2)として使用するようにする。なお、この実施例では、主面導体パターン4a,4bのから引き出した外部端子(C1,C2E1)についても、前記と同様な箔状の延長部分を形成しておき、この延長部を起立させて外部端子として使用するようにしている。
これにより、外囲ケースにインサート成形する外部端子が不要となり、その分だけ部品点数の削減,パッケージの小形,コンパクト化が図れる。
次に、絶縁基板に1個の半導体チップをマウントした最小構成の半導体装置についての実施例を図4に示す。
図4(a),(b)において、絶縁基板2に対してその主面側にはセラミック基板3の面域に主面導体パターン(銅箔)4aが形成され、その導体パターン4aの中央には半導体チップとしてIGBT6aがマウントされている。また、導体パターン4aの周縁部には半導体チップの上面電極(半導体チップがIGBTの場合はエミッタ電極,ゲート電極、半導体チップがFWDである場合にはカソード)に対応する配線用パターン4d,4eがセラミック絶縁層11を介して層設されている。ここで、配線用パターン4d,4eはIGBT6aを中央にしてその左右両側に対向する辺に振り分けて平行に設けられており、外部端子10(E,C,G)は配線用パターン4d,4eのパターンエンドと対向する絶縁基板2の上辺側に一列に並べて設けられている。そして、各配線用パターン4d,4eとIGBT6aの上面電極(エミッタ電極,ゲート電極)との間にワイヤリード7を配線している。
上記のように構成することで、先記の実施例1と同様に、主面導体パターン4aの投影面積を拡大して半導体チップからの熱流束を面方向に十分分散させて絶縁基板2の熱抵抗を低減し、パッケージの熱放散性を向上させることができる。
なお、配線用パターン4d,4eの形成方法,および外囲ケース8(図5参照)への組み付け等については実施例1と同様であって説明を省略する。また、配線用パターン4d,4eを実施例3と同様に導体箔(銅箔あるいはアルミ箔)として絶縁層11の上面から側方へはみ出すように延長して形成し、この導体箔のはみ出し延長部分を上方に起立させて外部端子として使用することも可能である。
また、上述の各実施例は、いずれも図4で述べた構成の半導体モジュール(半導体チップをマウントした絶縁基板2を放熱用金属ベース1に載置)への適用について述べたが、これに限定されるものではなく、例えば半導体チップをリードフレームにマウントしてその周域を樹脂で封止した上で、放熱フィンに直付けするようにした樹脂封止型パッケージに適用しても同様な効果を奏することができる。
本発明の実施例1に対応する半導体装置の組立構造図で、(a)は平面図、(b)は(a)の矢視X−X断面図 本発明の実施例2に対応する半導体装置の組立構造図で、(a)は平面図、(b)は(a)の矢視X−X断面図 本発明の実施例3に対応する半導体装置の組立構造図で、(a)は平面図、(b)は(a)の矢視X−X断面図 本発明の実施例4に対応する半導体装置の組立構造図で、(a)は平面図、(b)は(a)の矢視X−X断面図 従来におけるパワー半導体モジュールの組立構造図 2素子組IGBTモジュールを例にした従来の半導体装置の組立構造図で、(a)はモジュール組立体の平面図、(b)は等価回路図
符号の説明
1 放熱用金属ベース
2 絶縁基板
3 セラミック板
4 主面側導体パターン
4a,4b 主面導体パターン
4c〜4f 配線用パターン
6 半導体チップ
6a IGBT
6b FWD
7 リードワイヤ
8 外囲ケース
10 外部端子
11 セラミック絶縁層
12 スルーホール
13 リボン状リード

Claims (7)

  1. 絶縁基板の主面に半導体チップをマウントし、該半導体チップの上面電極とその電極に対応して絶縁基板の主面側に形成した配線用パターンとの間をリード配線した半導体装置において、
    前記の配線用パターンを、絶縁基板の主面側に形成して半導体チップをマウントする主面導体パターンの上に絶縁層を介して層設したことを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、配線用パターンをセラミック絶縁層の上面に形成し、該セラミック絶縁層の裏面をメタライズした上で絶縁基板の主面導体パターンにろう付けしたことを特徴とする半導体装置。
  3. 請求項1記載の半導体装置において、配線用パターンをセラミック絶縁層の上面に形成し、該セラミック絶縁層を絶縁基板の主面導体パターンに接着して固着したことを特徴とする半導体装置。
  4. 請求項1記載の半導体装置において、配線用パターンを、噴射成膜法により絶縁基板の主面導体パターン上に成膜したセラミック絶縁層の上面に形成したことを特徴とする半導体装置。
  5. 請求項1ないし4記載の半導体装置において、絶縁基板の主面側導体パターンと導電接続する配線用パターンについては、その絶縁層に形成したスルーホールを介して絶縁基板の主面導体パターンに接続したことを特徴とする半導体装置。
  6. 請求項1ないし4記載の半導体装置において、絶縁基板の主面側導体パターンと導電接続する配線用パターンについては、ワイヤもしくはリボン状のリードを介して絶縁基板の主面導体パターンに接続したことを特徴とする半導体装置。
  7. 請求項1ないし4記載の半導体装置において、配線用パターンを導体箔として絶縁層の上面からはみ出すように延長して形成し、その延長部分をパッケージの外方に引き出して外部端子としたことを特徴とする半導体装置。
JP2005189112A 2005-06-29 2005-06-29 半導体装置 Active JP4810898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005189112A JP4810898B2 (ja) 2005-06-29 2005-06-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005189112A JP4810898B2 (ja) 2005-06-29 2005-06-29 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010112826A Division JP5477157B2 (ja) 2010-05-17 2010-05-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2007012726A true JP2007012726A (ja) 2007-01-18
JP4810898B2 JP4810898B2 (ja) 2011-11-09

Family

ID=37750871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005189112A Active JP4810898B2 (ja) 2005-06-29 2005-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JP4810898B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179205A1 (en) * 2012-05-29 2013-12-05 Visic Technologies Ltd. Semiconductor die package
JP2020150097A (ja) * 2019-03-13 2020-09-17 日亜化学工業株式会社 発光装置、発光モジュール及びその製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257255A (ja) * 1987-04-14 1988-10-25 Sumitomo Electric Ind Ltd 集積回路パツケ−ジ
JPH01212455A (ja) * 1988-02-19 1989-08-25 Fujitsu Ltd 電子部品用基体
JPH0281459A (ja) * 1988-09-16 1990-03-22 Sumitomo Electric Ind Ltd Icパッケージ
JPH05167006A (ja) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JPH05211257A (ja) * 1991-11-13 1993-08-20 Nec Corp 半導体集積回路の実装方法
JPH0645509A (ja) * 1992-07-21 1994-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0878619A (ja) * 1994-09-07 1996-03-22 Hitachi Ltd 電力用半導体装置
JPH08125117A (ja) * 1994-10-19 1996-05-17 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JPH09129822A (ja) * 1995-10-26 1997-05-16 Mitsubishi Electric Corp 半導体装置
JP2000208885A (ja) * 1999-01-08 2000-07-28 Kyocera Corp 配線基板
JP2003023137A (ja) * 2001-07-09 2003-01-24 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2004311685A (ja) * 2003-04-07 2004-11-04 Fuji Electric Holdings Co Ltd 電力用半導体装置
JP2005109017A (ja) * 2003-09-29 2005-04-21 Fujitsu Ltd キャパシタ素子

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257255A (ja) * 1987-04-14 1988-10-25 Sumitomo Electric Ind Ltd 集積回路パツケ−ジ
JPH01212455A (ja) * 1988-02-19 1989-08-25 Fujitsu Ltd 電子部品用基体
JPH0281459A (ja) * 1988-09-16 1990-03-22 Sumitomo Electric Ind Ltd Icパッケージ
JPH05211257A (ja) * 1991-11-13 1993-08-20 Nec Corp 半導体集積回路の実装方法
JPH05167006A (ja) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JPH0645509A (ja) * 1992-07-21 1994-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0878619A (ja) * 1994-09-07 1996-03-22 Hitachi Ltd 電力用半導体装置
JPH08125117A (ja) * 1994-10-19 1996-05-17 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JPH09129822A (ja) * 1995-10-26 1997-05-16 Mitsubishi Electric Corp 半導体装置
JP2000208885A (ja) * 1999-01-08 2000-07-28 Kyocera Corp 配線基板
JP2003023137A (ja) * 2001-07-09 2003-01-24 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2004311685A (ja) * 2003-04-07 2004-11-04 Fuji Electric Holdings Co Ltd 電力用半導体装置
JP2005109017A (ja) * 2003-09-29 2005-04-21 Fujitsu Ltd キャパシタ素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179205A1 (en) * 2012-05-29 2013-12-05 Visic Technologies Ltd. Semiconductor die package
JP2020150097A (ja) * 2019-03-13 2020-09-17 日亜化学工業株式会社 発光装置、発光モジュール及びその製造方法
JP7054429B2 (ja) 2019-03-13 2022-04-14 日亜化学工業株式会社 発光装置、発光モジュール及びその製造方法

Also Published As

Publication number Publication date
JP4810898B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
JP5975180B2 (ja) 半導体モジュール
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US20120244697A1 (en) Method for fabricating a semiconductor device
JP5369798B2 (ja) 半導体装置およびその製造方法
JP5136343B2 (ja) 半導体装置
JP2010129550A (ja) 電力用半導体モジュール
JP2004022601A (ja) 半導体装置
JP2008277817A (ja) 放熱モジュール及びその製造方法
JP6862896B2 (ja) 半導体装置及び半導体装置の製造方法
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2010129867A (ja) 電力用半導体装置
JP2019071412A (ja) チップパッケージ
KR101237566B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP5477157B2 (ja) 半導体装置
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP5857468B2 (ja) 半導体装置
JP2019013079A (ja) パワー半導体装置及びそれを用いた電力変換装置
JP4810898B2 (ja) 半導体装置
JP2008300627A (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
KR102016019B1 (ko) 고열전도성 반도체 패키지
JP5682511B2 (ja) 半導体モジュール
KR101409622B1 (ko) 반도체 패키지
JP2004048084A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Ref document number: 4810898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250