JPH05167006A - 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 - Google Patents

半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法

Info

Publication number
JPH05167006A
JPH05167006A JP3331829A JP33182991A JPH05167006A JP H05167006 A JPH05167006 A JP H05167006A JP 3331829 A JP3331829 A JP 3331829A JP 33182991 A JP33182991 A JP 33182991A JP H05167006 A JPH05167006 A JP H05167006A
Authority
JP
Japan
Prior art keywords
metal
metal layer
metal plate
ceramic substrate
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3331829A
Other languages
English (en)
Other versions
JP2656416B2 (ja
Inventor
Noriyoshi Arai
規由 新井
Hirofumi Omachi
洋文 大町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3331829A priority Critical patent/JP2656416B2/ja
Priority to US07/990,199 priority patent/US5291065A/en
Priority to DE69220653T priority patent/DE69220653T2/de
Priority to EP92311477A priority patent/EP0547877B1/en
Publication of JPH05167006A publication Critical patent/JPH05167006A/ja
Application granted granted Critical
Publication of JP2656416B2 publication Critical patent/JP2656416B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 制御素子の誤動作を防止して、装置の信頼性
を高める。 【構成】 第１のセラミック基板３０１の上面にパター
ンニングされた第１の金属板３１０を接合し、第１の金
属板３１０のエミッタ電極３１０Ｅの上に第２のセラミ
ック基板３２０を介して第２の金属板３３０を接合す
る。さらに第１の金属板３１０のコレクタ電極３１０Ｃ
の上に電力素子４を搭載するとともに、第２の金属板３
３０の上に制御素子５を搭載する。これにより第１の金
属板３１０と電力素子４からなる高電圧回路と、制御素
子５と第２の金属板３３０からなる制御（低電圧）回路
との間に、金属層のエミッタ電極３１０Ｅが介在され
る。 【効果】 エミッタ電極３１０Ｅがシールド材として機
能し、静電シールド効果により高電圧回路にかかるノイ
ズが制御回路に誘導されるのが防止されて、制御素子５
の誤動作が防止されるとともに装置の信頼性が高められ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、電力用半導体素子と
それを制御するための制御用半導体素子とを有する半導
体装置およびその製造方法に関する。また、この発明
は、上記半導体装置に用いられる複合基板および複合基
板の製造方法にも関連している。
【０００２】
【従来の技術】図１３は従来の半導体パワーモジュール
の一例を示す断面図、図１４はそのパワーモジュールに
用いられた複合基板を示す模式断面図である。図１３に
示すように、このパワーモジュール１００は、銅ベース
板１０１の上に複合基板（絶縁基板）１１０を備えてい
る。図１４に示すように、複合基板１１０は、セラミッ
ク基板１１１と、そのセラミック基板１１１の上下両面
にそれぞれ接合された銅板１１２，１１３とで構成され
ている。このうち銅板１１２は、その上に形成すべき電
子回路の形状に合わせてパターンニングされて、第１の
領域１１２ａと、第２の領域１１２ｂとに分離されてい
る。第１の領域１１２ａには、図１３に示すように高電
圧かつ大電流下で使用される電力用半導体素子（以下
「電力素子」と称す）１０３が取り付けられて、高電圧
回路が形成される。さらに、第２の領域１１２ｂ（図１
４参照）には、低電圧かつ小電流下で使用され、電力素
子１０３を制御するための制御用半導体素子（以下「制
御素子」と称す）１０４が取り付けられて、制御回路
（低電圧回路）が形成される。
【０００３】また、図１３において、第１の接続端子１
３１および第２の接続端子１３２を有するアウトサート
ケース１３０がその端部１３３において銅ベース板１０
１に接着されており、これによって複合基板１１０、電
力素子１０３および制御素子１０４はアウトサートケー
ス１３０の中に収容される。また、第１の接続端子１３
１と電気的に接続された第１の接続端子部１３１ａが銅
板１１２の第１の領域１１２ａにハンダ付けされて第１
の接続端子１３１と電力素子１０３とが電気的に接続さ
れる。さらに、第２の接続端子１３２と電気的に接続さ
れた第２の接続端子部１３２ａが第２の領域１１２ｂに
ハンダ付けされて第２の接続端子１３２と制御素子１０
４とが電気的に接続される。
【０００４】また、アウトサートケース１３１の中の下
部にはシリコンゲル１４１が充填されるとともに、上部
にはエポキシ樹脂１４２が充填される。
【０００５】このパワーモジュール１００において、第
２の接続端子１３２を介して制御素子１０４に制御信号
を与えると、制御素子１０４からの信号が電力素子１０
３に与えられて、電力素子１０３の駆動が制御される。
これにより、第１の接続端子１３１を介して電力素子１
０３に電気的に接続された負荷回路（図示省略）の駆動
が制御される。
【０００６】
【発明が解決しようとする課題】従来のパワーモジュー
ル１００では、高電圧回路と制御回路とがともに１枚の
セラミック基板１１１の上に配置されているため、高電
圧回路と制御回路との間にセラミック基板１１１を介し
たキャパシタンスが形成される。このとき負荷変動等、
外部からの要因によって高電圧回路にノイズが生じる
と、そのノイズがセラミック基板１１１によるキャパシ
タンスを介して制御回路に誘導されて制御素子１０４が
誤動作してしまう。このため、電力素子１０３も誤動作
してパワーモジュール１００の信頼性が低下するという
問題が生じる。
【０００７】この発明の第１の目的は、上記従来技術の
問題を解消し、制御素子の誤動作を防止して、信頼性が
高い半導体装置を提供することである。特にこの発明で
は、そのような新規な半導体装置を得るにあたって、セ
ラミック基板にクラックが発生するなどの新たな問題を
生じさせることなく、この第１の目的を達成するように
注意が注がれている。
【０００８】この発明の第２の目的は、上記第１の目的
を達成する半導体装置を製造できる半導体装置の製造方
法を提供することである。
【０００９】この発明の第３の目的は、半導体装置に用
いたときに、その半導体装置の信頼性が高くなる複合基
板を提供することである。
【００１０】この発明の第４の目的は、上記第３の目的
を達成する複合基板を製造できる複合基板の製造方法を
提供することである。
【００１１】
【課題を解決するための手段】上記第１の目的を達成す
るため、この発明の第１の構成の半導体装置は、(a)金
属ベース板と、(b) 金属ベース板の上に設けられた複合
基板とを備えている。
【００１２】そして、この複合基板は、(b-1) 金属ベー
ス板の上に接合された第１のセラミック基板と、(b-2)
第１のセラミック基板の上面に接合され、所定のパター
ンに加工されるとともに、第１のセラミック基板の上面
に平行な方向に配列した第１および第２の領域を有する
第１の金属板と、(b-3) 第１の金属板の第１の領域の上
面に接合された第２のセラミック基板と、(b-4) 第２の
セラミック基板の上面に接合され、所定のパターンに加
工された第２の金属板とを有している。
【００１３】この半導体装置は、さらに(c) 第１の金属
板の第２の領域の上面に搭載された電力用半導体素子
と、(d) 第２の金属板の上面に搭載され、電力用半導体
素子を制御するための制御用半導体素子とを備えてい
る。
【００１４】第１の金属板のうち少なくとも第２の領域
は、(b-3-1) 第１のセラミック基板の上面に接合された
第１の金属層と、(b-3-2)第１の金属層の上に固着され
た第２の金属層と、(b-3-3) 第２の金属層の上に固着さ
れた第３の金属層とを有する多層金属板となっている。
【００１５】第２の金属層は、第１および前記第３の金
属層の熱膨張係数よりも小さい熱膨張係数を有する材料
によって形成されている。
【００１６】さらに第１の金属板の第１の領域が定電位
に維持されるべき電極層である。
【００１７】第２の構成の半導体装置では、第１の構成
の半導体装置において、電力用半導体素子の動作基準電
極が第１の領域に電気的に接続されている。
【００１８】第３の構成の半導体装置は、(a) 金属ベー
ス板と、(b) 金属ベース板の上に設けられた複合基板と
を備えている。
【００１９】そして、この複合基板は、(b-1) 金属ベー
ス板の上に接合された第１のセラミック基板と、(b-2)
第１のセラミック基板の上面に接合され、所定のパター
ンに加工されるとともに、第１のセラミック基板の上面
に平行な方向に配列した第１および第２の領域を有する
第１の金属板と、(b-3) 第１の金属板の第１の領域の上
面に接合された第２のセラミック基板と、(b-4) 第２の
セラミック基板の上面に接合され、所定のパターンに加
工された第２の金属板とを有している。
【００２０】この半導体装置は、さらに(c) 第１の金属
板の第２の領域の上面に搭載された電力用半導体素子
と、(d) 第２の金属板の上面に搭載され、電力用半導体
素子を制御するための制御用半導体素子とを備えてい
る。
【００２１】第１の金属板のうち少なくとも第２の領域
は、(b-3-1) 第１のセラミック基板の上面に接合された
第１の金属層と、(b-3-2)第１の金属層の上に固着され
た第２の金属層と、(b-3-3) 第２の金属層の上に固着さ
れた第３の金属層とを有する多層金属板となっている。
【００２２】第２の金属層は、第１および前記第３の金
属層の熱膨張係数よりも小さい熱膨張係数を有する材料
によって形成されている。
【００２３】上記第２の目的を達成するため、この発明
の半導体装置の製造方法は、上記と同様の構造を持つ複
合基板を準備する工程と、この複合基板を金属ベース板
の上面に接合する工程と、複合基板に電力用半導体素子
および制御用半導体素子を搭載する工程とを含んでい
る。
【００２４】これにより、この発明の半導体装置を製造
できる。
【００２５】上記第３の目的を達成するため、この発明
の複合基板は、第１のセラミック基板と、その上面に接
合された第１の金属板と、第１の金属板の上面の所定領
域に接合された第２のセラミック基板と、第２のセラミ
ック基板の上面に接合された第２の金属板と、前記第１
のセラミック基板の下面に接合された第３の金属板とを
備える。
【００２６】複合基板は、第１の金属板を多層金属板に
より構成され、その多層金属板の中間層に熱膨張係数の
小さい金属層を設けている。
【００２７】上記第４の目的を達成するため、この発明
の第１の構成の複合基板の製造方法は、第１から第３の
金属層を有する多層金属板として所定のパターンに形成
された第１の金属板を準備する工程と、その第１の金属
板の下面を第１のセラミック基板の上面に接合する工程
と、第２のセラミック基板を第１の金属板の上面の所定
領域に接合する工程と、所定のパターンに形成された第
２の金属板を、第２のセラミック基板の上面に接合する
工程と、第３の金属板を前記第１のセラミック基板の下
面に接合する工程とを含んでいる。
【００２８】この発明の第２の構成の複合基板の製造方
法は、多層金属板を準備する工程と、第１のセラミック
基板の上面に多層金属板を接合して、その多層金属板を
エッチングすることにより所定のパターンを形成して第
１の金属板を形成する工程と、第２のセラミック基板の
上面に金属膜を接合して、その金属膜をエッチングする
ことにより所定のパターンを形成して第２の金属板を形
成する工程と、第１の金属板の上面の所定領域に第２の
セラミック基板を接合する工程と、第１のセラミック基
板の下面に第３の金属板を接合する工程とを含んでい
る。
【００２９】
【作用】この発明の半導体装置においては、電力用半導
体素子が搭載された第２の領域と、制御用半導体素子が
搭載された第２の金属板との間に、金属によって構成さ
れる第１の領域が介在される。このため、第１の領域が
シールド材として機能して、静電シールド効果によって
第２の領域側にかかるノイズは第２の金属板側に誘導さ
れない。
【００３０】特に、第１の金属板の第１の領域を定電位
に維持することにより、その第１の領域の電位変動が実
質的にゼロとなり、第２の領域側にかかるノイズが確実
にシールドされる。
【００３１】また、定電位に維持された第１の領域を、
電力用半導体素子の動作基準電極として利用できる。
【００３２】この発明の半導体装置の製造方法は、この
発明の半導体装置を製造するプロセスを特定している。
【００３３】また、この発明の複合基板およびその製造
方法は、この発明の半導体装置およびその製造に利用可
能である。
【００３４】
【実施例】＜第１実施例装置の構成＞図１はこの発明の
第１の実施例である半導体装置（パワーモジュール）Ｐ
Ｍ１を示す断面図、図２はその平面図である。同図に示
すように、このパワーモジュールＰＭ１は、銅ベース板
２の上に取付られた複合基板３を有している。複合基板
３は第１のセラミック基板３０１の下面に接合された第
３の金属板３４０、セラミック基板３０１の上面に接合
された複合基板（多層金属板）である第１の金属板３１
０、金属板３１０の上面に接合された第２のセラミック
基板３２０、そしてセラミック基板３２０上に接合され
た第２の金属板で構成されている。複合基板３の上には
電力素子４と制御素子５とが配置され、これらの各エレ
メントはアウトサートケース６内に収容されている。こ
のうち、銅ベース板２、複合基板３、電力素子４、制御
素子５等で構成される半製品（ワイアボンド完了品）の
断面図を図３に示し、その半製品の平面図を図４に示
す。さらに、図５に複合基板３の模式断面図を示す。
【００３５】図３および図５により、複合基板３を詳し
く説明する。複合基板３を構成する第１のセラミック基
板３０１の材料としては、たとえばアルミナ（Ａｌ2 Ｏ
3 ）や窒化アルミ（ＡｌＮ）を母材とするセラミックが
使用される。
【００３６】第１のセラミック基板３０１の上面には第
１の金属板３１０がハンダによって接合される。第１の
金属板３１０は２枚の銅板３１２，３１３の間にモリブ
デン板３１１を挟み込むようにこれらを相互に接合して
形成された複合金属板（多層金属板）となっている。さ
らに、第１の金属板３１０はその上に形成すべき電子回
路の形状に合わせてパターンニングされており（図３お
よび図４参照）、これによって、第１の金属板３１０
は、ベース電極３１０Ｂ、エミッタ電極３１０Ｅおよび
コレクタ電極３１０Ｃに分離されている。
【００３７】図３および図４に示すように、第１の金属
板３１０のコレクタ電極３１０Ｃには複数の電力素子４
がハンダによって固定されている。電力素子４は、たと
えばパワートランジスタである。電力素子４にはその下
面側にコレクタ領域が形成されており、そのコレクタ領
域がハンダを介してコレクタ電極３１０Ｃに電気的に接
続されている。さらに、電力素子４の上面側にはベース
領域およびエミッタ領域が形成されており、ベース領域
がアルミワイア３１４によってベース電極３１０Ｂに電
気的に接続されるとともに、エミッタ領域がアルミワイ
ア３１５によってエミッタ電極３１０Ｅに電気的に接続
されている。
【００３８】第１の金属板３１０のうちエミッタ電極３
１０Ｅに相当する部分の上には、上記第１のセラミック
基板３０１の素材と実質的に同一素材からなる第２のセ
ラミック基板３２０がハンダによって接合される。
【００３９】第２のセラミック基板３２０の上には、銅
板または銅合金板からなる第２の金属板３３０がハンダ
によって接合される。さらに、第２の金属板３３０はそ
の上に形成すべき電子回路の形状に合わせてパターンニ
ングされている。
【００４０】第１のセラミック基板３０１の下面には、
銅板または銅合金板からなる第３の金属板３４０がハン
ダによって接合される。
【００４１】また、ヒートシンクとして機能する銅ベー
ス板２の上には第３の金属板３４０の下面がハンダによ
って接合される。
【００４２】第２の金属板３３０の所定領域には電力素
子４を制御するための複数の制御素子５や、抵抗素子Ｒ
を含む受動素子がそれぞれハンダによって固定される。
制御素子５は、電力素子４よりも低い電圧で動作する集
積回路（ＩＣ）である。
【００４３】各制御素子５の接地端子は、アルミワイア
５ｇによってエミッタ電極３１０Ｅに電気的に接続され
る。さらに各制御素子５の出力端子は、図示しない導電
経路を介してベース電極３１０Ｂに電気的に接続され
る。そのような導電経路としては、たとえばアルミワイ
アや、セラミック基板３２０を貫くスルーホールなどを
使用することができる。
【００４４】一方、図１および図２に示すように、アウ
トサートケース６は、筒状の側壁部６０２と、その側壁
部の上端に接着された蓋部６０１とを有している。そし
て、側壁部６０２の下端が接着剤によって銅ベース板２
の端部に接着される。これにより、アウトサートケース
６の内部に複合基板３、電力素子４および制御素子５等
が収容される。
【００４５】また、アウトサートケース６の蓋部６０１
には複数の第１の電極端子６１０および複数の第２の電
極端子６２０が取り付けられる。蓋部６０１の下面側に
は第１の接続端子６１０に電気的に接続された第１の接
続端子部６１１が設けられており、その第１の接続端子
部６１１の下端が第１の金属板３１０のコレクタ電極３
１０Ｃにハンダによって接続される。これにより、電力
素子４のコレクタ領域Ｃがコレクタ電極３１０Ｃおよび
第１の接続端子部６１１を介して第１の電極端子６１０
に電気的に接続される。さらに、蓋部６０１の下面側に
は第２の電極端子６２０に電気的に接続された第２の接
続端子部６２１が設けられており、その第２の接続端子
部６２１の下端が第２の金属板３３０の所定領域にハン
ダによって接続される。これにより、制御素子５の入力
端子が第２の接続端子部６２１を介して第２の電極端子
６２０に電気的に接続される。
【００４６】一方、アウトサートケース６の内部の下半
部にはシリコンゲル７が充填されるとともに、上半部に
はエポキシ樹脂８が充填される。これにより、複合基板
３、電力素子５、制御素子６、および第１および第２の
接続端子部６１１，６２１がシリコンゲル７およびエポ
キシ樹脂８によって封止される。
【００４７】図６は、パワーモジュールＰＭ１の回路例
を示す等価回路図である。制御回路５Ａを構成する各制
御素子５の接地端子５０１および出力端子５０２は、そ
れぞれ電力素子５のエミッタＥおよびベースＢに接続さ
れる。また、制御素子５の電源端子５０３は外部の低電
圧電源に接続される。そして、電力回路４Ａを構成する
各電力素子４は制御回路５Ａからの出力信号に応答して
動作し、外部の高電圧電源から負荷回路９に流す主電流
を変化させる。
【００４８】＜実施例装置の特性と動作＞このパワーモ
ジュールＰＭ１の複合基板３においては、電力素子４を
含む高電圧回路と、制御素子５を含む低電圧回路（制御
回路）との間に、第１および第２のセラミック基板３０
１，３２０を介したキャパシタンスが形成されることに
なる。ところが、このパワーモジュールＰＭ１では、高
電圧回路と制御回路との間にエミッタ電極３１０Ｅから
なる複合金属層が介在されるとともに、このエミッタ電
極３１は接地されている。このため、このエミッタ電極
３１０Ｅがシールド材として機能し、シールド効果によ
って高電圧回路に生ずるノイズが制御回路に誘導される
事態が防止される。したがって、制御素子５の誤動作が
防止されて、装置の信頼性が高められる。
【００４９】また、この実施例の第１の金属板３１０
は、２枚の銅板３１２，３１３の間にモリブデン板３１
１が介挿された複合金属板となっている。そして、モリ
ブデン板３１１の熱膨張係数（３．０×１０-6〜４．０
×１０-6／度）は、銅板３１２，３１３の熱膨張係数
（１６．５×１０-6／度）よりも小さい。
【００５０】この場合、モジュールＰＭ１の動作時のヒ
ートサイクルにおいて、モリブデン板３１１が銅板３１
２，３１３の拘束部材として作用する。このため、ヒー
トサイクル時において第１の金属板３１０の熱膨張と第
１および第２のセラミック基板（熱膨張係数＝５．０×
１０-6／度）３０１，３２０の熱膨張との差を小さくす
ることができる。その結果、第１および第２のセラミッ
ク基板３０１，３２０に加わる熱ストレスが減少し、第
１および第２のセラミック基板３０１，３２０のクラッ
クの発生等が防止される。
【００５１】ところで、この実施例のパワーモジュール
ＰＭ１のように複合基板３の層の数を増加させると、第
２のセラミック基板３２０からヒートシンク（銅ベース
板２）までの区間を縦方向に拡散する熱の熱伝達経路長
は比較的長くなる。しかしながら、パワーモジュールＰ
Ｍ１の動作時に発生する熱のうちほとんどの熱は、電力
素子４を有する高電圧回路側から発生し、制御素子５を
有する制御回路からはごく少量の熱しか発生しない。そ
して、この実施例のパワーモジュールＰＭ１では、高電
圧回路を第２のセラミック基板３２０の上ではなく第１
のセラミック基板３０１の上に形成しているため、高電
圧回路から発生する熱の縦方向の熱伝達経路長はそれほ
ど長くはない。このため、高電圧回路側からの放熱性能
が低下することはない。また、制御回路から縦方向に拡
散する熱の熱伝達経路長は比較的長くなるが、上記した
ように制御回路から発生する熱は少量であるため、制御
回路からの放熱においても問題は生じない。
【００５２】＜複合基板３の製造方法＞複合基板３は、
以下に説明するように第１および第２の態様のいずれに
よっても製造することができる。第１の態様では複合基
板３の各板状部材のパターンニングを打ち抜き加工によ
り行った後にそれらの接合を行ない、第２の態様では複
合基板３の各板状部材の接合を行なった後に各部材のパ
ターンニングをエッチングにより行う。
【００５３】まず第１の態様では、第１および第２のセ
ラミック基板３０１，３２０、第１の金属板３１０のモ
リブデン板３１１および銅板３１２，３１３、並びに第
２および第３の金属板３３０，３４０を準備する。
【００５４】この場合、モリブデン板３１１および銅板
３１２，３１３を打ち抜き加工（プレス加工）により所
定のパターンに形成するとともに、第２の金属板３３０
も打ち抜き加工により所定のパターンに形成しておく。
さらに、第３の金属板３４０も打ち抜き加工により所定
の形状に形成しておく。
【００５５】そして、第３の金属板３４０、第１のセラ
ミック基板３０１、銅板３１２、モリブデン板３１１、
銅板３１３、第２のセラミック基板３２０および第２の
金属板３３０を、それらの各間に硬ロウを介在させた状
態で重ね合わせる。そして、これらを治具により挟み込
んで位置決めを図りながら、加熱処理により硬ロウを溶
融・固化させる。これにより、複合基板３が形成され
る。
【００５６】また、この例では、複合基板３の形成と、
第１の金属板３１０の積層構造の形成とを同時に行って
いるが、モリブデン板３１１および銅板３１２，３１３
の接合をあらかじめ行なって第１の金属板３１０を形成
し、その後に他の板材と接合して複合基板３を製造して
もよい。
【００５７】すなわち、後者の場合には、打ち抜き加工
によりそれぞれパターンニングされたモリブデン板３１
１および銅板３１２，３１３を、それらの各間に硬ロウ
を介在させた状態で重ね合わせる。そして、硬ロウを溶
融・固化させて第１の金属板３１０を作成する。
【００５８】そしてこのように第１の金属板３１０を準
備してから、第３の金属板３４０、第１のセラミック基
板３０１、第１の金属板３１０、第２のセラミック基板
３２０および第２の金属板３３０を、それらの各間に硬
ロウを介在させた状態で重ね合わせる。そして、これら
を治具により位置固定を図りながら、加熱処理により硬
ロウを溶融・固化させて接合する。
【００５９】なお、２枚の矩形の銅板の間に矩形のモリ
ブデン板が介挿された多層金属板を作成し、その多層金
属板を打ち抜き加工によりパターンニングして第１の金
属版３１０を形成するようにしてもよい。また、複合基
板３の各板状部材の接合を行なう際には、各板状部材を
順次に接合していくようにしてもよい。
【００６０】一方、複合基板３の製造方法の第２の態様
では、まず、矩形の第１のセラミック基板３０１の上
に、第１の銅板３１２とモリブデン板３１１と第２の銅
板３１３とをロウ材を挟んで重合わせ、それらを加熱し
て相互に接合する。つづいて第１のセラミック基板３０
１上の第１の銅板３１２、モリブデン板３１１および第
２の銅板３１３をエッチング処理により所定のパターン
に形成して、第１の金属板３１０を形成する。この場
合、矩形のモリブデン板の両側に矩形の銅板がそれぞれ
接合された多層金属板をあらかじめ準備しておき、その
多層金属板を第１のセラミック基板３０１の上に硬ロウ
により接合し、さらにその多層金属板をエッチングして
第１の金属板３１０を形成するようにしてもよい。
【００６１】次に、矩形の第２のセラミック基板３２０
の上に硬ロウにより矩形の銅板を接合する。つづいて、
その銅板をエッチング処理により所定のパターンに形成
して、第２の金属板３３０を形成する。
【００６２】次に、第２の金属板３３０とともに、第２
のセラミック基板３２０を第１の金属板３１０の上に硬
ロウにより接合する。
【００６３】さらに、第１のセラミック基板３０１の下
面に矩形の第３の金属板３４０を形成して複合基板３を
得る。
【００６４】上記第１の態様によれば、打ち抜き加工に
よって複合基板３の各板状部材を所定のパターンに形成
するため、比較的厚い金属板を使用して複合基板３を製
造できる。このため、この第１の態様では、特に大電流
下で使用するのに適した複合基板３を形成できる。
【００６５】また、第２の態様では各板部材をエッチン
グして所定のパターンを形成するため、微細なパターン
を得ることが容易であり、モジュールの小形化や集積化
に適しているという利点がある。
【００６６】＜パワーモジュール１の製造方法＞次に、
上述のように製造された複合基板３を用いて、パワーモ
ジュール１を製造する方法について説明する。
【００６７】まず、銅ベース板２の上面にハンダを塗布
する。
【００６８】その一方で図７に示すように、複合基板３
の所定位置にそれぞれハンダを介して電力素子４、制御
素子５および抵抗素子Ｒを搭載する。
【００６９】次に、図７に示される複合基板３を、上記
ハンダが塗布された銅ベース板２の上に載置して、図８
に示される構造を得る。
【００７０】次に、図８に示される半製品に加熱して各
ハンダを溶融・固化させる。これにより、銅ベース板
２、複合基板３、電力素子４、制御素子５および抵抗素
子Ｒを相互に結合する。この状態の半製品は、ベース組
み立て完了品と呼ばれる。なお、電力素子４は高温に耐
える構造を有しているため、ハンダの溶融のための加熱
によって変性することはない。また、制御素子５につい
ても、一般に２００度Ｃ程度の熱までに耐えるように構
成されているため、ハンダの溶融のために加熱する温度
では制御素子５に熱劣化が生ずることはない。
【００７１】次に、ベース組み立て完了品にワイア３１
４，３１５のボンディングを行う。これにより、図３に
示されるワイアボンド完了品が形成される。
【００７２】次に、複合基板３の第１および第２の金属
板３１０，３３０の上に選択的にハンダを塗布するとと
もに、アウトサートケース６の下端部に接着剤を塗布す
る。そして、上記ベース組み立て完了品にアウトサート
ケース６を上からかぶせ、接着剤によりアウトサートケ
ース６と銅ベース板２との接着を行うとともに、第１お
よび第２の接続端子部６１１，６２１と、第１および第
２の金属板３１０，３３０とのハンダ付けを行う。この
接着工程は加熱しつつ実行される。
【００７３】その後、ハンダ付け用に使用したフラック
スを洗浄する。そしてシリコンゲル７をアウトサートケ
ース６の内部に注入し、オーブンによって加熱キュアを
行う。さらに、アウトサートケース６の内部の残りの空
間にエポキシ樹脂８を注入し、オーブンによって同様の
加熱キュアを行う。これにより、図１に示すパワーモジ
ュールＰＭ１のアセンブリが完了する。
【００７４】＜第２の実施例＞図９に第２実施例のパワ
ーモジュールＰＭ２のワイアボンド完了品を示す。な
お、この図９に示されるワイアボンド完了品は上記第１
の実施例の図３に対応している。
【００７５】このパワーモジュールＰＭ２では、パター
ンニングされた第２の金属板３３０の一部がエミッタ電
極となっている。そして、そのエミッタ電極と電力素子
４のエミッタ領域とがアルミワイア３１５によって電気
的に接続されるとともに、エミッタ電極と制御素子５の
接地端子とが導電経路によって電気的に接続されてい
る。この場合、第１の金属板３１０のシールド領域３１
０Ｓは、フロート状態になっていてもよく、また、任意
の回路点に接続されていてもよい。
【００７６】その他の構成は、上記パワーモジュールＰ
Ｍ１の構成と同様である。
【００７７】このパワーモジュールＰＭ２によれば、高
電圧回路と制御回路との間に金属からなるシールド領域
３１０Ｓが介在されるため、シールド領域３１０Ｓのシ
ールド効果によって高電圧回路に生ずるノイズが制御回
路に誘導される事態が防止される。したがって、制御素
子５の誤動作が防止されて、装置の信頼性が高められ
る。
【００７８】＜第３の実施例＞図１０に第３実施例のパ
ワーモジュールＰＭ３のワイアボンド完了品を示す。同
図に示すように、このパワーモジュールＰＭ３では、第
１のセラミック基板３０１の上面側において、ベース電
極３１０Ｂおよびエミッタ電極３１０Ｅが単一層の銅板
によって構成されるとともに、コレクタ電極３１０Ｃが
２枚の銅板３１２，３１３の間にモリブデン板３１１が
挟み込まれた多層金属板によって構成されている。
【００７９】その他の構成は、上記第１の実施例のパワ
ーモジュールＰＭ１の構成と同様である。
【００８０】このパワーモジュールＰＭ３によれば、熱
ストレスに起因するクラックの発生等を有効に防止でき
る。
【００８１】すなわち、パワーモジュールＰＭ３の熱源
は主に電力素子４を有する高電圧回路であるということ
と、ヒートサイクル時において多層金属板のモリブデン
板３１１が銅板３１２，３１３の拘束部材として作用す
るということは、既述した通りである。このため、この
パワーモジュールＰＭ３のように高電圧回路の下のコレ
クタ領域３１０Ｃのみを多層金属板により構成すれば、
熱応力に関する問題はほぼ解消される。さらに他の領域
３１０Ｂ，３１０Ｅを安価な単一層の銅板により構成す
ることにより、コストの低減を図ることができる。
【００８２】＜複合基板の他の例＞パワーモジュールを
形成するための複合基板としては、図１１および図１２
にそれぞれ示される複合基板３Ａ，３Ｂを用いることも
できる。
【００８３】図１１に示される複合基板３Ａにおいて
は、制御素子を搭載する第２の金属板３３０が、第１の
金属板３１０と同様な多層金属板によって構成されてい
る。すなわち、第２の金属板３３０は、２枚の銅板３３
２，３３３の間にモリブデン板３３１を挟み込むように
これらを相互に接合して形成されるとともに、電子回路
の形状に合わせてパターンニングされている。
【００８４】その他の構成は、図５の複合基板３の構成
と同様である。
【００８５】この複合基板３Ａが用いられたパワーモジ
ュールでは、ヒートサイクル時においてモリブデン板３
３１が銅板３３２，３３３の拘束部材として作用する。
このため、第２の金属板３３０の熱膨張と第２のセラミ
ック基板３０１の熱膨張との差が小さくなる。その結
果、第２のセラミック基板３２０に加わる熱ストレスが
より一層減少する。
【００８６】図１２に示される第２の変形例の複合基板
３Ｂでは、第１のセラミック基板３０１の下面に接合さ
れる第３の金属板３４０が、２枚の銅板３４２，３４３
の間にモリブデン板３４１を挟み込むようにこれらを相
互に接合して形成される。
【００８７】その他の構成は、複合基板３Ａの構成と同
様である。
【００８８】この複合基板３Ｂが用いられたパワーモジ
ュールでは、ヒートサイクル時においてモリブデン板３
４１が銅板３４２，３４３の拘束部材として作用するた
め、第１のセラミック基板３０１に加わる熱ストレスが
より一層減少する。
【００８９】なお、複合基板３と同様に、これらの複合
基板３Ａ，３Ｂは、各金属板のパターニング後の相互接
合によって製造してもよく、あるいは複数の矩形の金属
板と複数のセラミック板との積層構造を得た後にそれら
をパターニングすることによって製造してもよい。
【００９０】ところで、上記各実施例では、第１ないし
第３の金属板３１０，３３０，３４０の拘束部材とし
て、モリブデン板３１１，３３１，３４１を用いるよう
にしているが、モリブデン合金板、タングステン板また
はタングステン合金板を用いることもできる。また、銅
板３１２，３１３，３３２，３３３，３４２，３４３の
かわりに銅合金の板を使用してもよい。
【００９１】また、アウトサートケース６のかわりにイ
ンサートケースを用いてもよい。
【００９２】
【発明の効果】この発明の半導体装置によれば、電力用
半導体素子が搭載された第２の領域と、制御用半導体素
子が搭載された第２の金属板との間に、金属によって構
成される第１の領域が介在される。このため、第１の領
域がシールド材として機能し、静電シールド効果によっ
て第１の金属板の第２の領域側にかかるノイズが第２の
金属板側へ誘導されるのが防止され、制御用半導体素子
の誤動作が防止されるとともに、装置の信頼性が高めら
れる。
【００９３】また、第２の領域の中間層に熱膨張係数の
小さい金属層を設けているため、その金属層がヒートサ
イクル時において第２の領域の拘束部材として作用す
る。このため、第２の領域の熱膨張と第１のセラミック
基板の熱膨張との差が小さくなり、第１のセラミック基
板に加わる熱ストレスが減少する。このため、上記のよ
うなノイズ誘導防止効果を、セラミック基板にクラック
などを発生させずに確実に得ることができる。
【００９４】特に、第１の領域を定電位に維持すること
により、その第１の領域の電位変動が実質的にゼロとな
り、第２の領域側にかかるノイズが確実にシールドされ
る。
【００９５】また、定電位に維持された第１の領域を、
電力用半導体素子の動作基準電極として利用できる。
【００９６】この発明の半導体装置の製造方法によれ
ば、上記半導体装置の製造プロセスを特定しているた
め、上記の特徴を有する半導体装置を製造可能である。
【００９７】この発明の複合基板は、それぞれ上記半導
体装置の製造に利用できる。
【００９８】この発明の複合基板の製造方法によれば、
上記複合基板の製造プロセスを特定しているため、上記
複合基板を製造可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施例である半導体装置を示
す断面図である。
【図２】第１の実施例の半導体装置の平面図である。
【図３】第１の実施例の半導体装置の要部を示す側面図
である。
【図４】第１の実施例の半導体装置の要部を示す平面図
である。
【図５】第１の実施例の半導体装置に用いられた複合基
板を示す模式断面図である。
【図６】第１の実施例の半導体装置の等価回路図であ
る。
【図７】第１の実施例の半導体装置の製造プロセスを説
明するための側面図である。
【図８】第１の実施例の半導体装置の製造プロセスを説
明するための側面図である。
【図９】この発明の第２の実施例である半導体装置の要
部を示す側面図である。
【図１０】この発明の第３の実施例である半導体装置の
要部を示す側面図である。
【図１１】この発明の他の実施例の複合基板を示す模式
断面図である。
【図１２】この発明のさらに他の実施例の複合基板を示
す模式断面図である。
【図１３】従来の半導体装置の断面図である。
【図１４】従来の半導体装置に用いられた複合基板の模
式断面図である。
【符号の説明】
ＰＭ１，ＰＭ２，ＰＭ３ パワーモジュール ２ 銅ベース板 ３，３Ａ，３Ｂ 複合基板 ４ 電力素子 ５ 制御素子 ３０１ 第１のセラミック基板 ３１０ 第１の金属板 ３１１，３３１，３４１ モリブデン板 ３１２，３１３，３３２，３３３，３４２，３４３
銅板 ３２０ 第２のセラミック基板 ３３０ 第２の金属板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 7352−4Ｍ Ｈ０１Ｌ 23/12 Ｈ 7352−4Ｍ Ｎ 7352−4Ｍ Ｑ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置であって、 (a) 金属ベース板と、 (b) 前記金属ベース板の上に設けられた複合基板とを備
    え、 前記複合基板は、 (b-1) 前記金属ベース板の上に接合された第１のセラミ
    ック基板と、 (b-2) 前記第１のセラミック基板の上面に接合され、所
    定のパターンに加工されるとともに、前記第１のセラミ
    ック基板の上面に平行な方向に配列した第１および第２
    の領域を有する第１の金属板と、 (b-3) 前記第１の金属板の前記第１の領域の上面に接合
    された第２のセラミック基板と、 (b-4) 前記第２のセラミック基板の上面に接合され、所
    定のパターンに加工された第２の金属板とを有し、 前記半導体装置は、さらに (c) 前記第１の金属板の前記第２の領域の上面に搭載さ
    れた電力用半導体素子と、 (d) 前記第２の金属板の上面に搭載され、前記電力用半
    導体素子を制御するための制御用半導体素子とを備え、 前記第１の金属板のうち少なくとも前記第２の領域は、 (b-3-1) 前記第１のセラミック基板の上面に接合された
    第１の金属層と、 (b-3-2) 前記第１の金属層の上に固着された第２の金属
    層と、 (b-3-3) 前記第２の金属層の上に固着された第３の金属
    層とを有するとともに、 前記第２の金属層は、前記第１および前記第３の金属層
    の熱膨張係数よりも小さい熱膨張係数を有する材料によ
    って形成され、さらに前記第１の金属板の前記第１の領
    域が定電位に維持されるべき電極層である半導体装置。
  2. 【請求項２】 請求項１の半導体装置であって、 前記電力用半導体素子の動作基準電極が前記第１の領域
    に電気的に接続される。
  3. 【請求項３】 半導体装置であって、 (a) 金属ベース板と、 (b) 前記金属ベース板の上に設けられた複合基板とを備
    え、 前記複合基板は、 (b-1) 前記金属ベース板の上に接合された第１のセラミ
    ック基板と、 (b-2) 前記第１のセラミック基板の上面に接合され、所
    定のパターンに加工されるとともに、前記第１のセラミ
    ック基板の上面に平行な方向に配列した第１および第２
    の領域を有する第１の金属板と、 (b-3) 前記第１の金属板の前記第１の領域の上面に接合
    された第２のセラミック基板と、 (b-4) 前記第２のセラミック基板の上面に接合され、所
    定のパターンに加工された第２の金属板とを有し、 前記半導体装置は、さらに (c) 前記第１の金属板の前記第２の領域の上面に搭載さ
    れた電力用半導体素子と、 (d) 前記第２の金属板の上面に搭載され、前記電力用半
    導体素子を制御するための制御用半導体素子とを備え、 前記第１の金属板のうち少なくとも前記第２の領域は、 (b-3-1) 前記第１のセラミック基板の上面に接合された
    第１の金属層と、 (b-3-2) 前記第１の金属層の上に固着された第２の金属
    層と、 (b-3-3) 前記第２の金属層の上に固着された第３の金属
    層とを有するとともに、 前記第２の金属層は、前記第１および前記第３の金属層
    の熱膨張係数よりも小さい熱膨張係数を有する材料によ
    って形成されている半導体装置。
  4. 【請求項４】 半導体装置の製造方法であって、 (a) 第１から第３の金属板と第１と第２のセラミック板
    を有し、前記第３の金属板の上に、前記第１のセラミッ
    ク板と、前記第１の金属板がこの順序で重ね合わされて
    相互に接合されるとともに、前記第１の金属板の上面の
    所定領域の上に、前記第２のセラミック板と、前記第２
    の金属板とがこの順序で重ね合わされて相互に接合され
    た複合基板を得る工程を備え、 前記第１の金属板は、前記所定領域を規定する第１の領
    域と、第２の領域とを有するとともに、少なくとも前記
    第２の領域は、前記第１のセラミック基板の上面に接合
    された第１の金属層と、前記第１の金属層の上に固着さ
    れた第２の金属層と、前記第２の金属層の上に固着され
    た第３の金属層とを有し、 前記第２の金属層は前記第１および前記第３の金属層の
    熱膨張係数よりも小さい熱膨張係数を有する材料によっ
    て形成され、 前記半導体装置の製造方法は、さらに (b) 前記第３の金属板の下面を金属ベース板の上面に接
    合する工程と、 (c) 前記第１の金属板の第２の領域の上面に電力用半導
    体素子を固定する工程と、 (d) 前記電力用半導体素子を制御するための制御用半導
    体素子を前記第２の金属板の上面に固定する工程と、 を備えた半導体装置の製造方法。
  5. 【請求項５】 半導体装置に用いられる複合基板であっ
    て、 (a) 第１のセラミック基板と、 (b) 前記第１のセラミック基板の上面に接合され、前記
    第１のセラミック基板の前記上面に平行な方向に配列し
    た第１と第２の領域を有する第１の金属板と、 (c) 前記第１の金属板の前記第１の領域上に接合された
    第２のセラミック基板と、 (d) 前記第２のセラミック基板の上面に接合された第２
    の金属板と、 (e) 前記第１のセラミック基板の下面に接合された第３
    の金属板とを備え、 前記第１の金属板のうち少なくとも前記第２の領域は、 (b-1) 第１の金属層と、 (b-2) 前記第１の金属層の上に固着された第２の金属層
    と、 (b-3) 前記第２の金属層の上に固着された第３の金属層
    とを有するとともに、 前記第２の金属層は、前記第１および前記第２の金属層
    の熱膨張係数よりも小さい熱膨張係数を有する複合基
    板。
  6. 【請求項６】 半導体装置に用いられる複合基板の製造
    方法であって、 (a) 第１の金属層と、前記第１の金属層の上に接合され
    た第２の金属層と、前記第２の金属層の上に接合された
    第３の金属層とを有するとともに、前記第２の金属層が
    前記第１および前記第３の金属層の熱膨張係数よりも小
    さい熱膨脹係数を有する多層金属板が、所定のパターン
    に形成された第１の金属板を得る工程と、 (b) 前記第１の金属板の下面を、第１のセラミック基板
    の上面に接合する工程と、 (c) 第２のセラミック基板を、前記第１の金属板の上面
    の所定領域に接合する工程と、 (d) 所定のパターンに形成された第２の金属板を、前記
    第２のセラミック基板の上面に接合する工程と、 (e) 第３の金属板を前記第１のセラミック基板の下面に
    接合する工程とを含む複合基板の製造方法。
  7. 【請求項７】 半導体装置に用いられる複合基板の製造
    方法であって、 (a) 第１の金属層と、その第１の金属層の上に固着され
    た第２の金属層と、その第２の金属層の上に固着され、
    前記第２の金属層が、前記第１および前記第３の熱膨張
    係数よりも小さい熱膨張係数を有する多層金属板を得る
    工程と、 (b) 第１のセラミック基板の上面に前記多層金属板を接
    合し、その多層金属板をエッチングすることにより所定
    のパターンを形成して第１の金属板を形成する工程と、 (c) 第２のセラミック基板の上面に金属膜を接合して、
    その金属膜をエッチングすることにより所定のパターン
    を形成して第２の金属板を形成する工程と、 (d) 前記第１の金属板の上面の所定領域に前記第２のセ
    ラミック基板を接合する工程と、 (e) 前記第１のセラミック基板の下面に第３の金属板を
    接合する工程とを備える複合基板の製造方法。
JP3331829A 1991-12-16 1991-12-16 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 Expired - Lifetime JP2656416B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3331829A JP2656416B2 (ja) 1991-12-16 1991-12-16 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
US07/990,199 US5291065A (en) 1991-12-16 1992-12-14 Semiconductor device and method of fabricating semiconductor device
DE69220653T DE69220653T2 (de) 1991-12-16 1992-12-16 Halbleiterleistungsmodul
EP92311477A EP0547877B1 (en) 1991-12-16 1992-12-16 Semiconductor power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3331829A JP2656416B2 (ja) 1991-12-16 1991-12-16 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法

Publications (2)

Publication Number Publication Date
JPH05167006A true JPH05167006A (ja) 1993-07-02
JP2656416B2 JP2656416B2 (ja) 1997-09-24

Family

ID=18248114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3331829A Expired - Lifetime JP2656416B2 (ja) 1991-12-16 1991-12-16 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法

Country Status (4)

Country Link
US (1) US5291065A (ja)
EP (1) EP0547877B1 (ja)
JP (1) JP2656416B2 (ja)
DE (1) DE69220653T2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794665A (ja) * 1993-07-27 1995-04-07 Internatl Business Mach Corp <Ibm> 並列プロセッサの製造方法
JP2002270730A (ja) * 2000-12-20 2002-09-20 Semikron Elektron Gmbh 高い絶縁強度を有するパワー半導体モジュール
JP2003046058A (ja) * 2001-07-30 2003-02-14 Mitsubishi Electric Corp 半導体装置
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
US6605868B2 (en) 1998-12-10 2003-08-12 Kabushiki Kaisha Toshiba Insulating substrate including multilevel insulative ceramic layers joined with an intermediate layer
JP2005530353A (ja) * 2002-06-20 2005-10-06 クラミック エレクトロニクス ゲーエムベーハー 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法
JP2007012726A (ja) * 2005-06-29 2007-01-18 Fuji Electric Holdings Co Ltd 半導体装置
JP2007123453A (ja) * 2005-10-27 2007-05-17 Yaskawa Electric Corp コントローラ
JP2007281498A (ja) * 2007-05-28 2007-10-25 Hitachi Metals Ltd 半導体パワーモジュール
JP2013005719A (ja) * 2011-06-16 2013-01-07 Valeo Systemes De Controle Moteur 集積キャパシタンスを有するパワーモジュール
JP2015506102A (ja) * 2011-12-07 2015-02-26 トランスフォーム インコーポレーテッド 半導体モジュール及びその製造方法
JP2015173299A (ja) * 2015-07-06 2015-10-01 三菱電機株式会社 半導体モジュール
US9443784B2 (en) 2012-03-09 2016-09-13 Mitsubishi Electric Corporation Semiconductor module including plate-shaped insulating members having different thickness
JP2018515937A (ja) * 2015-05-22 2018-06-14 アーベーベー・シュバイツ・アーゲー パワー半導体モジュール
WO2018179538A1 (ja) * 2017-03-29 2018-10-04 株式会社村田製作所 パワーモジュール及びパワーモジュールの製造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053298B2 (ja) * 1992-08-19 2000-06-19 株式会社東芝 半導体装置
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
US5408128A (en) * 1993-09-15 1995-04-18 International Rectifier Corporation High power semiconductor device module with low thermal resistance and simplified manufacturing
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
US5523620A (en) * 1994-02-14 1996-06-04 Delco Electronics Corporation Coplanar linear dual switch module
JP2988243B2 (ja) * 1994-03-16 1999-12-13 株式会社日立製作所 パワー混成集積回路装置
JP3316714B2 (ja) * 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
US5541453A (en) * 1995-04-14 1996-07-30 Abb Semiconductors, Ltd. Power semiconductor module
EP0757442A3 (en) * 1995-07-31 1998-12-30 Delco Electronics Corporation Ignition coil driver module
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JPH09148523A (ja) * 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
JP3476612B2 (ja) * 1995-12-21 2003-12-10 三菱電機株式会社 半導体装置
DE19601650A1 (de) * 1996-01-18 1997-07-24 Telefunken Microelectron Anordnung zum Schutz elektrischer und elektronischer Bauelemente vor elektrostatischen Entladungen
JPH09312357A (ja) * 1996-05-21 1997-12-02 Fuji Electric Co Ltd 半導体装置
US5777384A (en) * 1996-10-11 1998-07-07 Motorola, Inc. Tunable semiconductor device
DE19722355A1 (de) * 1997-05-28 1998-12-03 Bosch Gmbh Robert Verfahren zur Herstellung elektrischer Baugruppen und elektrische Baugruppe
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US6043560A (en) * 1997-12-03 2000-03-28 Intel Corporation Thermal interface thickness control for a microprocessor
US6078501A (en) * 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
JP2000082774A (ja) * 1998-06-30 2000-03-21 Sumitomo Electric Ind Ltd パワ―モジュ―ル用基板およびその基板を用いたパワ―モジュ―ル
GB2341272B (en) 1998-09-03 2003-08-20 Ericsson Telefon Ab L M High voltage shield
DE19914815A1 (de) * 1999-03-31 2000-10-05 Abb Research Ltd Halbleitermodul
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
DE10003112C1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Chip mit allseitigem Schutz sensitiver Schaltungsteile vor Zugriff durch Nichtberechtigte durch Abschirmanordnungen (Shields) unter Verwendung eines Hilfschips
JP4027558B2 (ja) * 2000-03-03 2007-12-26 三菱電機株式会社 パワーモジュール
DE10024516B4 (de) * 2000-05-18 2006-03-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
US7012810B2 (en) * 2000-09-20 2006-03-14 Ballard Power Systems Corporation Leadframe-based module DC bus design to reduce module inductance
US6845017B2 (en) * 2000-09-20 2005-01-18 Ballard Power Systems Corporation Substrate-level DC bus design to reduce module inductance
JP3923716B2 (ja) * 2000-09-29 2007-06-06 株式会社東芝 半導体装置
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP3923258B2 (ja) 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6727585B2 (en) * 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
JP2003009508A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 電力用半導体装置
DE10139287A1 (de) * 2001-08-09 2003-03-13 Bombardier Transp Gmbh Halbleitermodul
DE10213648B4 (de) * 2002-03-27 2011-12-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
US7119437B2 (en) * 2002-12-26 2006-10-10 Yamaha Hatsudoki Kabushiki Kaisha Electronic substrate, power module and motor driver
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
JP4155048B2 (ja) * 2003-02-14 2008-09-24 住友電装株式会社 パワーモジュール及びその製造方法
JP4014528B2 (ja) * 2003-03-28 2007-11-28 日本碍子株式会社 ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール
JP4363190B2 (ja) * 2004-01-08 2009-11-11 株式会社豊田自動織機 半導体装置及びその製造方法
DE102004019447A1 (de) * 2004-04-19 2005-11-10 Siemens Ag Vorrichtung, insbesondere intelligentes Leistungsmodul, mit planarer Verbindungstechnik
JP4378334B2 (ja) * 2005-09-09 2009-12-02 日本碍子株式会社 ヒートスプレッダモジュール及びその製造方法
CN101484990B (zh) * 2006-09-20 2011-07-20 松下电器产业株式会社 半导体模块及半导体模块的制造方法
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
US8400775B2 (en) * 2007-07-06 2013-03-19 GM Global Technology Operations LLC Capacitor with direct DC connection to substrate
KR101505552B1 (ko) * 2008-03-31 2015-03-24 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
US7808100B2 (en) * 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
FR2990795B1 (fr) * 2012-05-16 2015-12-11 Sagem Defense Securite Agencement de module electronique de puissance
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
JP6261309B2 (ja) * 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
CN106298737B (zh) * 2015-06-01 2018-10-09 台达电子工业股份有限公司 功率模块封装结构及其制造方法
US9698701B2 (en) * 2015-06-01 2017-07-04 Delta Electronics, Inc. Power module packaging structure and method for manufacturing the same
TWI553828B (zh) * 2015-10-30 2016-10-11 財團法人工業技術研究院 整合型功率模組
DE102018106176B4 (de) * 2018-03-16 2021-11-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einer Metallplatte und mit einem auf der Metallplatte angeordneten Substrat
CN111162069B (zh) * 2019-12-23 2022-04-01 美的集团(上海)有限公司 一种智能功率模块及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53145065A (en) * 1977-05-25 1978-12-16 Hitachi Ltd Power module circuit board and method of producing same
JPS5715452A (en) * 1980-06-30 1982-01-26 Mitsubishi Electric Corp Transistor module
JPS57159033A (en) * 1981-03-27 1982-10-01 Hitachi Ltd Semiconductor device and manufacture thereof
DE3538933A1 (de) * 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
US4920405A (en) * 1986-11-28 1990-04-24 Fuji Electric Co., Ltd. Overcurrent limiting semiconductor device
JPS63244654A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 樹脂封止型集積回路装置
DE3924225C2 (de) * 1988-07-22 1994-01-27 Mitsubishi Electric Corp Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE8913465U1 (ja) * 1989-11-14 1990-04-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794665A (ja) * 1993-07-27 1995-04-07 Internatl Business Mach Corp <Ibm> 並列プロセッサの製造方法
US7263766B2 (en) 1998-12-10 2007-09-04 Kabushiki Kaisha Toshiba Insulating substrate, manufacturing method thereof, and module semiconductor device with insulating substrate
US6605868B2 (en) 1998-12-10 2003-08-12 Kabushiki Kaisha Toshiba Insulating substrate including multilevel insulative ceramic layers joined with an intermediate layer
JP2002270730A (ja) * 2000-12-20 2002-09-20 Semikron Elektron Gmbh 高い絶縁強度を有するパワー半導体モジュール
JP4601874B2 (ja) * 2001-07-30 2010-12-22 三菱電機株式会社 半導体装置
JP2003046058A (ja) * 2001-07-30 2003-02-14 Mitsubishi Electric Corp 半導体装置
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
JP4804751B2 (ja) * 2002-06-20 2011-11-02 クラミック エレクトロニクス ゲーエムベーハー 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法
JP2005530353A (ja) * 2002-06-20 2005-10-06 クラミック エレクトロニクス ゲーエムベーハー 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法
JP2007012726A (ja) * 2005-06-29 2007-01-18 Fuji Electric Holdings Co Ltd 半導体装置
JP2007123453A (ja) * 2005-10-27 2007-05-17 Yaskawa Electric Corp コントローラ
JP2007281498A (ja) * 2007-05-28 2007-10-25 Hitachi Metals Ltd 半導体パワーモジュール
JP2013005719A (ja) * 2011-06-16 2013-01-07 Valeo Systemes De Controle Moteur 集積キャパシタンスを有するパワーモジュール
JP2015506102A (ja) * 2011-12-07 2015-02-26 トランスフォーム インコーポレーテッド 半導体モジュール及びその製造方法
US9443784B2 (en) 2012-03-09 2016-09-13 Mitsubishi Electric Corporation Semiconductor module including plate-shaped insulating members having different thickness
JP2018515937A (ja) * 2015-05-22 2018-06-14 アーベーベー・シュバイツ・アーゲー パワー半導体モジュール
JP2015173299A (ja) * 2015-07-06 2015-10-01 三菱電機株式会社 半導体モジュール
US11114355B2 (en) 2017-03-29 2021-09-07 Murata Manufacturing Co., Ltd. Power module and method for manufacturing power module
WO2018179538A1 (ja) * 2017-03-29 2018-10-04 株式会社村田製作所 パワーモジュール及びパワーモジュールの製造方法

Also Published As

Publication number Publication date
US5291065A (en) 1994-03-01
EP0547877A3 (en) 1993-09-01
DE69220653T2 (de) 1998-01-02
JP2656416B2 (ja) 1997-09-24
DE69220653D1 (de) 1997-08-07
EP0547877A2 (en) 1993-06-23
EP0547877B1 (en) 1997-07-02

Similar Documents

Publication Publication Date Title
JP2656416B2 (ja) 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US5488256A (en) Semiconductor device with interconnect substrates
JP3009788B2 (ja) 集積回路用パッケージ
WO2007026944A1 (ja) 回路装置およびその製造方法
JP2988243B2 (ja) パワー混成集積回路装置
JPH07273276A (ja) パワー素子とスナバ素子の接続構造及びその実装構造
JP2001053178A (ja) 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
JP2826049B2 (ja) 半導体装置およびその製造方法
JP3553849B2 (ja) 半導体装置及びその製造方法
JP2871636B2 (ja) Ｌｓｉモジュールとその製造方法
JP2808958B2 (ja) 配線基板及びその製造方法
JP2937713B2 (ja) 半導体装置
US5541451A (en) Packaged semiconductor device with external leads having anchor holes provided at polyamide/glass sealed regions
JPH06216306A (ja) 半導体素子アセンブリ用内部キャパシタ配設構造およびその配設方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3048707B2 (ja) 混成集積回路
JP2715810B2 (ja) フィルムキャリア半導体装置とその製造方法
JP2942790B2 (ja) 半導体素子用多層リードフレーム
JP2705658B2 (ja) 電子デバイス組立体およびその製造方法
JPH05226575A (ja) 半導体装置
JP3225351B2 (ja) 半導体装置
JP2917932B2 (ja) 半導体パッケージ
JP2800605B2 (ja) 半導体装置
JP3285017B2 (ja) 半導体装置