JP4804751B2 - 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法 - Google Patents

電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法 Download PDF

Info

Publication number
JP4804751B2
JP4804751B2 JP2004514538A JP2004514538A JP4804751B2 JP 4804751 B2 JP4804751 B2 JP 4804751B2 JP 2004514538 A JP2004514538 A JP 2004514538A JP 2004514538 A JP2004514538 A JP 2004514538A JP 4804751 B2 JP4804751 B2 JP 4804751B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
paste
metal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004514538A
Other languages
English (en)
Other versions
JP2005530353A (ja
Inventor
スチュルス−ハーダー，ユルゲン
ハーバール，ペーター
Original Assignee
クラミック エレクトロニクス ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クラミック エレクトロニクス ゲーエムベーハー filed Critical クラミック エレクトロニクス ゲーエムベーハー
Publication of JP2005530353A publication Critical patent/JP2005530353A/ja
Application granted granted Critical
Publication of JP4804751B2 publication Critical patent/JP4804751B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49227—Insulator making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、請求項１または１５の前文による、金属セラミック基板に関するものであり、請求項１７の前文によるそのような金属セラミック基板、およびモジュールを製作するための方法に関するものであり、特に、請求項２７の前文に従う金属セラミック基板を使用した半導体電力モジュールに関するものである。
電気回路用の、特に半導体電力回路またはモジュール用の、金属セラミック基板、または銅セラミック基板は、多種多様な設計において既知である。また、セラミック上の、例えばいわゆる「ＤＣＢプロセス」（ダイレクト銅ボンド技術）（ｄｉｒｅｃｔ ｃｏｐｐｅｒ ｂｏｎｄ ｔｅｃｈｎｏｌｏｇｙ）によって酸化アルミニウムセラミックの上の、金属被覆の応用例は、特にストリップ導体、コネクタ、その他の製造に知られており、前記金属被覆は、金属はくまたは銅はくまたは鉄板または銅板から形成され、それらの表面は、金属および反応性ガス（望ましくは酸素）の間の化学結合からの層または被覆（ホットメルト層）を含む。ＵＳ ＰＳ ３７ ４４ １２０およびＰＳ ２３ １９ ８５４に記載されているこの方法において、この層または被膜（ホットメルト層）は、金属（例えば銅）の溶融温度以下の溶融温度で共晶を形成して、それらの層が、セラミックの上にホイルを置いて全層を熱することによって、すなわち、本質的にホットメルト層または酸化層付近のみの金属または銅を溶融することによって、互いに結合される。
それで、このＤＣＢプロセスは、一例として、次の処理工程を含む。
ａ）均一な酸化銅層を製作するための銅はくの酸化；
ｂ）銅箔をセラミック層へ配置；
ｃ）その複合材料を、おおよそ１０２５と１０８３℃の間のプロセス温度例えば、おおよそ１０７１℃まで加熱；
ｄ）室温まで冷却；
電気回路またはモジュール、特に電力素子および制御または駆動素子を有する電力回路またはモジュールは、金属セラミック基板が、電力素子用の基板または回路基板として使用され、そして、そのコンポーネントで組み立てられた別の回路基板上の制御または駆動回路は、適切な手段によって電力素子上の第２レベルで、または金属セラミック基板上で後者の隣に、取り付けられるという方法で製造されている。
この方法の欠点は、たとえば、製造コストが高いことであり、何故なら、電力素子および制御または駆動ステージが別々に製作されなければならず、製作で一緒に接続し結合する必要があるからである。特に、この既知の技術は、効果的な製作の原理に従う、全モジュール（電力素子＋制御および駆動ステージ）の多重製造を可能としない。
本発明の目的は、回路、特に半導体回路および対応する制御および駆動ステージを有する電力回路を著しく効果的に製作することを可能にする、金属セラミック基板を提供することである。
前記目的は、請求項１ないし１５による金属セラミック基板によって達成される。この基板を製作するための方法は、請求項１７によって実現される。半導体モジュールは、請求項２７によって実現される。
発明の更なる実施形態は、従属請求項の対象である。
発明の基本的な長所は、次のように要約することができる。
ｅ）電力領域、および制御および駆動領域両方の簡略かされた製作；
ｆ）構造化（ストリップ導体、接触面、取付面など）によって、電力領域、および制御または駆動領域およびそこで形成される領域の正確な位置調整、及びコンポーネント取り付けの簡略化；
ｇ）電力領域における素子と制御および駆動領域の実装は、１ステップで可能である；
ｈ）有機基板物質が使用されていないので、高温の半田付け温度、たとえばコンポーネント実装用の４００℃以下の半田付け温度が可能であり、および、特に、無鉛半田を使用することができる；
ｉ）実装される電力素子の表面のレベルおよび実装される制御または駆動素子の表面のレベルがわずかに異なるだけであるので、基板の表面実装の間、半田または接着剤ペーストの適用がかなり簡単になる；
ｊ）電力素子および制御または駆動素子の表面実装に対する半田ペーストまたは接着剤の適用は、１ステップで可能である；
ｋ）超音波ボンディングを介した電力素子と制御および駆動素子との間の簡略化された配線；
ｌ）冷却システムへと改良されたボンディングに起因する制御または駆動ステージの改良された冷却；
ｍ）制御および駆動ステージの非常に複雑なレイアウトは、簡単に実現できる交差技術によって可能である。
本発明の典型的な実施形態が、以下に更に詳細に図面を参照して説明される。
図１は、先行技術から既知の、半導体モジュール１の断面における簡略化された図を示す。この半導体モジュールは、半導体電力コンポーネント３および４、たとえば電気駆動を制御するトランジスターまたはサイリスタなどを有する銅セラミック基板２、およびコンポーネント６を備える有機物質（プラスチック）からなるプリント基板５から構成され、そして、電力コンポーネント３および４を制御するための駆動または制御ステージを形成する。コンポーネント６を有するプリント基板５は、基板２の上に配置される。図２は、先行技術で知られている半導体モジュール１ａを示す。電力コンポーネント３および４を有する基板２は、有機物質（プラスチック）からなり、コンポーネント６を含みキャリア７上の基板２の横に配置されているプリント基板５と共に、共通のベースプレート７上に備えられている。
既知の構造は、複雑な配線およびその結果としての高い組立コストという欠点を持つ。更に、モジュール１または１ａの両方の部品、すなわち、基板２およびコンポーネント６を有するプリント基板５を含む部品は、別々に製作され、そして接続され機械的に結合される必要がある。
図３は、本発明による金属セラミック基板１０の一般的な層構造を示す。この基板は、各面に第１のタイプの金属層１２および１３が備えられているセラミック層１１から構成されている。描かれた実施形態では、金属層１２および１３は、セラミック層１１の表面に平面的に、ダイレクトボンディングプロセスによって貼り付けられた金属箔から形成されている。
誘電体または絶縁体でできている層１４は、図３で上部金属層１２に貼り付けられ、絶縁層は金属層１２および１３の厚さよりかなり薄い。層１４は、例えば、加熱または焼き付けによって金属層１２に貼り付けられるガラス含有材料からできている。第２のタイプの第２金属層１５が、絶縁層１４上に備えられる。金属層１５は、導電性ペーストを塗布することおよびこのペーストを焼き付けることにより、さらに、金属層１２および１３より著しく薄い厚さを有して製造される。
セラミック層１１の厚さは 、たとえば、０．２〜２ ｍｍである。金属層１２および１３は、たとえば、０．１〜０．９ｍｍの間の厚さを持つ。絶縁層１４は、０．０１５〜０．１５ｍｍの間の厚さを持つ。金属層１５の厚さは、およそ０．０１５〜０．１５ｍｍの間である。
描かれた実施形態で、金属層１２および１３は、同じ厚さを持ち、銅でできている。セラミック層１１のセラミックは、たとえば、酸化アルミニウムセラミックである。
多層金属セラミック基板は、たとえば次の加工ステップによる処理で製作される。
ａ）金属層１２および１３を形成するために、、それらの表面が酸化された少なくとも２つの銅箔ブランクが、ＤＣＢプロセスによってセラミック層１１の１つの表面に貼り付けられる。この適用の前に、望ましくは前処理で、保護用ガス雰囲気中、たとえば窒素雰囲気中で、銅材料の硬度を減らす目的で、銅箔ブランクは焼き戻しされる。
ｂ）冷却後、後の絶縁層１４を形成しているガラス含有ペーストからできている層は、加圧または他の適当ないくつかの方法によって金属層１２に貼り付けられる。
ｃ）ペーストが金属層１２に接着されている絶縁層１４を形成するように、ペーストは乾燥され、DCBプロセスの温度以下の温度、すなわち７５０と１０３０℃の間の温度で、焼き付けされる。
ｄ）再度冷却した後に、金属成分を含んでいる導電性ペーストは、絶縁層１５に、同じく加圧または他の適当ないくつかの方法によって、貼り付けられる。
ｅ）それから、導電性ペースト（厚膜）は、７５０と１０３０℃の間の温度で焼き付けられる。
絶縁層１４や金属層１５を更に厚くするために、加工ステップb）およびc）および／又はd）およびe）が何回も繰り返される。通常、また、少なくとも絶縁層１４からなる層に少なくとも更に１つの層を貼り付けることが可能であり、また金属層１５へ更なる１つの金属層１５を貼り付けることが可能でる。銅箔ブランクの酸化は、焼き戻しの前および／又は後とＤＣＢプロセス中に起こる。
絶縁層１４に対して、ペーストは、望ましくは、焼成の後に焼成の前のペーストより高い溶融点で層１４を製作するように使用され、それで、更に厚い層を達成するためにガラス含有ペーストの繰り返しの適用および焼き付けが可能である。同じことは、金属層１５に対して使用されるペーストにも適用される。絶縁層１４を製作するのに適したペーストは、たとえば、Ｄｕ Ｐｏｎｔ Ｅｌｅｃｔｒｏｎｉｃｓから購入可能なペースト「Ｄｉｅｌｅｃｔｒｉｃ Ｃｏｍｐｏｓｉｔｉｏｎ ４５７５Ｄ」である。また、金属層１５を製作するのに適したペーストは、たとえば、Ｄｕ Ｐｏｎｔ Ｅｌｅｃｔｒｏｎｉｃｓから購入可能なペースト「Ｃｏｐｐｅｒ Ｃｏｎｄｕｃｔｏｒ Ｃｏｍｐｏｓｉｔｉｏｎ ９９２２」である。
一般的な層構成および可能な製造工程の説明に対して、絶縁層１４および金属層１５からなる合成層は金属層１２を全表面にわたって覆うことを、上述で仮定している。本発明による実用化において、合成層１４／１５の適用は、図４で金属セラミック基板１０ａの区間Ｉで示されるように、前記合成層が金属層１２の表面の部分的な領域だけを覆うような方法で行われ、一方、区間ＩＩでは金属層１２の表面は露出されている。これによって、図４の１２’で示すように導体ストリップ、接触面、その他を形成する目的で、適切な技術、たとえばエッチ−マスキング技術を使用して金属層１２を構成することが可能である。同様に、金属層１５もまた、１５’によって示されるように、導体ストリップ、接触面、その他を形成するように構成される。金属層１５の構造化は金属層１２の構造化よりも非常に精密であり、それは、単に金属層１５の厚さを小さくすることにより可能である。
金属層１５の構造化が、たとえばエッチ−マスキング技術によっておよび／又は金属層１５を形成している導電性ペーストの構造化の適用によってすでに、たとえば構造化加圧成形によっておこる。
金属層１５が、金属層１２を構成した後に行われるエッチ−マスキングプロセスで構成される場合、一般に、エッチング耐性マスクで構造化された金属層１２またはその領域１２’を覆う必要はない。金属層１５の層厚が金属層１２の層厚より非常に小さいので、金属層１５の構成中のエッチング媒体のさらなる反応は、金属層１２上で効果がない。せいぜい、これは、鋭いエッジを防ぎ絶縁耐力を増加させる積極的な効果を有して、構造化領域１２’の端を丸くされるようにする。
金属層１２および１３を適用するダイレクトボンディングプロセスの使用は、セラミック層１１のこれらの金属層に対して、３０Ｎ／ｃｍより大きな高結合力（剥離強度）を達成する。この高結合力は、金属層１２の剥離または分離を防ぐために重要であり、特に金属層１２または構造化領域１２’の端で重要であり、そのような剥離または分離は、それらがそれぞれ焼き付けされた後で、絶縁層１４および／または金属層１５の冷却後の熱的張力に由来している。
図５に更なる可能な実施形態として、本質的に、絶縁層１４が金属層１２の構造化領域１２’の溝状の凹部１６の中に配置される点のみ基板１０ａと異なる金属セラミック基板１０ｂを示す。金属セラミック基板１０を製作するための上述の方法から逸脱して、基板１０ｂは、たとえば、次のように製作される、即ち、ダイレクトボンディング（加工ステップａ）の金属層１２および１３の適用の後、一つ以上の次の加工ステップで、たとえばエッチ−マスキングプロセスによって、最初に溝状の凹部１６が、金属層１２の更なる構造化なしで金属層１２に形成される。絶縁層１４は、そこでのみ、凹部１６において１回以上繰り返される更なる加工ステップｂ）およびｃ）で形成され、それから、金属層１５が繰り返される加工ステップｄ）およびｅ）で貼り付けられる。更なる加工ステップで、金属層１２および１５は、構造化領域１２’および１５’を形成するために例えばマッチ−マスキング技術と同様なもので、構成される。それで１つの構造化された領域１２’は、絶縁層１４を有する凹部１６を含む。残りの構造化された領域１２’には、たとえば、半導体電力コンポーネントに対する接触面、導体ストリップ、その他が形成される。
描かれた実施形態の金属層１５は、全ての領域１５’が絶縁領域１４によって凹部１６を含む領域１２’から、電気的に絶縁されるように構成される。少なくとも領域１５’の一部は、低電力制御回路のための導体ストリップ、接触面などを形成する。
もちろん、例えば次のようなプロセス、即ち、凹部１６の作成の間、または前のまたは次の加工ステップで、金属層の領域１２’や構造化された領域１５’を形成するための金属層の構造化が、金属層を形成しているペーストの構造化された適用によって行われる金属セラミック基板１０ｂを製作するための他のプロセスが、また、考えられる。
凹部１６を有する金属セラミック基板１０ｂは、絶縁層１４の適用が簡単であることと、そのうえ、この絶縁層の最上面と金属層１２または領域１２’の最上面とが１つの平面内で配置されることであり、それは、特に製造工程に対して、特にこの基板の更なる処理に対して、有利であるという長所を特徴としている。
この実施形態は、凹部１６を含む領域１２’の最上面に確実に絶縁層１４を形成する材料が無いように、絶縁層１４を貼り付ける事が可能であり、凹部１６を含む領域１２’の最上面で絶縁層１４の外側に純粋に金属的な表面ができて、その上（金属表面）には、新たな素子、例えばハウジングが、例えば半田付けまたはいくつかの他の方法によって、絶縁層１４を形成している材料の残余からの妨げもなしで、密閉して固定することができる。
図６は、更なる可能な実施形態として、金属層１５の構造化の後で更なる絶縁層１４は同様にガラス含有ペーストの適用および乾燥の後のペーストの焼成によってこの金属層にまたはその構造化領域１５’に加えられるという点で基板１０と異なる金属セラミック基板１０ｃの層構造の部分的な区間を示している。
追加の絶縁層１４ｃの貼り付けの間に、この層、構造化領域１５’のいくつかの上に開口部または窓が備えられ、金属層１５に相当し、およびまた導電性ペーストの塗布および焼き付けによって製作される付加の金属層１５ｃの貼り付けの間に、これらの領域より上の構造化領域１５’および付加金属層１５ｃの間の電気的接続が存在する。絶縁層１４または１４ｃに相当する少なくとも１つの絶縁層と、金属層１５または１５ｃに相当する少なくとも１つの金属層から成る追加の合成層を、金属層１５ｃの上に、望ましくはこの金属層の構造化の後に、また貼り付けることは、もちろん可能である。したがって、図６で描かれる構造は、低減された電力を有する回路に対する非常に複雑な金属セラミック基板または基板領域を、特に電力コンポーネントのための制御回路に対して、小さな全体的なサイズで実現するのに使用することができる。
図７は、金属セラミック基板１０aを使用して製作される半導体モジュール１７の断面における簡略化された描写を示す。１つの半導体コンポーネント３または４は、それぞれ基板１０の区間ＩＩ上およびそこで配置される２つの構造化領域１２’上に備えられる。電気的接続１８（例えばリード線結合）によって、コンポーネント３および４は、接触面の役目を果たし、そしてその上に外部電力接続１９が備えられる追加領域１２’と接続される。
構造化された領域１５’は、制御回路またはコンポーネント３および４を含む電力ステージの制御用の駆動 のための、導体ストリップ、接触面などを形成する。この駆動ステージの該当するコンポーネント６は、領域１５’の上に備えられる。追加領域１５’は、接触面を形成し、それは、内部接続２０によってコンポーネント、導体ストリップなどと接続され、そして、たとえばまた、接触面に加えて、モジュール１７のための外部制御接続を形成し、それは、内部接続２１によって電力素子ＩＩと接続される。
図８は、再度、高熱伝導率および高機械的安定度を持つ材料からできている、ベースプレート２２と共に、電力モジュール１７を示す。特に大きな、複雑なモジュールでは、このベースプレート２２は、機械的及び／又は熱的安定度を増加させるのに役に立ち、そのうえ、温度変動その他の場合に金属セラミック基板１０aの変形を防ぐ。
基板１０ａの代わりに、本発明による別の金属セラミック基板を、電力モジュールに対して使用することができ、たとえば基板１０ｂまたは１０ｃ、すなわち図５および６で描かられている構造を有する基板である。図９は、基板１０ｂを有するモジュール１７ａを示す。
銅は、金属層、特に、金属層１２および１３に対して適切な金属であり、そのため、金属層１２および１３は、 銅箔を使用し、そしてダイレクト銅ボンディング技術を使用して製作される。また、通常、他の金属の使用も可能である。
セラミック層１１に対する適切なセラミックは、たとえば、酸化アルミニウムセラミック（Ａｌ２Ｏ３）である。他のセラミックは、また、たとえば、 ＡｌＮ、ＢｅＯ、ＣＢＮ、Ｓｉ３Ｎ４およびＳｉＣが考えられる。
図３と関連して上述の方法では、金属層を形成する金属または導電性ペースト（厚膜ペースト）は、どちらも、構造化されていない状態で貼り付けられ、それから焼き付けられ、そしてその後、構造化は、領域１５’の製作のために適切な方法、例えばエッチ−マスキング方法によって行われるか、または、導電性ペーストがすでに所望の構造化で加えられて焼き付けられることが考えられる。また、感光性の導電性ペーストすなわち導電性ペーストを使用することが可能であり、それは、塗布された後と焼き付けされる前に所望の構造によって露光され、それによってたとえば、非露光領域は、次の加工ステップ（「現像プロセス」）で削除されて、導電性ペーストが焼き付けられる前に非常に精密な構造化が達成される。また、感光性の導電性ペーストが、露光の後に露光された領域を削除することができるように設計されることができる。
金属セラミック基板を製作する方法は、感光性の導電性ペーストを使用する時、次の加工ステップを含む。
ａ）金属層１２および１３を形成するために、それらの表面の上で酸化される銅箔の少なくとも２つのブランクが、ＤＣＢプロセスによってセラミック層１１の１つの表面に貼り付けられる。この貼りつけの前に、銅箔ブランクは、銅材料の硬度を低減する目的で、望ましくは前階段で、保護用ガス雰囲気中、たとえば窒素雰囲気中で、焼き戻しされる。
ｂ）冷却後に、後の絶縁層１４を形成するガラス含有ペーストでできている層が、加圧または他の適切ないくつかの方法によって金属層１２に貼り付けられる。
ｃ）ペーストは乾燥され、それから、ＤＣＢプロセスの温度以下の温度で、すなわち７５０と１０３０℃の間の温度で、焼き付けられて、ペーストが金属層１２に接着して絶縁層１４を形成する。
ｄ１）その後、感光性の導電性ペーストからなる層が塗布され、そして、この層は、所望の構造に対応して露光される。
ｄ２）次の加工ステップで、露光または非露光領域は、ペーストによって形成される層から除去される。
ｅ）それから、構造化された導電性ペースト（厚膜）は、７５０と１０３０℃の間の温度で焼き付けられる。
金属層１２の構造化は、このプロセスで、たとえば絶縁層１４の貼り付けの前におこる、すなわち上記の加工ステップa）に続いておこる。
図１０は、金属層１２によって形成される構造化された領域１２’を有する金属セラミック基板１０ｄの平面図における簡略化された部分的な描写を示す。描かれた実施形態おけるいくつかの領域１２’は、それらの縁の上で、例えば絶縁層１４に対して上で使用されるような領域１２’の露光された上面に貼り付けられる「Ｄｉｅｌｅｃｔｒｉｃ Ｃｏｍｐｏｓｉｔｉｏｎ ４５７５Ｄ」のような、導電性ペーストからなる層から形成されるフレームのような半田止め処理２３を備えている。この層２３は、最適の半田止めを備えることが、証明されており、すなわち、それは、コンポーネント、コネクションなどの半田付けの間に、半田がこの半田止めを越えて隣の領域１２’に流れるのを効果的に防ぎ、半田止めを備える領域に対して不必要な電気的接続を防ぐ。各半田止め処理２３は、半田が後で使用される構造化領域１２’の部分を囲む。使用される（ガラス含有ペースト）材料により、それぞれの半田止め処理２３は、高度な耐熱性を持ち、それは、一方で、高温処理を伴う半田、特に無鉛半田の使用を可能にする。
基板１０ｄは次の方法で製作される、即ち、金属層１２と金属層１３の貼りつけの後、もし適用できれば、ダイレクトボンディングプロセスによってセラミック層１１におよび金属層１２の構造化の後に、ガラス含有ペーストが、領域１２’に対してそれぞれの半田止め処理２３の所望のフローに対応して、およそ０．０１５〜０．１５ｍｍの層厚で、使用される。ペーストが乾燥した後で、それは、７５０と１０３０℃の間の温度で焼き付けられる。
少なくとも１つの絶縁層１４が基板１０dに加えられる場合、絶縁層１４に対するガラス含有ペーストの塗布、乾燥および焼き付けおよびそれぞれの半田止め処理２３は、共通の段階で行われる。
本発明は、典型的な実施形態に基づいて説明された。言うまでもなく、本発明の基づく、根底にある創意に富んだ考えを捨てることなく、多数の改良および変形が可能である。
従来技術による半導体モジュールの簡略断面を示す。 従来技術による半導体モジュールの簡略断面を示す。 本発明による金属セラミック基板の１つの実施形態の層構成の略図を示す。 少なくとも１つの電力半導体コンポーネントを保持するための領域および制御回路のための更なる領域で組み立てられている図３の金属セラミック基板の断面を示す。 本発明による金属セラミック基板の更なる実施形態の層構成の略図を示す。 本発明による金属セラミック基板の更なる実施形態の層構成の略図を示す。 図４の構造化された金属セラミック基板を使用して製作される半導体モジュールの断面を示す。 図７の半導体モジュールを示すが、追加的な基板は共用である。 図５の構造化された金属セラミック基板を使用して製作される半導体モジュールの部分的な描写を示す。 本発明による、金属セラミック基板の更に可能な実施形態の平面図の簡略された描写を示す。
符号の説明
１、１ａ 従来技術による半導体電力モジュール
２ 金属セラミック基板
３、４ 半導体電力コンポーネント
５ 追加のプリント基板
６ 制御または駆動ステージのコンポーネント
７ ベースプレート
１０、１０ａ、１０ｂ 本発明による金属セラミック基板
１０ｃ、１０ｄ 本発明による金属セラミック基板
１１ セラミック層
１２、１３ 金属層
１２’ 構造化された領域
１４、１４ｃ 絶縁層
１５、１５ｃ 追加の金属層
１５’ 構造化された領域
１６ 凹部
１７、１７ａ 本発明による電力モジュール
１８ 内部接続
１９ 外部電力接続
２０、２１ 内部接続
２２ ベースプレート
２３ 半田止め処理

Claims (10)

  1. 少なくとも１つの第１電力回路部分と、少なくとも１つの低電力回路基板部分を有する、電子回路及びモジュール用の金属セラミック基板を製造する方法であって、
    ０．２〜２ｍｍの間の厚さを持つセラミック層（１１）を用意するステップ、
    ダイレクトボンディングプロセスまたは、半田付けプロセスによって、０．１〜０．９ｍｍの厚さを持つ第１のタイプの金属層（１２，１３）を、それぞれ、セラミック層（１１）の各面に貼り付けるステップ、
    少なくとも１つの第１のタイプの金属層（１２）の部分的な領域である支持領域（１２’）の上に、ガラス含有ペーストを塗り付け、そして、乾かし、７５０℃〜１０３０℃の間の温度で焼き付けることで、上記支持領域（１２’）の表面に、０．０１５〜０．１５ｍｍの厚さを有する絶縁層（１４）を貼り付けるステップ、および、
    少なくとも１つの金属組成から成る導電性ペーストを上記絶縁層の上に塗り付け、７５０℃から１０３０℃の間の温度で焼き付けることによって、０．０１５〜０．１５ｍｍの厚さを有する構造化された少なくとも１つの第２のタイプの金属層（１５）を、上記絶縁層の上にのみ設けるステップを含むことを特徴とする方法。
  2. 少なくとも１つの第１のタイプの金属層（１２）を、少なくとも１つの支持領域（１２’）を形成するように構造化するステップを含むことを特徴とする請求項１に記載の方法。
  3. 少なくとも１つの第１のタイプの金属層（１２）が、少なくとも１つ電力コンポーネントのためのストリップ導体、接触面または、取付面、及び、ガラス含有絶縁体のための少なくとも１つの支持領域（１２’）を形成するように構造化することを特徴とする請求項１または２に記載される方法。
  4. ガラス含有ペーストの塗り付け及び、このペーストの焼き付けを、このガラス含有素材でできた少なくとも１つの絶縁層（１４）の厚さを増す目的で、少なくとも１度繰り返すことを特徴とする請求項１から３のいずれか１項に記載の方法。
  5. 第２のタイプの金属層（１５）を形成するペーストの塗り付け及び焼付けを、この金属層（１５）の厚さを増す目的で、少なくとも１度繰り返すことを特徴とする請求項１から４のいずれか１項に記載の方法。
  6. 基板の少なくとも１つの制御または駆動領域のためのストリップ導体、接触面、取付面を形成するための、少なくとも１つの第２のタイプの金属層を構造化することを含むことを特徴とする請求項１から５のいずれか１項に記載の方法。
  7. いくつかの基板を、セラミック層（１１）を形成している１つの共通セラミック板に複数製作することを特徴とする請求項１から５のいずれか１項に記載の方法。
  8. 半田止め領域を、構造化された第１のタイプの金属層（１２）に、ガラス含有ペーストの塗り付け及び焼付けによって塗り付けることを特徴とする請求項１から５のいずれか１項に記載の方法。
  9. 半田止め領域の塗り付けを、絶縁層（１４）の塗り付けと共に行うことを特徴とする請求項８に記載の方法。
  10. 第１のタイプの金属層（１２）の部分的な領域である支持領域（１２’）が、反対の第１のタイプの金属層（１２）の表面のセラミック層（１１）とは反対面に、くぼみまたは凹部（１６）を備え、かつ、ガラス含有絶縁層（１４）が、前記くぼみまたは凹部（１６）を備えることを特徴とする請求項８または９に記載の方法。
JP2004514538A 2002-06-20 2003-04-11 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法 Expired - Fee Related JP4804751B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10227658.7 2002-06-20
DE10227658A DE10227658B4 (de) 2002-06-20 2002-06-20 Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
PCT/DE2003/001242 WO2004002204A1 (de) 2002-06-20 2003-04-11 Metall-keramik-substrat für elektische schaltkreise- oder module, verfahren zum herstellen eines solchen substrates sowie modul mit einem solchen substrat

Publications (2)

Publication Number Publication Date
JP2005530353A JP2005530353A (ja) 2005-10-06
JP4804751B2 true JP4804751B2 (ja) 2011-11-02

Family

ID=29723335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004514538A Expired - Fee Related JP4804751B2 (ja) 2002-06-20 2003-04-11 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法

Country Status (6)

Country Link
US (2) US7750461B2 (ja)
EP (2) EP2170026B1 (ja)
JP (1) JP4804751B2 (ja)
AU (1) AU2003233753A1 (ja)
DE (1) DE10227658B4 (ja)
WO (1) WO2004002204A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210121651A (ko) * 2020-03-31 2021-10-08 임성은 다이렉트 액티브 쿨링 구조체 및 이를 포함하는 레이저 소스

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988735B2 (ja) 2004-03-15 2007-10-10 日立金属株式会社 半導体装置及びその製造方法
DE102004019447A1 (de) * 2004-04-19 2005-11-10 Siemens Ag Vorrichtung, insbesondere intelligentes Leistungsmodul, mit planarer Verbindungstechnik
US7615873B2 (en) * 2004-04-21 2009-11-10 International Rectifier Corporation Solder flow stops for semiconductor die substrates
FR2899763B1 (fr) * 2006-04-06 2008-07-04 Valeo Electronique Sys Liaison Support, notamment pour composant electronique de puissance, module de puissance comprenant ce support, ensemble comprenant le module et organe electrique pilote par ce module
WO2008021524A2 (en) * 2006-08-18 2008-02-21 Second Sight Medical Products, Inc. Package for an implantable neural stimulation device
DE102007030389B4 (de) * 2007-03-30 2015-08-13 Rogers Germany Gmbh Moduleinheit mit einer Wärmesenke
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
CN102104010B (zh) * 2009-12-22 2012-07-11 陈志恭 一种能提升绝缘电压VISO又能降低结壳热阻Rthjc的模块结构件
FR2990795B1 (fr) * 2012-05-16 2015-12-11 Sagem Defense Securite Agencement de module electronique de puissance
US8941208B2 (en) * 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
DE102013104949B3 (de) * 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit
DE102013215647A1 (de) * 2013-08-08 2015-02-12 Siemens Aktiengesellschaft Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls
DE102014203309A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
EP4362615A2 (de) * 2015-12-22 2024-05-01 Heraeus Electronics GmbH & Co. KG Herstellungsverfahren eines metall-keramik-substrates mit verbesserter flächen-nutzung
DE102022122799A1 (de) 2022-09-08 2024-03-14 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4917381A (ja) * 1972-04-20 1974-02-15
JPS59207695A (ja) * 1983-04-29 1984-11-24 ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト 多層配線の形成方法
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
JPH0272695A (ja) * 1988-09-07 1990-03-12 Toshiba Lighting & Technol Corp 混成集積回路
JPH04211200A (ja) * 1990-01-25 1992-08-03 Mitsubishi Electric Corp 半導体装置
JPH05167006A (ja) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JPH10256689A (ja) * 1997-03-01 1998-09-25 Harder Juergen Schulz セラミック・金属基板およびその製法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
US3744120A (en) * 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
US4563383A (en) * 1984-03-30 1986-01-07 General Electric Company Direct bond copper ceramic substrate for electronic applications
US4862323A (en) * 1984-04-12 1989-08-29 Olin Corporation Chip carrier
GB8518945D0 (en) * 1985-07-26 1985-09-04 Ngk Insulators Ltd Forming copper film on ceramic body
JPS6265991A (ja) * 1985-09-13 1987-03-25 株式会社東芝 高熱伝導性セラミツクス基板
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPH0824215B2 (ja) 1987-08-28 1996-03-06 太陽誘電株式会社 厚膜回路装置の製造方法
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
US4946709A (en) * 1988-07-18 1990-08-07 Mitsubishi Denki Kabushiki Kaisha Method for fabricating hybrid integrated circuit
US5139975A (en) * 1988-07-18 1992-08-18 International Business Machines Corporation Sintering arrangement for enhancing removal of carbon from ceramic substrate laminates
US5084323A (en) * 1989-04-07 1992-01-28 Nippondenso Co., Ltd. Ceramic multi-layer wiring substrate and process for preparation thereof
US5176772A (en) * 1989-10-05 1993-01-05 Asahi Glass Company Ltd. Process for fabricating a multilayer ceramic circuit board
US5156903A (en) * 1989-12-21 1992-10-20 Sumitomo Metal Ceramics Inc. Multilayer ceramic substrate and manufacture thereof
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE4444680A1 (de) * 1994-12-15 1996-06-27 Schulz Harder Juergen Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente
US6207221B1 (en) * 1997-03-01 2001-03-27 Jürgen Schulz-Harder Process for producing a metal-ceramic substrate and a metal-ceramic substrate
US6261703B1 (en) * 1997-05-26 2001-07-17 Sumitomo Electric Industries, Ltd. Copper circuit junction substrate and method of producing the same
JP2001217135A (ja) * 2000-02-03 2001-08-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
JP2001294489A (ja) * 2000-04-07 2001-10-23 Tokuyama Corp 結晶化ガラスと窒化アルミニウム焼結体との接合体
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法
GB2365007B (en) * 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
JP5038565B2 (ja) * 2000-09-22 2012-10-03 株式会社東芝 セラミックス回路基板およびその製造方法
US6660945B2 (en) * 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4917381A (ja) * 1972-04-20 1974-02-15
JPS59207695A (ja) * 1983-04-29 1984-11-24 ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト 多層配線の形成方法
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
JPH0272695A (ja) * 1988-09-07 1990-03-12 Toshiba Lighting & Technol Corp 混成集積回路
JPH04211200A (ja) * 1990-01-25 1992-08-03 Mitsubishi Electric Corp 半導体装置
JPH05167006A (ja) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JPH10256689A (ja) * 1997-03-01 1998-09-25 Harder Juergen Schulz セラミック・金属基板およびその製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210121651A (ko) * 2020-03-31 2021-10-08 임성은 다이렉트 액티브 쿨링 구조체 및 이를 포함하는 레이저 소스
KR102489766B1 (ko) * 2020-03-31 2023-01-17 임성은 다이렉트 액티브 쿨링 구조체 및 이를 포함하는 레이저 소스

Also Published As

Publication number Publication date
EP1514459B1 (de) 2011-07-13
DE10227658B4 (de) 2012-03-08
US7750461B2 (en) 2010-07-06
JP2005530353A (ja) 2005-10-06
DE10227658A1 (de) 2004-01-15
AU2003233753A1 (en) 2004-01-06
EP2170026B1 (de) 2011-10-26
EP1514459A1 (de) 2005-03-16
WO2004002204A1 (de) 2003-12-31
EP2170026A1 (de) 2010-03-31
US8021920B2 (en) 2011-09-20
US20060103005A1 (en) 2006-05-18
US20100186231A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
US8021920B2 (en) Method for producing a metal-ceramic substrate for electric circuits on modules
KR102446009B1 (ko) 기판 구조들 및 제조 방법들
JP4764877B2 (ja) セラミック−金属基板を製作するための方法
JP2012531728A (ja) 電子装置
JP4813794B2 (ja) 半導体素子装置及び半導体素子装置を製造する方法
US20220369468A1 (en) Substrate structures and methods of manufacture
US6207221B1 (en) Process for producing a metal-ceramic substrate and a metal-ceramic substrate
US20050093121A1 (en) Chip package and substrate
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP2002343911A (ja) 基 板
JPH03104167A (ja) 接着された接触を有する多層トランスデューサおよびその接着方法
JPH10256689A (ja) セラミック・金属基板およびその製法
JP6392583B2 (ja) 回路基板、および電子装置
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
JP2942424B2 (ja) 半導体素子収納用パッケージ
JPH01289151A (ja) 集積回路装置
US20210125895A1 (en) Metal-ceramic substrate comprising a foil as a bottom substrate face, said foil being shaped for direct cooling
JPS60178655A (ja) リ−ドフレ−ム
JPH11204941A (ja) 回路基板の製造方法
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JPH0948677A (ja) 金属−セラミックス複合基板及びその製造法
JPS61121489A (ja) 基板製造用Ｃｕ配線シ−ト
US20020149055A1 (en) Semiconductor device including insulating substrate formed of single-crystal silicon chip
JPH06112339A (ja) セラミックパッケージ
JP2002314153A (ja) ペルチェ電極基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080808

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100405

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees