JP2012531728A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2012531728A
JP2012531728A JP2012516512A JP2012516512A JP2012531728A JP 2012531728 A JP2012531728 A JP 2012531728A JP 2012516512 A JP2012516512 A JP 2012516512A JP 2012516512 A JP2012516512 A JP 2012516512A JP 2012531728 A JP2012531728 A JP 2012531728A
Authority
JP
Japan
Prior art keywords
metallization
area
layer
thickness
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012516512A
Other languages
English (en)
Inventor
シュルツ−ハーダー
メイヤー，アンドレアス
Original Assignee
キュラミーク エレクトロニクス ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キュラミーク エレクトロニクス ゲーエムベーハー filed Critical キュラミーク エレクトロニクス ゲーエムベーハー
Publication of JP2012531728A publication Critical patent/JP2012531728A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact

Abstract

少なくとも１つの、少なくとも絶縁層および少なくとも１つの、絶縁層表面側の第一のメタライゼーションから成る金属絶縁層基板を備え、その金属絶縁層基板の第一のメタライゼーションがメタライゼーションエリアを形成するために構造化されており、並びに少なくとも１つの、損失熱を発生させる電気または電子コンポーネントを第一のメタライゼーションの第一のメタライゼーションエリアに備え、その際第一のメタライゼーションエリアが、コンポーネントと少なくとも熱的に接続されている部分エリアのところに、層の厚さを備え、その層の厚さが第一の部分エリアの第一のメタライゼーションエリアの層の厚さより大幅に厚い、電子装置、特に、電子回路または電子モジュール。
【選択図】図１

Description

本発明は、請求項１の前段に従った電子装置ないし電子回路および／またはモジュールに関する。
この種の電子装置または回路ないしモジュールは多数の実施形態が公知である。
さらに、いわゆる「ＤＣＢ法」（Ｄｉｒｅｃｔ−Ｃｏｐｐｅｒ−Ｂｏｎｄ−Ｔｅｃｈｎｏｌｏｇｙ）が公知であり、これは例えば金属層または金属板（例えば銅板または銅箔）を互いにおよび／またはセラミックまたはセラミック層と接合するために、金属板ないし銅板または金属箔ないし銅箔を使用し、これらの表面側に金属と反応性ガス、好ましくは酸素との化学結合からなる１つの層または被膜（融解層）が備えられている。これは例えば特許文献１または特許文献２に記述されている方法では、この層またはこの被膜（融解層）は、隣接した金属の薄層と共に、金属（例えば銅）の融解温度より低い融解温度を備える共晶（融解層）を形成する。その結果、セラミックに金属層または箔を施し、全層を熱することによって、すなわち基本的に融解層ないし酸化被膜の領域でのみ金属ないし銅を融解することによって、これらを相互に接合することができる。
このＤＣＢ法はさらに以下の手順工程を備えている：
・酸化銅層が均等に生じるように銅箔を酸化
・セラミック層への銅箔の配置
・およそ１０２５℃と１０８３℃の間、例えばおよそ１０７１℃のプロセス温度への接合部の加熱
・室温への冷却
また、例えばセラミック材料と、特に銅層または銅箔の金属被覆を形成する金属層または金属箔とを接合する、いわゆる活性はんだ法（特許文献３、特許文献４）が公知である。特に金属セラミック基板の製造のために用いられるこの方法において、およそ８００〜１０００℃の温度で、金属箔、例えば銅箔とセラミック基板、例えば窒化アルミニウムセラミックとの間で、硬質はんだを用いて接合が生成される。この硬質はんだは銅、銀および／または金などのような主要成分に加えて、活性金属も含んでいる。はんだと金属との間の接合が金属の硬質はんだ接合であるのに対し、ハフニウム、チタン、ジルコニウム、ニオブ、セリウム群の少なくとも１つの要素である活性金属は、化学反応によってはんだとセラミックとの間に接合を生成する。
ＵＳ−ＰＳ３７４４１２０ ＤＥ−ＰＳ２３１９８５４ ＤＥ２２１３１１５ ＥＰＡ−１５３６１８
本発明の課題は、パワーコンポーネント、すなわち作動中に著しい出力損失とそれによって高い熱を生じるコンポーネントの冷却を最適化する電子装置を提示することである。この課題を解決するために、請求項１に従った電子装置が形成される。
本発明に従った実施形態により、電子装置、回路またはモジュールのパワーコンポーネントの最適な冷却だけでなく、そのような装置の信頼性と寿命を高めることが、少なくとも１つの、パワーコンポーネントを支える第一のメタライゼーションエリアの特別な形成により、これが冷却効果を最適化するヒートスプレッダーとして作用し、しかし同時に、装置の作動中に例えば負荷の切り換え時に温度変化が生じ、基板および／またはコンポーネントが熱に起因した機械力によって損傷することのないよう、このメタライゼーションエリアの金属材料の量が低減されることによって可能になる。
本発明の発展形態は、従属請求項に開示される。
本発明は以下で図を使用して実施例において詳しく説明される。
本発明に従った、電子装置（回路またはモジュール）の簡略化した側面図である。 図１の装置の一部分の拡大図である。 図１および図２の装置の金属絶縁層基板を製造するためのさまざまな方法の各手順工程を示す図である。 図１および図２の装置の金属絶縁層基板を製造するためのさまざまな方法の各手順工程を示す図である。 図１および図２の装置の金属絶縁層基板を製造するためのさまざまな方法の各手順工程を示す図である。
図全般に符号１で示される電子装置は、示された実施形態では基本的に好ましくはセラミック絶縁層３を備えた金属絶縁層基板２から構造化され、その表面側にはそれぞれ１つのメタライゼーション４ないし５が備えられている。プリント基板を作るために、あるいは接触表面および導体を作るために、上部のメタライゼーション４は図１の２つのメタライゼーションエリア４．１および４．２で示されたように構成される。下部メタライゼーション５は連続して形成される。すなわち、覆われていない縁エリアまで絶縁層３の下部表面側全体に渡って伸びている。絶縁層３として適切なセラミックは、例えば酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）および／または炭化ケイ素（ＳｉＣ）、または酸化アルミニウムと酸化ジルコニウム（Ａｌ２Ｏ３＋ＺｒＯ２）から成る。絶縁層３の厚みは、約０．１５ｍｍ〜１ｍｍの間の寸法である。
メタライゼーション４および５、ないしメタライゼーション４のメタライゼーションエリア４．１および４．２に適切な材料は、例えば銅、銅合金またはアルミニウム、アルミニウム合金である。絶縁層３とメタライゼーション４および５、ないしメタライゼーションエリア４．１および４．２は、ＤＣＢボンディングによって、活性はんだによっておよび／またはしかし硬質はんだによって、例えば共晶銅−銀はんだを使用してまたは他の適切な方法、例えば接着によって接合される。
メタライゼーションエリア４．１および４．２上には、電子コンポーネント６ないし７が、はんだ付け、接着、焼結または他の適切な方法で固定され、すなわち特にコンポーネント６とメタライゼーションエリア４．１との間に、並びにコンポーネント７とメタライゼーションエリア４．２との間に熱的な接続もあるように、固定される。コンポーネント７はその際出力損失と冷却要求の高いパワーコンポーネント、例えばパワー半導体コンポーネントまたはパワー半導体チップ（ＩＣ）、例えばトランジスタ、ダイオード、トライアック、サイリスタなどであるのに対して、コンポーネント６は低出力であり、それによって出力損失も小さく、例えばコンポーネント７を制御するための半導体回路または半導体チップ（ＩＣ）である。
装置１ないし金属絶縁層基板２の特性は、構造化されたメタライゼーション４が基本的に各パワーコンポーネント７の下の部分エリア４．２．１内のみに、つまり示された実施形態ではコンポーネント７の下に、拡大された層の厚さＤを備えており、それ以外ではメタライゼーション４とそのメタライゼーションエリア４．１および４．２の層の厚さが、部分エリア４．２．２でも大幅に縮小されおよび層の厚さｄが下部メタライゼーション５とおよそ同じであることにある。メタライゼーションエリア４．２は、その形状に関して、層の厚さＤを備えた部分エリア４．２．１と薄い層の厚さｄを備えた、これを取り囲む部分エリアまたは縁エリア４．２．２とから構成されており、その際メタライゼーションエリア４．２がこの部分エリアとワンピースに、ないしモノリシックに仕上げられているように記述される。
層の厚さＤを備えた部分エリア４．２．１によって、および部分エリア４．２．１を取り囲む部分エリア４．２．２によって、メタライゼーションエリア４．２はその縁８のところで階段状に仕上げられており、つまり、コンポーネント７が最上段の縁から、ないし部分エリア４．２．１の縁から間隔ａ１を空けており、この間隔が少なくとも層の厚さＤとｄの差ｂと同じかまたはそれよりいくらか大きい、すなわちａ１≧ｂであるように仕上げられる。
さらに、段を付けられた縁８によって形成された段ｄの幅ａ２が少なくとも層の厚さｄと同じである。
メタライゼーションエリア４．２のこのような構造または造形により、絶縁層３または金属絶縁層基板２の表面側に対して４５°の角度で伸びる破線９で図２に示されたように、このメタライゼーションエリアが最適な方法で、ヒートスプレッダーとしてコンポーネント７の最適な冷却をもたらすことが保証される。その上、この実施形態によってメタライゼーションエリア４．２の金属量が、およびそれによって温度変化に起因する、メタライゼーション４ないしメタライゼーションエリア４．２と絶縁層３の間の機械的応力が、装置１の寿命を損なわない値に調節される。
ちなみに層の厚さｄおよびＤに関して、層の厚さは特にメタライゼーション４にパワーコンポーネント７の外側で、メタライゼーション４の構造化によって生じた導体のために、ないし期待されるべき電流のために十分な大きさの横断面が得られるように選択される一方で、パワーコンポーネント７の下のメタライゼーション４の層の厚さＤは、最適な冷却のためにおよびその際特に最適な放熱のために十分な大きさが選択される。このために、層の厚さＤおよびｄは、その差ｂがｄ／２と同じかまたはそれより大きくなるように選択される。さらに、コンポーネント７の下のメタライゼーションエリア４．２が備えている、間隔ａ１とａ２の合計が、少なくとも層の厚さＤと同じ、好ましくはそれよりも大きいという関係が重要であり、つまりａ１＋ａ２≧Ｄである。
部分エリア４．２．１の外のメタライゼーション４およびメタライゼーション５の層の厚さｄは、例えば寸法が０．０５ｍｍ〜０．８ｍｍであり、層の厚さＤはその場合例えば寸法が０．１ｍｍ〜１．６ｍｍである。
メタライゼーションエリア４．２の金属量を可能な限り少なく保つため、コンポーネント７の下の面の面積は約５ｍｍ２〜１８０ｍｍ２、好ましくは９ｍｍ２〜１５０ｍｍ２であり、それはパワートランジスタおよびダイオードのような普通の半導体コンポーネント、特に集積回路として制御要素または切替要素およびダイオードから構成される半導体コンポーネントの配置のために十分である。
メタライゼーション５を介して装置１は少なくとも冷却器または放熱器と熱的に接続しており、これは図１に破線で示されている。冷却器１０は、例えば受動的冷却器であり、冷却面を介して、例えばクーリングフィンの形で、損失熱を周囲に、例えば取り囲んでいる空気に伝え、またはしかし能動的冷却器であり、冷却媒体、例えば液状冷却媒体が貫流可能な少なくとも１つの冷却ダクトから形成される。
メタライゼーション５と冷却器１０の接合は、例えば接着、焼結、はんだ付け、ＤＣＢボンディングによって実施される。基本的に、メタライゼーション５を放棄し、冷却器１０を直接メタライゼーション４と反対を向いた、絶縁層３の下面に、やはりＤＣＢボンディング、活性はんだ、接着などによって設けるという方法もある。
金属絶縁層基板２の記述された構造はさらに、縮小された部分エリア４．２．１の外側のメタライゼーション４の層の厚さを縮小することにより、特にメタライゼーションエリア４．１の微細な構造化が、微細に構造化された導体や接触表面等々を形成するために可能になるという利点も持っている。これによって特に、複数のコンポーネント、特にアクティブなコンポーネントを備えた複雑な回路を、少なくとも１つのパワーコンポーネントとコンパクトに、つまり金属絶縁層基板２上に、小さな寸法で実現する方法も可能である。メタライゼーション４および５の層の厚さが薄いことにより、および特にメタライゼーションエリア４．２の金属量を削減することによっても、されにバイメタル効果による過熱時の金属絶縁層基板の曲がりも防止され、しかし少なくともコンポーネント６および７に損傷が生じない範囲で防止される。
図３では項目ａ）からｃ）に金属絶縁層基板２を製造するための製造方法の工程が示されている。この方法では、まず絶縁層３の上面に金属層が金属箔４’（例えば銅箔またはアルミニウム箔）の形で層の厚さＤで、および絶縁層３の下面に金属層が金属箔５’（例えば銅箔またはアルミニウム箔）の形で層の厚さｄで施される。金属箔４’は、製造された基板２のメタライゼーション４が層の厚さＤを備えるべきところで、レジストまたはフォトレジストないしエッチングレジスト１１によってマスキングされる（項目ａ））
その後で、項目ｂ）に従って金属箔４’がエッチングレジスト１１の外側で層の厚さｄを備えるまで、金属箔４’のエッチング除去を行う。
引き続いて残った金属箔４’の表面全体を、つまりメタライゼーション４がないエリアを除いて、すなわち特にメタライゼーションエリア４．１と４．２の間の中間スペースを除いて、エッチングレジスト１１で覆い、その結果再度のエッチングとエッチングレジスト１１の除去の後でメタライゼーション４の構造化が達成される（項目ｃ））。
層の厚さｄを備えた、メタライゼーション５を形成する金属箔５’は、構造化プロセス全体にわたって、例えばエッチングレジスト１１によるカバーにより、または他の適切な方法で保護される。
図４では項目ａ）からｃ）で製造方法の工程が示され、この工程ではまず絶縁層３の両方の表面に金属層が金属箔４’および５’（例えば銅箔またはアルミニウム箔）の形で、層の厚さｄで施される。（項目ａ））。
エッチングレジスト１１を施すことにより、およびエッチングも含めて行うことで、メタライゼーションエリア４．１を形成する箔エリア４ａ’内および箔エリア４ｂ’内の金属箔４’が構造化される。箔エリア４ｂ’上にはさらに適切な方法、例えばガルバニック析出および／または化学析出によっておよび／または溶射によっておよび／またはプラズマ法によって、追加の金属層４ｂ”が施され、つまり箔エリア４ｂと追加の金属層４ｂ”が、メタライゼーションエリア４．２のために必要な造形を達成するように施される。
追加の金属層４ｂ”の金属は、例えば金属箔４’の金属、例えば銅、銅合金、アルミニウムまたはアルミニウム合金である。基本的に、追加の金属層４ｂ”のために、金属箔４’と異なる金属が使用されてもよい。さらに、追加の金属層４ｂ”は、レーザー焼結により、焼結層として金属焼結材料を使用して生成されてもよい。
メタライゼーション５を形成する金属箔５’は、他方でプロセス全体にわたって例えば保護層でカバーするかまたは他の方法で保護される。
図５では項目ａ）からｃ）で製造方法の工程が示され、この工程ではまず絶縁層３の両方の表面に金属層が金属箔４’および５’（例えば銅箔またはアルミニウム箔）の形で、層の厚さｄで施される。続いて金属箔４は箔エリア４ａ’および４ｂ’内で例えばマスキングおよびエッチングによって構造化される（項目ａ）およびｂ））。
箔エリア４ｂ’上には追加の金属層４ｂ”が金属薄板の形で配設され、この金属薄板は例えばＤＩＲＥＣＴボンディングまたはＤＣＢボンディングにより、はんだ付け、好ましくは硬質はんだによって金属層４ｂ’と接合され、およびこうして箔エリア４ｂ’と共に部分エリア４．２．１を形成する。金属層４ｂ”を形成する金属薄板の配設は、特に金属絶縁層基板が複数の別の基板と大型のセラミック板を使用して多面取りプリントパネルに製造され、マスクを使用して配設され、および／または別の金属層４ｂ”を形成する薄板である場合に行われ、これは例えば金属箔からの打ち抜きで作られた形成部品の構成要素であり、この形成部品ではそれぞれ薄板が少なくとも１つのバーによって保持され、このバーは薄板と金属層４ｂ’の接合後に例えば機械的にまたはしかし他の適切な方法で、例えばレーザーによって切り離される。
上述では、メタライゼーション４がすでに２つのメタライゼーションエリア４．１および４．２を形成しているという前提で、より単純に表示された。装置１の実際の実施形態では、もちろん複数の、層の厚さの薄いメタライゼーションエリア４．１、並びに特に複数のメタライゼーションエリア４．２も、複数のパワーコンポーネント７のために備えられていてよい。さらに、電子装置ないしその金属絶縁層基板が単に１つのまたはしかし複数のメタライゼーションエリア４．２を備えている可能性も存在する。
本発明は実施例に基づいて上述された。本発明は、そのために本発明が基づく発明概念を離れることなく、さまざまな変更および変化形態が可能であることは自明である。上述では、すでにメタライゼーション４が構造化されていることを前提としている。当然ながらメタライゼーション５が同じく構造化されている実施形態も可能である。
１ 電子装置または回路
２ 金属絶縁層基板
３ 絶縁層
４ メタライゼーション
５ メタライゼーション
４．１ メタライゼーションエリア
４．２ メタライゼーションエリア
４’ 金属層または金属箔
４ｂ’ 金属層
４ｂ” 金属層
５ 金属被覆
６ コンポーネント
７ コンポーネント
８ 段
９ ライン
１０ 冷却器
１１ 保護層またはエッチングレジスト
ａ コンポーネント７とメタライゼーションエリア４．２の最上縁との間の間隔
ａ２ 段８の幅
ｄ メタライゼーション４および５のコンポーネント７の外側に備えられた部分エリア４．２．１の層の厚さ
Ｄ コンポーネント７の下側のメタライゼーション４の層の厚さ
ｂ 層の厚さＤおよびｄの差

Claims (15)

  1. 電子装置、特に、電子回路または電子モジュールであって、少なくとも１つの、少なくとも絶縁層（３）および少なくとも１つの、前記絶縁層（３）表面側の第一のメタライゼーション（４）から成る金属絶縁層基板（２）を備え、該金属絶縁層基板の第一のメタライゼーション（４）がメタライゼーションエリア（４．１、４．２）を形成するために構造化されており、並びに少なくとも１つの、損失熱を発生させる電気または電子コンポーネント（７）を第一のメタライゼーション（４）の前記第一のメタライゼーションエリア（４．２）に備え、その際前記第一のメタライゼーションエリア（４．２）が、前記コンポーネント（７）と少なくとも熱的に接続されている部分エリア（４．２．１）のところに、層の厚さ（Ｄ）を備え、該層の厚さ（Ｄ）が前記第一の部分エリア（４．２．１）の前記第一のメタライゼーションエリア（４．２）の層の厚さ（ｄ）より大幅に厚い装置において、前記層の厚さ（Ｄ、ｄ）の差（ｂ）が少なくとも前記第一の部分エリア（４．２．１）の外側の前記第一のメタライゼーションエリア（４．２）の前記層の厚さ（ｄ）の半分と同じかまたはより大きく、および前記第一の部分エリア（４．２．１）の縁の前記コンポーネント（７）が備えている間隔（ａ１）が前記層の厚さ（Ｄ、ｄ）の前記差（ｂ）と同じまたはより大きいことを特徴とする、装置。
  2. 少なくとも１つの前記第一のメタライゼーションエリア（４．２）が、階段状に変化した層の厚さを備え、しかもより厚い前記層の厚さ（Ｄ）を備えた前記第一の部分エリア（４．２．１）が、より薄い前記層の厚さ（ｄ）を備えた前記部分エリア（４．２．２）を少なくとも部分的に、好ましくはしかし完全に取り囲んでいることを特徴とする、請求項１に記載の装置。
  3. 前記第一のメタライゼーション（４）が、少なくとも１つの前記第一のメタライゼーションエリア（４．２）に追加して少なくとも１つの第二の構造化されたメ前記タライゼーションエリア（４．１）を備え、該メタライゼーションエリア（４．１）の層の厚さが前記第一の部分エリア（４．２．１）の前記層の厚さ（Ｄ）より小さく、好ましくは前記層の厚さ（ｄ）と同じであり、該層の厚さ（ｄ）がその前記第一の部分エリア（４．２．１）の外側に少なくとも１つの前記第一のメタライゼーションエリア（４）を備えていることを特徴とする、請求項１または２に記載の電子装置。
  4. 前記第一のメタライゼーション（４）と反対を向いた前記絶縁層（３）表面側に、第二のメタライゼーション（５）が好ましくは連続した、すなわち構造化されていない前記第二のメタライゼーション（５）が備えられていることを特徴とする、請求項１〜３のいずれか一項に記載の装置。
  5. 前記第一の部分エリア（４．２．１）の外の前記第一のメタライゼーション（４）の前記層の厚さおよび／または第二のメタライゼーション（５）の前記層の厚さが０．５ｍｍ〜０．８ｍｍであることを特徴とする、請求項１〜４のいずれか一項に記載の装置。
  6. 前記絶縁層（３）の厚さが０．１５ｍｍ〜１．０ｍｍであることを特徴とする、請求項１〜５のいずれか一項に記載の装置。
  7. 前記絶縁層がセラミック層であり、好ましくはＡｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、ＳｉＣまたはＡｌ２Ｏ３＋ＺｒＯ２から成るセラミック層であることを特徴とする、請求項１〜６のいずれか一項に記載の装置。
  8. 前記コンポーネント（７）に占められた面の寸法が５ｍｍ２〜１８０ｍｍ２、好ましくは９ｍｍ２〜１５０ｍｍ２であることを特徴とする、請求項１〜７のいずれか一項に記載の装置。
  9. 前記第一のおよび／または第二のメタライゼーションが銅、銅合金、アルミニウムまたはアルミニウム合金から成ることを特徴とする、請求項１〜８のいずれか一項に記載の装置。
  10. 前記損失熱を発生するコンポーネント（７）が、はんだ結合または焼結結合または接着結合によって前記第一のメタライゼーション（４）の前記第一のメタライゼーションエリア（４．２）と結合されていることを特徴とする、請求項１〜９のいずれか一項に記載の装置。
  11. 前記絶縁層が、例えば前記第二のメタライゼーション（５）を介して冷却器（１０）と、例えばＤＣＢボンディングによって、はんだ付けによって、また活性はんだによっても結合されることを特徴とする、請求項１〜１０のいずれか一項に記載の装置。
  12. 前記第一のメタライゼーション（４）の前記メタライゼーションエリア（４．１、４．２）が、ステップエッチングによって作られることを特徴とする、請求項１〜１１のいずれか一項に記載の装置。
  13. 前記第一の部分エリア（４．２．１）の前記層の厚さ（Ｄ）が、前記絶縁層（３）と結合された金属層（４’、４ｂ’）上に追加の金属層（４ｂ”）を施すことによる、すなわち例えば化学析出またはガルバニック析出による、および／またはレーザー焼結による、および／または金属薄板を施すことによることを特徴とする、請求項１〜１２のいずれか一項に記載の装置。
  14. 少なくとも１つの前記第二のメタライゼーションエリア（４．１）が、導体を形成するためおよび／または接触表面を構造化するためであることを特徴とする、請求項１〜１３のいずれか一項に記載の装置。
  15. 少なくとも１つの前記第二のメタライゼーションエリア（４．１）上に、好ましくは少なくとも１つの構造化された前記メタライゼーションエリア（４．１）上に、コンポーネント（６）が出力損失を低減して備えられていることを特徴とする、請求項１〜１４のいずれか一項に記載の装置。
JP2012516512A 2009-07-02 2010-06-29 電子装置 Pending JP2012531728A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009033029.1 2009-07-02
DE102009033029A DE102009033029A1 (de) 2009-07-02 2009-07-02 Elektronische Vorrichtung
PCT/DE2010/000745 WO2011000360A2 (de) 2009-07-02 2010-06-29 Elektronische vorrichtung

Publications (1)

Publication Number Publication Date
JP2012531728A true JP2012531728A (ja) 2012-12-10

Family

ID=42983560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012516512A Pending JP2012531728A (ja) 2009-07-02 2010-06-29 電子装置

Country Status (7)

Country Link
US (1) US8749052B2 (ja)
EP (1) EP2449586B1 (ja)
JP (1) JP2012531728A (ja)
KR (1) KR20120098575A (ja)
CN (1) CN102484104B (ja)
DE (1) DE102009033029A1 (ja)
WO (1) WO2011000360A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104954A1 (ja) * 2014-01-10 2015-07-16 古河電気工業株式会社 電子回路装置
JP2015520944A (ja) * 2012-05-02 2015-07-23 セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｅｒａｍＴｅｃ ＧｍｂＨ 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法
WO2016163135A1 (ja) * 2015-04-08 2016-10-13 三菱電機株式会社 電子モジュール及び電子装置
WO2016190440A1 (ja) * 2015-05-27 2016-12-01 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
JPWO2015022993A1 (ja) * 2013-08-16 2017-03-02 日本碍子株式会社 セラミック回路基板及び電子デバイス
JP2017199830A (ja) * 2016-04-28 2017-11-02 三菱電機株式会社 パワーモジュール
JPWO2022044541A1 (ja) * 2020-08-28 2022-03-03
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5860599B2 (ja) * 2011-03-01 2016-02-16 昭和電工株式会社 絶縁回路基板、パワーモジュール用ベースおよびその製造方法
US9206418B2 (en) 2011-10-19 2015-12-08 Nugen Technologies, Inc. Compositions and methods for directional nucleic acid amplification and sequencing
DE102012102611B4 (de) * 2012-02-15 2017-07-27 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
JP6192561B2 (ja) * 2014-02-17 2017-09-06 三菱電機株式会社 電力用半導体装置
JP6341822B2 (ja) 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
US9408301B2 (en) * 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) * 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
JP6370257B2 (ja) 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
JP6582783B2 (ja) * 2015-09-16 2019-10-02 富士電機株式会社 半導体装置
EP3210956B1 (de) 2016-02-26 2018-04-11 Heraeus Deutschland GmbH & Co. KG Kupfer-keramik-verbund
EP3210957B1 (de) 2016-02-26 2019-01-02 Heraeus Deutschland GmbH & Co. KG Kupfer-keramik-verbund
EP3460838B1 (en) * 2016-05-19 2021-02-24 Mitsubishi Materials Corporation Substrate for power modules
EP3261119A1 (en) * 2016-06-21 2017-12-27 Infineon Technologies AG Power semiconductor module components and additive manufacturing thereof
KR101872257B1 (ko) 2016-06-29 2018-06-28 박남철 마그넷 발전기
KR101872262B1 (ko) 2016-07-06 2018-08-02 박남철 마그넷 발전기
CN110476244B (zh) 2017-03-31 2023-11-03 罗姆股份有限公司 功率模块及其制造方法
CN108964297A (zh) * 2017-05-17 2018-12-07 德昌电机(深圳)有限公司 一种电机、控制电路板及应用该电机的引擎冷却模组
EP3595002A1 (de) * 2018-07-12 2020-01-15 Heraeus Deutschland GmbH & Co KG Metall-keramik-substrat mit einer zur direkten kühlung geformten folie als substratunterseite
DE102018212272A1 (de) * 2018-07-24 2020-01-30 Robert Bosch Gmbh Keramischer Schaltungsträger und Elektronikeinheit
DE102018123681A1 (de) 2018-09-26 2020-03-26 Rogers Germany Gmbh Trägersubstrat für elektrische, insbesondere elektronische Bauteile und Verfahren zum Herstellen eines Trägersubstrats
JP7147502B2 (ja) 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
DE102019108594A1 (de) 2019-04-02 2020-10-08 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Subtrats und ein solches Metall-Keramik-Substrat.
DE102019113308A1 (de) 2019-05-20 2020-11-26 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik- Substrat, hergestellt mit einem solchen Verfahren
US11387373B2 (en) * 2019-07-29 2022-07-12 Nxp Usa, Inc. Low drain-source on resistance semiconductor component and method of fabrication
DE102019126954A1 (de) * 2019-10-08 2021-04-08 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats, Lötsystem und Metall-Keramik-Substrat, hergestellt mit einem solchen Verfahren
DE102019135146B4 (de) 2019-12-19 2022-11-24 Rogers Germany Gmbh Metall-Keramik-Substrat
DE102019135099A1 (de) 2019-12-19 2021-06-24 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat, hergestellt mit einem solchen Verfahren
DE102019135171A1 (de) 2019-12-19 2021-06-24 Rogers Germany Gmbh Lotmaterial, Verfahren zur Herstellung eines solchen Lotmaterials und Verwendung eines solchen Lotmaterials zur Anbindung einer Metallschicht an eine Keramikschicht
DE102019135097A1 (de) 2019-12-19 2021-06-24 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat, hergestellt mit einem solchen Verfahren
DE102020202607A1 (de) * 2020-02-28 2021-09-02 Siemens Aktiengesellschaft Elektronikmodul, Verfahren zur Herstellung eines Elektronikmoduls und Industrieanlage
DE102020106521A1 (de) 2020-03-10 2021-09-16 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102020111698A1 (de) 2020-04-29 2021-11-04 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und ein Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren
DE102020111697A1 (de) 2020-04-29 2021-11-04 Rogers Germany Gmbh Trägersubstrat und Verfahren zur Herstellung eines Trägersubstrats
DE102020111700A1 (de) 2020-04-29 2021-11-04 Rogers Germany Gmbh Trägersubstrat und Verfahren zur Herstellung eines Trägersubstrats
DE102020112276A1 (de) * 2020-05-06 2021-11-11 Danfoss Silicon Power Gmbh Leistungsmodul
DE102020205979A1 (de) 2020-05-12 2021-11-18 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul mit einer Wärmesenke
DE102020119209A1 (de) 2020-07-21 2022-01-27 Rogers Germany Gmbh Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
DE102020119208A1 (de) 2020-07-21 2022-01-27 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren
DE102020120188A1 (de) 2020-07-30 2022-02-03 Rogers Germany Gmbh Verfahren zur Herstellung eines Trägersubstrats und ein Trägersubstrat hergestellt mit einem solchen Verfahren
DE102020120189A1 (de) 2020-07-30 2022-02-03 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und ein Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren
DE102021100463A1 (de) 2021-01-13 2022-07-14 Rogers Germany Gmbh Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren
DE102021107690A1 (de) 2021-03-26 2022-09-29 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren
DE102021107872A1 (de) 2021-03-29 2022-09-29 Rogers Germany Gmbh Trägersubstrat für elektrische, insbesondere elektronische Bauteile und Verfahren zum Herstellen eines Trägersubstrats
DE102021125557A1 (de) 2021-10-01 2023-04-06 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
DE102021126529A1 (de) 2021-10-13 2023-04-13 Rogers Germany Gmbh Verfahren zur Herstellung von Metall-Keramik-Substraten und Metall-Keramik-Substrat, hergestellt mit einem solchen Verfahren
DE102022104156A1 (de) 2022-02-22 2023-08-24 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
EP4273928A1 (en) * 2022-05-02 2023-11-08 Infineon Technologies AG A semiconductor package comprising power and logic on a single ceramic plate
EP4294135A1 (de) * 2022-06-14 2023-12-20 CeramTec GmbH Metallische struktur als vorprodukt für elektrische schaltungen und verfahren zur herstellung einer elektrischen schaltung
DE102022119688B3 (de) 2022-08-05 2024-02-08 Rogers Germany Gmbh Verfahren zum Herstellen eines Metall-Keramik-Substrats und Anlage für ein solches Verfahren
DE102022122799A1 (de) 2022-09-08 2024-03-14 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls
DE102022129493A1 (de) 2022-11-08 2024-05-08 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung von Metall-Keramik-Substraten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286754A (ja) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd 金属−セラミックス接合基板
JP2006319146A (ja) * 2005-05-13 2006-11-24 Fuji Electric Holdings Co Ltd 配線基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2213115C3 (de) 1972-03-17 1975-12-04 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum hochfesten Verbinden von Keramiken aus Karbiden, einschließlich des Diamanten, Boriden, Nitriden oder Suiziden mit Metall nach dem Trocken-Lötverfahren
US3766634A (en) 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
US3744120A (en) 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
JPH0810710B2 (ja) 1984-02-24 1996-01-31 株式会社東芝 良熱伝導性基板の製造方法
DE3922485C1 (ja) * 1989-07-08 1990-06-13 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
EP0525644A1 (en) * 1991-07-24 1993-02-03 Denki Kagaku Kogyo Kabushiki Kaisha Circuit substrate for mounting a semiconductor element
JPH07202063A (ja) * 1993-12-28 1995-08-04 Toshiba Corp セラミックス回路基板
JP3957341B2 (ja) * 1996-04-18 2007-08-15 日本インター株式会社 複合半導体装置
EP0874399A1 (en) * 1996-08-20 1998-10-28 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module
JP3512977B2 (ja) * 1996-08-27 2004-03-31 同和鉱業株式会社 高信頼性半導体用基板
US6207221B1 (en) * 1997-03-01 2001-03-27 Jürgen Schulz-Harder Process for producing a metal-ceramic substrate and a metal-ceramic substrate
KR100371974B1 (ko) * 1997-05-26 2003-02-17 스미토모덴키고교가부시키가이샤 구리회로접합기판 및 그 제조방법
JP4756200B2 (ja) * 2000-09-04 2011-08-24 Ｄｏｗａメタルテック株式会社 金属セラミックス回路基板
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
EP1239515B1 (fr) * 2001-03-08 2019-01-02 ALSTOM Transport Technologies Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat
JP2004128510A (ja) * 2002-10-05 2004-04-22 Semikron Elektron Gmbh 向上された絶縁強度を有するパワー半導体モジュール
DE10261402A1 (de) * 2002-12-30 2004-07-15 Schulz-Harder, Jürgen, Dr.-Ing. Wärmesenke in Form einer Heat-Pipe sowie Verfahren zum Herstellen einer solchen Wärmesenke
SG163439A1 (en) * 2003-04-15 2010-08-30 Denki Kagaku Kogyo Kk Metal base circuit board and its production process
DE10327530A1 (de) * 2003-06-17 2005-01-20 Electrovac Gesmbh Vorrichtung mit wenigstens einer von einem zu kühlenden Funktionselement gebildeten Wärmequelle, mit wenigstens einer Wärmesenke und mit wenigstens einer Zwischenlage aus einer thermischen leitenden Masse zwischen der Wärmequelle und der Wärmesenke sowie thermische leitende Masse, insbesondere zur Verwendung bei einer solchen Vorrichtung
DE102005032076B3 (de) * 2005-07-08 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen eines Schaltungsmoduls
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286754A (ja) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd 金属−セラミックス接合基板
JP2006319146A (ja) * 2005-05-13 2006-11-24 Fuji Electric Holdings Co Ltd 配線基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015520944A (ja) * 2012-05-02 2015-07-23 セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｅｒａｍＴｅｃ ＧｍｂＨ 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法
JPWO2015022993A1 (ja) * 2013-08-16 2017-03-02 日本碍子株式会社 セラミック回路基板及び電子デバイス
JP5889488B2 (ja) * 2014-01-10 2016-03-22 古河電気工業株式会社 電子回路装置
WO2015104954A1 (ja) * 2014-01-10 2015-07-16 古河電気工業株式会社 電子回路装置
JPWO2015104954A1 (ja) * 2014-01-10 2017-03-23 古河電気工業株式会社 電子回路装置
WO2016163135A1 (ja) * 2015-04-08 2016-10-13 三菱電機株式会社 電子モジュール及び電子装置
JPWO2016163135A1 (ja) * 2015-04-08 2017-04-27 三菱電機株式会社 電子モジュール及び電子装置
WO2016190440A1 (ja) * 2015-05-27 2016-12-01 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
JPWO2016190440A1 (ja) * 2015-05-27 2018-03-15 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
US10937715B2 (en) 2015-05-27 2021-03-02 NGK Electronics Devices, Inc. Substrate for power module, collective substrate for power modules, and method for manufacturing substrate for power module
JP2017199830A (ja) * 2016-04-28 2017-11-02 三菱電機株式会社 パワーモジュール
JPWO2022044541A1 (ja) * 2020-08-28 2022-03-03
WO2022044541A1 (ja) * 2020-08-28 2022-03-03 富士電機株式会社 半導体装置
JP7428261B2 (ja) 2020-08-28 2024-02-06 富士電機株式会社 半導体装置
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール

Also Published As

Publication number Publication date
EP2449586A2 (de) 2012-05-09
KR20120098575A (ko) 2012-09-05
US8749052B2 (en) 2014-06-10
CN102484104B (zh) 2016-01-27
EP2449586B1 (de) 2020-10-21
DE102009033029A1 (de) 2011-01-05
WO2011000360A2 (de) 2011-01-06
CN102484104A (zh) 2012-05-30
WO2011000360A3 (de) 2011-03-17
US20120134115A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
JP2012531728A (ja) 電子装置
KR101188150B1 (ko) 냉각 장치
US8963321B2 (en) Semiconductor device including cladded base plate
EP2200080B1 (en) Low Cost Manufacturing of Micro-Channel Heatsink
US8519532B2 (en) Semiconductor device including cladded base plate
EP3306655B1 (en) Substrate for power modules, substrate assembly for power modules, and method for producing substrate for power modules
EP1995775B1 (en) Semiconductor device with stress reducing element
US8559475B2 (en) Heat sink and assembly or module unit
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP6681660B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2019087586A (ja) 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板、ヒートシンク付き絶縁回路基板、並びに、絶縁回路基板の積層構造体の製造方法
JP5772088B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP2006059859A (ja) パワーモジュール用基板の製造方法
JP6503796B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
Schulz-Harder Advanced DBC (direct bonded copper) substrates for high power and high voltage electronics
JP6392583B2 (ja) 回路基板、および電子装置
US20230094926A1 (en) Electronic Module and Method for Producing an Electronic Module
JP6317178B2 (ja) 回路基板および電子装置
JP3934966B2 (ja) セラミック回路基板
JP2007266224A (ja) パワーモジュール
JP2014143342A (ja) 半導体モジュール及びその製造方法
US11476640B2 (en) Adapter element for connecting a component, such as a laser diode, to a heat sink, a system comprising a laser diode, a heat sink and an adapter element and method for producing an adapter element
JP6819385B2 (ja) 半導体装置の製造方法
US20140091444A1 (en) Semiconductor unit and method for manufacturing the same
US20210125895A1 (en) Metal-ceramic substrate comprising a foil as a bottom substrate face, said foil being shaped for direct cooling

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140409

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106