JP5889488B2 - 電子回路装置 - Google Patents

電子回路装置 Download PDF

Info

Publication number
JP5889488B2
JP5889488B2 JP2015524520A JP2015524520A JP5889488B2 JP 5889488 B2 JP5889488 B2 JP 5889488B2 JP 2015524520 A JP2015524520 A JP 2015524520A JP 2015524520 A JP2015524520 A JP 2015524520A JP 5889488 B2 JP5889488 B2 JP 5889488B2
Authority
JP
Japan
Prior art keywords
layer
conductor layer
heat
conductor
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015524520A
Other languages
English (en)
Other versions
JPWO2015104954A1 (ja
Inventor
直之 児島
直之 児島
佐藤 俊一郎
俊一郎 佐藤
和人 日笠
和人 日笠
藤原 英道
英道 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2015524520A priority Critical patent/JP5889488B2/ja
Application granted granted Critical
Publication of JP5889488B2 publication Critical patent/JP5889488B2/ja
Publication of JPWO2015104954A1 publication Critical patent/JPWO2015104954A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子回路装置に関する。
パワー半導体素子のように高周波の大電流で駆動すると発熱量が非常に大きくなるような半導体素子に対しては、熱を瞬時に逃がすために半導体素子の下側の導体層の熱容量を大きくする必要がある。そのために、導体層の面積や厚みを大きくして導体層の熱容量を大きくすることが提案されている(例えば、特許文献1参照)。
特開2003−188316号公報
しかし、導体層の面積や厚みを大きくした場合、放熱効果は改善されるものの、製造工程において低温環境下におかれた後に高温環境下におかれるという温度サイクルが繰り返される際に、導体層に隣接する絶縁層の線膨張率と導体層の線膨張率との差が大きいことに起因して、基板が絶縁層と導体層の境界面に沿って割れてしまうおそれがある。
本発明は、上記課題に鑑みてなされたものであり、基板が絶縁層と導体層との境界面に沿って割れてしまうことを抑制しつつ、導体層による放熱効果を高めることができる電子回路装置を提供することを目的とする。
上記課題を解決するため、本発明は、電子回路装置であって、絶縁層と、前記絶縁層の少なくとも一方の面側に形成された導体層と、前記導体層における前記絶縁層とは反対側の面に接合層を介して設けられた発熱体とを有し、前記導体層は、前記発熱体側に位置する放熱導体層と、前記絶縁層側に位置する回路層とを有し、前記放熱導体層と前記回路層の境界面における、前記発熱体の側端部から前記放熱導体層の側端部までの最短距離lが前記放熱導体層の厚さt以上であることを特徴とする。
この発明の一態様として、前記放熱導体層と前記回路層の境界面における、前記発熱体の側端部から前記放熱導体層の側端部までの最短距離lが前記放熱導体層の厚さtの2倍以上であることが好ましい。
この発明の一態様として、前記回路層の最も長い対角線の距離Lと、前記回路層と前記放熱導体層の境界面における前記対角線に沿った前記回路層の頂部から前記放熱導体層の側端部までの最短距離Lとが以下の関係にあることが好ましい。
≧0.1×L/2
この発明の一態様として、前記放熱導体層と前記回路層の境界面における、前記発熱体の側端部から前記放熱導体層の側端部までの最短距離lが前記放熱導体層の厚さtの4倍以下であることが好ましい。
この発明の一態様として、前記放熱導体層は、前記回路層との境界面の面積よりも前記接合層との境界面の面積の方が小さいことが好ましい。
この発明の一態様として、前記放熱導体層は、前記回路層側に位置する第1の導体部と、前記発熱体側に位置する第2の導体部とを有し、前記第1の導体部と前記第2の導体部の境界面における、前記発熱体の側端部と前記第2の導体部の側端部までの最短距離lが前記第2の導体部の厚さt(t<t)の2倍以上であることが好ましい。
この発明の一態様として、前記導体層は、前記放熱導体層と前記回路層との間に金属介在層を有していることが好ましい。
この発明の一態様として、前記金属介在層は、金属粒子の焼結体からなることが好ましい。
この発明の一態様として、前記金属介在層は、前記放熱導体層の面と接する内層部と前記放熱導体層の側縁を囲むように延出した外層部とを有し、前記外層部の空隙率が、前記内層部の空隙率よりも高いことが好ましい。
この発明の一態様として、前記放熱導体層の熱伝導率が90〜427W/(m・K)であることが好ましい。
この発明の一態様として、前記放熱導体層の線膨張率が3〜18×10−6/Kであることが好ましい。
本発明によれば、基板が絶縁層と導体層との境界面に沿って割れてしまうことを抑制しつつ、導体層による放熱効果を高めることができる。
電子回路装置の断面図である。 電子回路装置の平面図である。 横軸に発熱体の側端部から放熱導体層の側端部までの最短距離と放熱導体層の厚さとの比をとり、縦軸に一定時間経過後の発熱体の温度低下量をとって描いたグラフである。 横軸に回路層の最も長い対角線の距離に係数1/2を乗じた値と回路層と放熱導体層の境界面における対角線に沿った回路層の頂部から放熱導体層の側端部までの最短距離との比をとり、縦軸に温度サイクル試験で問題がなかったサンプル数をとって描いたグラフである。 他の例の電子回路装置の断面図である。
この発明の好ましい実施形態について、図面を参照しながら説明する。なお、以下に示す実施形態は一つの例示であり、本発明の範囲において、種々の実施形態をとり得る。
<電子回路装置>
図1に示すように、電子回路装置100は、回路基板として、セラミックスの絶縁層上に銅の回路層を直接接合したDBC(Directed Bonding Copper)基板を有している。ここで、DBC基板は一例であり、他にも、ろう材を介してセラミックスの絶縁層と銅の回路層とを接合した活性金属銅回路基板、すなわち、AMC基板(Active Metal Brazed Copper)、セラミックスの絶縁層上にアルミニウムの回路層を接合したDBA(Directed Brazed Alminum)基板等の基板であってもよい。
電子回路装置100は、絶縁層10の両主面に回路層22と裏面導体層11を有する回路基板1と、導体層2と、接合層3と、発熱体4と、放熱デバイス5とを有している。回路基板1の一方の面に導体層2が積層され、導体層2に接合層3が積層され、接合層3に発熱体4が設けられている。回路基板1の他方の面に放熱デバイス5が設けられている。
(回路基板)
回路基板1は、絶縁層10と、裏面導体層11と、回路層22とを有している。
絶縁層10は、回路基板1を構成するものであり、図2に示すように、平面視矩形状に形成されると共に、有機材料またはセラミックス等から形成されている。セラミックスとしては、例えば、Al、AlN、Si、ガラスのいずれかの粉末原料、2種以上の粉末原料、またはこれらを主成分とする粉末原料に必要に応じてバインダー成分などを配合し、シート状に成形した後、焼成することにより作製されたものを使用することができる。また、セラミックスからなる絶縁層10は適宜、表面を砥粒で研磨する等して、平滑化してもよい。
有機材料としては、ポリアミド、エポキシ、ポリイミド等の材料やこれらに置換めっき性、感光性を付与した材料全般を使用することができる。なお、使用可能な材料はこれらに限定されることはない。
絶縁層10の厚さは、適宜設計することができ、100〜1000μmであることが好ましいが、絶縁層10の厚さを100〜300μmと薄くすることで電子回路装置100の発熱体4から放熱デバイス5への熱抵抗を小さくすることができる。
裏面導体層11は、回路基板1を構成するものであり、図1に示すように、絶縁層10の回路層22が形成された面とは反対側の面に形成され、その厚みは基板に反りが生じないように回路層22とバランスを取った厚さで、おおよそ同じ厚さを有するように形成されている。裏面導体層11は、Cu、Al、Ag、Auからなる金属元素群から選ばれる1種の金属、2種以上の合金、または、1種以上を主成分とする合金からなることが好ましい。
なお、回路層22については、導体層2と併せて説明する。
(導体層)
導体層2は、発熱体4側に位置する放熱導体層21と、絶縁層1側に位置する回路層22と、放熱導体層21と回路層22との間に設けられた金属介在層23とを有している。
放熱導体層21は、Cu、Al、Ag、Auからなる金属元素群から選ばれる1種の金属、2種以上の合金、または、1種以上を主成分とする合金からなることが好ましい。
回路層22は、Cu、Al、Ag、Auからなる金属元素群から選ばれる1種の金属、2種以上の合金、または、1種以上を主成分とする合金からなることが好ましい。すなわち、放熱導体層21は、放熱性や線膨張率の差により金属介在層23に発生する熱応力の観点から、回路層22と同じ材料から構成することが好ましい。
ここで、放熱導体層21と回路層22は、別個の層体を積層して導体層2を形成してもよいし、一体に形成してもよい。
放熱導体層21を設けることにより、発熱体4の下側の熱容量を大きくすることができるため、放熱性に優れる電子回路装置を構成することができる。
図2に示すように、放熱導体層21及び回路層22は、それぞれ平面視矩形状に形成されている。放熱導体層21は、回路層22に対向する側(下面側)の面積が、回路層22における放熱導体層21に対向する側(上面側)の面積よりも小さくなるように形成されている。回路層22は、絶縁層10に対向する側(下面側)の面積が、絶縁層10における回路層22に対向する側(上面側)の面積よりも小さくなるように形成されている。
ここで、放熱導体層21と回路層22の境界面における、発熱体4の側端部4eから放熱導体層21の側端部21eまでの平面上における(平面に沿った)最短距離lは、放熱導体層21の厚さt以上となっている。より詳細には、この最短距離lは、放熱導体層21の厚さtの2倍以上かつ4倍以下であることが好ましい。
放熱導体層21は、接合層3側(上面側)の端部が面取り加工されており、回路層22との境界面の面積よりも接合層3との境界面の面積の方が小さくなるように形成されている。より詳細には、放熱導体層21における接合層3との境界面は、接合層3の放熱導体層21側の面(下面)と同じ又はより大きい面積の面となるように形成され、放熱導体層21における回路層22との境界面は、回路層22の放熱導体層21側の面(上面)と同じ又はより小さい面積の面となるように形成されている。なお、放熱導体層21の熱伝導率は、90〜427W/(m・K)の範囲内であることが好ましい。また、放熱導体層21の線膨張率が3〜18×10−6/Kであることが好ましく、3〜10×10−6/Kであることがさらに好ましい。
回路層22は、平面上において自身が有する最も長い対角線Lの距離Lと、この回路層22と放熱導体層21の境界面における対角線Lに沿った回路層22の頂部22fから放熱導体層21の側端部21fまでの最短距離Lとが以下の式(1)の関係を満たすように形成されている。
≧0.1×L/2 ・・・(1)
金属介在層23は、金属粒子の焼結体であり、内部に多数の空孔を有する。ここでいう空孔は、焼結体中に形成された金属材料が存在しない部分であり、金属微粒子間の隙間によって形成されている。金属介在層23の内部において、金属材料の占める体積割合が50〜99.999%の範囲にあることが好ましい。空孔には、任意の割合で有機材料が充填されていてもよい。より詳細には、一つの空孔に対して任意の割合で有機材料が充填されており、このような空孔が任意の割合で複数存在していてもよい。このとき、有機材料が完全に充填されている空孔も有り、全く充填されていない空孔も存在していてもよい。空孔の大きさは、平均最大幅が10〜1000nmであることが好ましい。空孔の大きさが、10nmより小さいと、金属介在層23を構成する金属材料が熱により膨張しようとしたときや、絶縁層1と回路層22および放熱導体層21との線膨張率差に起因する応力が生じたときに、その応力を効率的に吸収できない。1000nmより大きいと、導電率が低くなってしまう。
なお、金属介在層23は金属粒子の焼結体に限らず、半田や銀ペーストを用いてもよい。
金属微粒子は、Cu、Ag、Au、Al、Ni、Sn、In、Tiのうち、いずれか1種または2種以上の金属を主たる構成要素とすることが好ましい。特にマイグレーションを抑制することができることからCuが好適である。また、放熱導体層21や回路層22と同じ素材にすると接合しやすい。金属微粒子は、一次粒子の平均粒子径1nm〜500nmの粒子を50質量%以上、かつ一次粒子の平均粒子径0.5μm〜50μmの粒子を50質量%以下の割合で含むことが好ましい。
また、空孔に充填される有機材料としては、ポリアミド、エポキシ、ポリイミド、多価アルコール等やこれらに置換めっき性、感光性を付与した材料全般がある。また、金属微粒子を焼結する前の状態では、取り扱いを容易にするために、金属微粒子の他に、分散材、増粘剤を含むことが好ましい。分散剤としては、多価アルコール等を使用することができる。また、増粘剤としては、ポリビニルピロリドン等を使用することができる。
金属介在層23は、図1に示すように、放熱導体層21の下面と接する内層部23iと放熱導体層21の外周に延出した外層部23oとを有し、外層部23oの空隙率が、当該内層部23iの空隙率よりも高くなっている。このように形成することで、放熱導体層21と回路層22の接合界面に発生する応力が緩和されて、接合寿命を向上することができ、放熱性と導電性を維持し接合信頼性を向上できる。このとき、外層部23oの厚さ方向中間部の空隙率(B)と、内層部23iの厚さ方向中間部の空隙率(A)の比[(B)/(A)]が1.10〜1.60であることが好ましく、内層部23iの空隙率(A)が10.5〜20.0%であることが更に好ましい。
金属介在層23の厚さは、5〜500μmであることが好ましい。5μm未満であると、回路層22の結晶サイズが大きいため表面が粗くなり局所的なボイドが生じることがある。500μm超であると供給厚さバラつきも大きくなり接続ムラが生じる。また、確実に接続させる観点から10〜300μmであることが特に好ましい。
金属介在層23を設けることにより、金属介在層23を構成する金属材料が熱により膨張しようとしたときや、絶縁層1と、放熱導体層21及び回路層22との線膨張率差に起因する応力が生じたときに、その応力を吸収することができるため、回路層22の端部にかかる応力が緩和される。また、金属介在層23による放熱導体層21と回路層22との接合のため熱抵抗が低くなり、放熱性がよい。
尚、上記の距離は測定顕微鏡(株式会社ミツトヨ製 MF―A4020D)を用いて測定している。放熱導電層の厚さは積層前にマイクロメータで測定して確認する。
(接合層)
接合層3は、金属介在層23と同様の金属粒子の焼結体であって焼結後の融点が250℃以上のものを用いることができる。特に、放熱導体層21との接合性という理由からCu微粒子の焼結体が好ましい。金属粒子の焼結体を介して、放熱導体層21と発熱体4とを接続することにより、放熱導体層21を構成する金属が熱により膨張しても、空孔に吸収されるため、見かけ上の弾性率が低下する。また、発熱体4と絶縁層1と放熱導体層21の線膨張率差に起因する応力が生じても、空孔に吸収されるため、応力が緩和される。したがって、発熱体4と放熱導体層21との間で生じる剥離やクラックを低減することができる。なお、接合層3は、金属粒子の焼結体に限定されるものではなく、半田や銀ペーストなどの一般のダイボンディング材を使用してもよい。
(発熱体)
発熱体4は、半導体による電子部品、電子部品の機能中心部の素子であり、チップ単位に平面視矩形状に切断して形成されている。発熱体4は、Si、SiC、GaN、GaAsなどが採用でき、特に、耐熱性に優れるSiCが好適である。
(放熱デバイス)
放熱デバイス5は、回路基板1の絶縁層10における導体層2が積層されている面と反対側の面である裏面導体層11に設けられている。放熱デバイス5は、発熱体4からの発熱を放熱するための金属板等で構成されている。
以下、実施例により本発明について説明する。
回路基板として、セラミックスの絶縁層の両面に、絶縁層の外縁よりも内側になるように銅の回路層を接合したDBC基板((日鉄住金エレクトロデバイス株式会社製、Cu(0.3mmt)/Al(0.635mmt)/Cu(0.3mmt)))を準備した。
さらに、回路層上に銅ペーストの金属介在層を形成し、この金属介在層上に銅の放熱導体層を接合した。このときの金属介在層は以下のように形成した。
放熱導体層に対応する位置に、放熱導体層と同等サイズの開口を有する厚さ100μmtのステンレスのメタルマスクを配置し、メタルスキージを用いて銅ナノペーストを印刷した。銅ナノペーストは、金属微粒子として、平均粒径20nmの銅粒子を、分散剤(ジエチレングリコール)に分散させ、増粘剤(ポリビニルピロリドン)を添加したものを用いた。印刷の条件は、スキージ圧1MPa、スキージ角度5°、スキージ速度5mm/sec、オンコンタクトで行った。
印刷後に、100℃で10分間、大気雰囲気で乾燥させた後、放熱導体層を銅ナノペースト上に載置し、加圧、加熱して接合した。接合は、ミカドテクノス株式会社製の真空プレス機を用いて、減圧雰囲気下、温度300℃、圧力10MPa、時間10Minで行った。また、副資材としてのテフロン(登録商標)シートの上にDBC基板の銅板側を載置し、導体層の上にさらにテフロン(登録商標)シートを配置した状態で接合を行った。この時の焼結体層としては、35μmの厚さとなった。
このとき、放熱導体層として、厚さtが0.2mm、0.3mm、1mm、2mm、3mm、5mmと異なる銅板(無酸素銅(C1020))を用いた。また、放熱導体層は、その上に接合層を介して設けられる発熱体の側端部から自身の側縁までの平面上の最短距離lが、厚さtの0.3倍〜10倍の範囲内で大きさの異なるものを準備した。すなわち、放熱導体層は、大きさや厚さが異なる複数種類のものを準備し、金属介在層を介して回路層上に接合した。
放熱導体層上には銅ペーストの接合層を形成し、接合層を介して5mm角で厚み230μmの発熱体(接合面はTi―Ni−Au合金でメタライズされた半導体素子)を放熱導体層に接合した。このとき用いた銅ペーストは金属介在層を形成した銅ペーストと同じものを用い、5mm角の開口を有するメタルマスクを用いて同じ条件で印刷供給し、同じ条件で乾燥させ、その上に半導体素子を搭載し同じ条件で加圧加熱して接合した。
回路層については、最も長い対角線の長さ(L)が10mm、20mm、30mm、40mm、50mmと異なるものを準備した。放熱導体層の厚さは積層前にマイクロメータで測定して確認した。また、回路層と放熱導体層の大きさについては、回路層の最も長い対角線の距離Lに係数1/20を乗じた値と回路層と放熱導体層の境界面における対角線に沿った回路層の頂部から放熱導体層の側端部までの最短距離Leとの比が0.03〜0.8の範囲内で異なるものを準備した。すなわち、回路層は、大きさが異なる40種類のものを準備し、絶縁層上に接合した。接合後、これらの距離は測定顕微鏡(株式会社ミツトヨ製 MF―A4020D)を用いて50倍に拡大して測定した。
<評価方法>
評価は、以下の2項目に基づいて行った。
(放熱性試験)
発熱体に114Wの発熱に相当する電力を供給し、かつ、裏面側に設けられた放熱デバイスを介して、冷却水により20℃に保たれた冷却用熱媒体へ放熱を行いながら、発熱体の温度が上がりきって1秒間の温度変化が±1℃以下になるまで加熱し、そのときの温度を計測した。この温度計測を、l=0となるサンプルと、実施例で用意したサンプルに対して実施し、l=0となるサンプルの計測温度と各サンプルの計測温度の差ΔTを算出し、放熱評価を行った。温度は、各サンプルに対して3回ずつ計測し、3回の計測温度の平均値を各サンプルの計測温度として用いた。
(温度サイクル試験)
発熱体を設けた各電子回路装置のサンプル10個に対して温度サイクル試験(TCT)を行った。温度サイクル試験は、温度変化に対する耐性を評価するものであり、サンプルを175℃の環境下に30分間おいた後、−55℃の環境下に30分間おくことを1サイクルとし(昇降温速度46℃/分以上)、1000サイクル繰り返した後に、超音波探傷(日立建機株式会社製、 Mi-Scope)とプローブ(型式PQ2−13、50MHz)を使用して、半導体素子側から超音波を照射し、反射法で半導体素子裏面から金属部材表面まで入るようにゲートを調整し、剥離の測定を行った。これにより、絶縁層からの導体層の剥離面積が20%以上になるサンプルの個数と発熱体に割れ等の破損が生じているサンプルの個数を計測した。
<評価結果>
図3は、横軸に発熱体の側端部から放熱導体層の側端部までの最短距離lと放熱導体層の厚さtとの比をとり、縦軸に一定時間経過後(10秒程度)の発熱体の温度変化量をとって描いたグラフである。なお、厚さtが0.2mm及び0.3mmのサンプルでは、最短距離lが厚さtの0.5倍超となるサンプルを用いて評価を行ったが、図3ではl/tの値が5のときが最大になるようなグラフとした。
図3に示すように、同じ厚さの放熱導体層で比較した場合、発熱体の側端部から放熱導体層の側端部までの最短距離lが長くなるにつれて、一定時間経過後(10秒程度)の温度が低くなっており、放熱効果が大きいことが確認できる。
最短距離lが放熱導体層の厚さtよりも長くなる(l/t≧1となる)と、ここ(l/t=1)を境として、放熱導体層がどの厚さであっても、温度が大きく下がり、放熱効果が高いことが確認できる。さらに、最短距離lが厚さtの2倍以上(l/t≧2)になると、より放熱効果が高いことが確認できる。また、最短距離lが厚さtの4倍を超えて(l/t>4)もそれ程の放熱効果は確認できず、基板の大型化を避けるためにも、最短距離lは厚さtの4倍以下であることが好ましいことが確認できた。
次に、発熱体の側端部から放熱導体層の側端部までの最短距離lと放熱導体層の厚さtとの比が同じである場合、放熱導体層が厚くなるほど、一定時間経過後の温度が低くなっており、放熱効果が大きいことが確認できる。
図4は、横軸に回路層の最も長い対角線の距離Lに係数1/2を乗じた値と回路層と放熱導体層の境界面における対角線に沿った回路層の頂部から放熱導体層の側端部までの最短距離Lとの比をとり、縦軸に温度サイクル試験で問題がなかったサンプルの個数をとって描いたグラフである。
図4に示すように、最短距離Lが最長の対角線の距離Lの1/20に相当する長さ以上({L/(L/2)}≧0.1)になると、温度サイクル試験で問題がなかったサンプルの個数が大幅に増加し、温度変化に対する耐性が向上することが確認できる。
<実施形態の作用、効果>
以上のように、上記の構成を有する電子回路装置100によれば、発熱体4から発生する熱は導体層2に伝わるが、その拡散範囲は、基板の面に対して直角をなす直線に対してほぼ45°となる範囲が大半である。ここで、放熱導体層21と回路層22の境界面における、発熱体4の側端部4eから放熱導体層21の側端部21eまでの最短距離lが放熱導体層21の厚さtと同じ又は厚さtよりも長くなっているので、発熱体4から伝わる熱の拡散は、放熱導体層21の側面で阻害されることなく、放熱導体層21に伝えられ、放熱される。よって、絶縁層1が導体層2の界面に沿って割れてしまうことを抑制しつつ、放熱導体層21の放熱効果を高めることができる。
また、発熱体4の側端部から放熱導体層21の側端部までの最短距離lが放熱導体層21の厚さtに対して2倍以上で4倍以下となるように放熱導体層21を形成することで、より小さいサイズで放熱効果を高めることができる。
また、回路層22と放熱導体層21の境界面における対角線に沿った回路層22の頂部から放熱導体層21の側端部までの最短距離Lが最長の対角線の距離の1/20に相当する長さ以上、すなわち、L≧0.1×L/2の関係を満たすように、放熱導体層21及び回路層22を形成することで、放熱導体層21が回路層22との界面に沿って割れてしまうことを抑制することができる。
また、放熱導体層21の上面の外縁を面取りすることにより、電子回路装置100をモールドする際に樹脂の密着性が向上する。
また、放熱導体層21と回路層22との間に、金属粒子の焼結体からなる金属介在層23を設けることにより、両層の界面に発生する応力が緩和され、層の剥離を抑制することができる。
また、金属介在層23における外層部23oの空隙率を内層部23iの空隙率よりも高くすることで、放熱導体層21と回路層22の接合界面に発生する応力が緩和されて、接合寿命を向上することができ、放熱性と導電性を維持し接合信頼性を向上できる。
<その他>
なお、本発明は上記実施形態に限られるものではない。例えば、図5に示すように、放熱導体層21は、回路層22側に位置する第1の導体部21Aと、発熱体4側に位置する第2の導体部21Bとを有するように構成してもよい。この場合、第1の導体部21Aと第2の導体部21Bの境界面における、発熱体4の側端部4eと第2の導体部21Bの側端部21Beまでの最短距離lが第2の導体部21Bの厚さt(t<t)の2倍以上であることが好ましい。
また、第1の導体部21Aと第2の導体部21Bの間には、金属介在層を設けてもよい。このときの金属介在層は、放熱導体層21と回路層22の間に設けられた金属介在層23と同様の構成をとることができる。
1 回路基板
2 導体層
3 接合層
4 発熱体
5 放熱デバイス
10 絶縁層
11 裏面導体層
21 放熱導体層
22 回路層
23 金属介在層
100 電子回路装置

Claims (10)

  1. 絶縁層と、前記絶縁層の少なくとも一方の面側に形成された導体層と、前記導体層における前記絶縁層とは反対側の面に接合層を介して設けられた発熱体とを有し、
    前記導体層は、前記発熱体側に位置する放熱導体層と、前記絶縁層側に位置する回路層とを有し、
    前記放熱導体層と前記回路層の境界面における、前記発熱体の側端部から前記放熱導体層の側端部までの最短距離lが前記放熱導体層の厚さt以上であり、
    前記回路層の最も長い対角線の距離Lと、前記回路層と前記放熱導体層の境界面における前記対角線に沿った前記回路層の頂部から前記放熱導体層の側端部までの最短距離Lとが以下の関係にあることを特徴とする電子回路装置。
    ≧0.1×L/2
  2. 前記放熱導体層と前記回路層の境界面における、前記発熱体の側端部から前記放熱導体層の側端部までの最短距離lが前記放熱導体層の厚さtの2倍以上であることを特徴とする請求項1に記載の電子回路装置。
  3. 前記放熱導体層と前記回路層の境界面における、前記発熱体の側端部から前記放熱導体層の側端部までの最短距離lが前記放熱導体層の厚さtの4倍以下であることを特徴とする請求項2に記載の電子回路装置。
  4. 前記放熱導体層は、前記回路層との境界面の面積よりも前記接合層との境界面の面積の方が小さいことを特徴とする請求項1〜3までのいずれか1項に記載の電子回路装置。
  5. 前記放熱導体層は、前記回路層側に位置する第1の導体部と、前記発熱体側に位置する第2の導体部とを有し、
    前記第1の導体部と前記第2の導体部の境界面における、前記発熱体の側端部と前記第2の導体部の側端部までの最短距離lが前記第2の導体部の厚さt(t<t)の2倍以上であることを特徴とする請求項1〜4までのいずれか1項に記載の電子回路装置。
  6. 前記導体層は、前記放熱導体層と前記回路層との間に金属介在層を有していることを特徴とする1〜5までのいずれか1項に記載の電子回路装置。
  7. 前記金属介在層は、金属粒子の焼結体からなることを特徴とする請求項6に記載の電子回路装置。
  8. 前記金属介在層は、前記放熱導体層の面と接する内層部と前記放熱導体層の側縁を囲むように延出した外層部とを有し、前記外層部の空隙率が、前記内層部の空隙率よりも高いことを特徴とする請求項6又は7に記載の電子回路装置。
  9. 前記放熱導体層の熱伝導率が90〜427W/(m・K)であることを特徴とする請求項1〜8までのいずれか1項に記載の電子回路装置。
  10. 前記放熱導体層の線膨張率が3〜18×10−6/Kであることを特徴とする請求項1〜9までのいずれか1項に記載の電子回路装置。
JP2015524520A 2014-01-10 2014-12-15 電子回路装置 Active JP5889488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015524520A JP5889488B2 (ja) 2014-01-10 2014-12-15 電子回路装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014003672 2014-01-10
JP2014003672 2014-01-10
JP2015524520A JP5889488B2 (ja) 2014-01-10 2014-12-15 電子回路装置
PCT/JP2014/083083 WO2015104954A1 (ja) 2014-01-10 2014-12-15 電子回路装置

Publications (2)

Publication Number Publication Date
JP5889488B2 true JP5889488B2 (ja) 2016-03-22
JPWO2015104954A1 JPWO2015104954A1 (ja) 2017-03-23

Family

ID=53523792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015524520A Active JP5889488B2 (ja) 2014-01-10 2014-12-15 電子回路装置

Country Status (4)

Country Link
EP (1) EP3093882B1 (ja)
JP (1) JP5889488B2 (ja)
KR (1) KR20160108307A (ja)
WO (1) WO2015104954A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6797760B2 (ja) * 2017-07-11 2020-12-09 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
DE102017215048A1 (de) * 2017-08-29 2019-02-28 Conti Temic Microelectronic Gmbh Schaltungsträger für Leistungselektronik und Leistungselektronikmodul mit einem Schaltungsträger
JP7222904B2 (ja) * 2017-11-13 2023-02-15 京セラ株式会社 ペースト組成物、半導体装置及び電気・電子部品
US11201992B2 (en) 2018-12-21 2021-12-14 Waymo Llc Sensor clamping design for autonomous vehicle camera
CN112399724B (zh) * 2020-11-04 2022-03-22 广东佛智芯微电子技术研究有限公司 一种基于键合丝的精细线路修复方法
JP2022179872A (ja) 2021-05-24 2022-12-06 富士電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0551271A (ja) * 1991-08-20 1993-03-02 Nippon Carbide Ind Co Inc 金属板とセラミツクス基板とからなる接合体
JPH10125821A (ja) * 1996-08-27 1998-05-15 Dowa Mining Co Ltd 高信頼性半導体用基板
JP2004014589A (ja) * 2002-06-04 2004-01-15 Dowa Mining Co Ltd 金属−セラミックス接合体およびその製造方法
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2010103311A (ja) * 2008-10-23 2010-05-06 Toyota Central R&D Labs Inc 積層基板
JP2012531728A (ja) * 2009-07-02 2012-12-10 キュラミーク エレクトロニクス ゲーエムベーハー 電子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852832A (ja) * 1981-09-25 1983-03-29 Hitachi Ltd 半導体装置
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JP2001237252A (ja) * 2000-02-22 2001-08-31 Hitachi Ltd 半導体装置とそれを用いた電子装置
DE10016129A1 (de) * 2000-03-31 2001-10-18 Siemens Ag Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
JP3636706B2 (ja) 2002-12-20 2005-04-06 イビデン株式会社 セラミックdbc基板
JP4595665B2 (ja) * 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0551271A (ja) * 1991-08-20 1993-03-02 Nippon Carbide Ind Co Inc 金属板とセラミツクス基板とからなる接合体
JPH10125821A (ja) * 1996-08-27 1998-05-15 Dowa Mining Co Ltd 高信頼性半導体用基板
JP2004014589A (ja) * 2002-06-04 2004-01-15 Dowa Mining Co Ltd 金属−セラミックス接合体およびその製造方法
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2010103311A (ja) * 2008-10-23 2010-05-06 Toyota Central R&D Labs Inc 積層基板
JP2012531728A (ja) * 2009-07-02 2012-12-10 キュラミーク エレクトロニクス ゲーエムベーハー 電子装置

Also Published As

Publication number Publication date
EP3093882A1 (en) 2016-11-16
EP3093882B1 (en) 2021-02-17
WO2015104954A1 (ja) 2015-07-16
KR20160108307A (ko) 2016-09-19
EP3093882A4 (en) 2017-09-27
JPWO2015104954A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP5889488B2 (ja) 電子回路装置
US9723707B2 (en) Power module substrate, power module substrate with heatsink, power module, and method for producing power module substrate
JP5128951B2 (ja) ヒートシンクモジュール及びその製造方法
JP6696214B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP5759902B2 (ja) 積層材およびその製造方法
JP2016208010A (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
TWI781246B (zh) 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法
WO2015064430A1 (ja) 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP2008235852A (ja) セラミックス基板及びこれを用いた半導体モジュール
WO2017051798A1 (ja) 発光モジュール用基板、発光モジュール、冷却器付き発光モジュール用基板、および発光モジュール用基板の製造方法
JP2006269966A (ja) 配線基板およびその製造方法
JP2011071260A (ja) 積層材およびその製造方法、絶縁積層材およびその製造方法
JP4148123B2 (ja) 放熱体及びパワーモジュール
JP2014039062A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
JP7299672B2 (ja) セラミックス回路基板及びその製造方法
JP6790945B2 (ja) 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法
JP2010238965A (ja) パワーモジュール用基板、パワーモジュール用基板の製造方法及びパワーモジュール
JP7087446B2 (ja) 放熱板付絶縁回路基板、及び、放熱板付絶縁回路基板の製造方法
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP7039933B2 (ja) 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法
JP7298988B2 (ja) セラミックス回路基板及びその製造方法
JP4876612B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP4548317B2 (ja) 絶縁回路基板及びこれを備えるパワーモジュール構造体
JP6825411B2 (ja) 絶縁回路基板、絶縁回路基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160216

R151 Written notification of patent or utility model registration

Ref document number: 5889488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350