JP2001237252A - 半導体装置とそれを用いた電子装置 - Google Patents

半導体装置とそれを用いた電子装置

Info

Publication number
JP2001237252A
JP2001237252A JP2000050477A JP2000050477A JP2001237252A JP 2001237252 A JP2001237252 A JP 2001237252A JP 2000050477 A JP2000050477 A JP 2000050477A JP 2000050477 A JP2000050477 A JP 2000050477A JP 2001237252 A JP2001237252 A JP 2001237252A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal plate
semiconductor
circuit
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000050477A
Other languages
English (en)
Inventor
Yasutoshi Kurihara
保敏 栗原
Toshiji Niitsu
利治 新津
Mamoru Iizuka
守 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000050477A priority Critical patent/JP2001237252A/ja
Publication of JP2001237252A publication Critical patent/JP2001237252A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体基体の載置部材に固着する部分の過大な
応力を緩和すると共に放熱性を向上させ、運転時の熱的
および機械的変化による半導体装置の破損を防止し、優
れた信頼性の半導体装置の提供にある。 【解決手段】半導体基体１、金属板の主面に絶縁層を介
して配線層を設けた載置部材または金属板２０１からな
る載置部材、該載置部材と前記半導体基体との間に配置
された中間金属板４が、Ｓｎ，Ｓｂ，Ａｇ，Ｃｕ，Ｎ
ｉ，Ｐ，Ｂｉ，Ｚｎ，Ａｕ，Ｉｎの１種以上とＳｎを含
むろう材３，３１により固着され、該中間金属板の固着
面と平行な方向の熱膨張率が７〜１３.５ｐｐｍ／℃，
熱伝導率が１５０Ｗ／ｍ・Ｋ以上であり、該中間金属板
の固着面と平行な方向のサイズが前記半導体基体の固着
面と平行な方向のサイズより０.３ｍｍ以上（Ｄ）大き
い半導体装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子基体を
載置部材上に中間金属板を介してろう付けされた構造の
半導体装置およびこれを用いた電子装置に関する。
【０００２】
【従来の技術】従来、半導体素子基体を支持する部材は
非絶縁型半導体装置の一電極を兼ねる場合が多かった。
例えば、パワートランジスタチップを銅ベース上にＰｂ
−Ｓｎはんだ材により搭載したパワートランジスタ装置
では、銅ベース（金属支持部材）はトランジスタのコレ
クタ電極と支持部材を兼ねている。このような半導体装
置では、数アンペア以上のコレクタ電流が流れ、トラン
ジスタチップは発熱する。
【０００３】この発熱に起因する特性の不安定性や寿命
の劣化を避けるため、銅ベースは熱放散のための部材を
兼ねる。また、高耐圧化および高周波化され、大電流を
流すことの可能な半導体素子基体を、上記銅ベースに直
接はんだ付け搭載した場合は、熱放散中継部材としての
銅ベースの役割は一層重要になる。
【０００４】また、半導体装置の全ての電極を金属支持
部材から電気的に絶縁し、半導体装置の回路適用上の自
由度を増した構造が出現している。このような絶縁型半
導体装置において、全ての電極は絶縁部材により金属支
持部材を含む全てのパッケージ部材から絶縁されて外部
へ引き出される。そのために、一対の主電極が回路上の
接地電位から浮いている使用例であっても、電極電位と
は無関係にパッケージを接地電位部に固定できるので、
半導体装置の実装が容易になる。
【０００５】絶縁型半導体装置においても、半導体素子
を安全かつ安定に動作させるためには、半導体装置の動
作時の発生熱を、パッケージの外へ効率よく放散させる
必要がある。この熱放散は通常、発熱源である半導体基
体から、これに接着された各部材を通じて気中へ熱伝達
されることで達成される。絶縁型半導体装置ではこの熱
伝達経路中に、絶縁体、半導体基体を接着する部分等に
用いられた接着材層（ろう材、または、はんだ材）を含
む。
【０００６】また、半導体装置を含む回路の扱う電力が
高くなるほど、あるいは要求される信頼性（経時的安定
性、耐湿性、耐熱性等）が高くなるほど、完全な絶縁性
が要求される。ここで云う耐熱性には、半導体装置の周
囲温度が外因により上昇した場合の他に、半導体装置の
扱う電力が大きく、半導体基体で発生する熱が大きくな
った場合の耐熱性も含む。
【０００７】一方、混成集積回路装置あるいは半導体モ
ジュール装置では、一般に半導体素子を含むあるまとま
った電気回路が組み込まれるため、その回路の少なくと
も１部とこれらの装置の支持部材あるいは放熱部材等の
金属部とを電気的に絶縁する必要がある。
【０００８】例えば、両面にアルマイト層（１４〜３０
μｍ）を形成したアルミニウム板（１〜２ｍｍ）の一方
の面上に、エポキシ樹脂絶縁層（２８μｍ）を介して銅
箔（３５μｍ）を形成した混成集積回路装置用基板が開
示（：風見明“ＭＩＳＴ基板”：工業材料，Ｖol.３
０，Ｎｏ.３、２２〜２６頁（１９８３年））されてい
る。また、上記銅箔を選択エッチングして、回路配線を
施した混成集積回路装置用基板上に、はんだ付けにより
パワー半導体素子、および、受動素子が搭載されたもの
が開示されている。
【０００９】また、混成集積回路装置用基板上にＰｂ−
６０ｗｔ％Ｓｎ系はんだ材によりパワートランジスタ素
子やセラミック製コンデンサおよびチップ抵抗を搭載
し、これらの搭載素子を、アルミニウムと同等の熱膨張
率（２５ｐｐｍ／℃）のエポキシ樹脂組成物により封止
した構造のハイブリッドＩＣ装置が開示（：Ｎ.Ｓaka
motoら“Ａn Ｉmprovement on Ｓolder Ｊoint Ｒeliab
ility for Ａluminum Ｂased ＩＭＳＴ Ｓubstrate”：
ＩＭＣ １９９２ Ｐｒｏｃｅｅｄｉｎｇｓ，５２５〜５
３２頁（１９９２年））されている。
【００１０】上記，の従来技術の混成集積回路装置
やハイブリッドＩＣ装置は、放熱を促進させるためアル
ミニウムフィン等のヒートシンクへ機械的に取り付ける
か、または、外部回路の形成された、例えば、プリント
回路基板等にはんだ付けにより固着され使用される。
【００１１】一般に、半導体素子基体は、載置部材上に
融点の比較的低いろう材により接着される。例えば、Ｓ
ｎ−Ｓｂ系合金ろう材であって、Ｎｉ，ＣｕおよびＰを
共に含有した半導体装置組み立て用合金ろう材が開示さ
れている。この場合、ＳｎにＳｂを添加することでろう
材自体の機械的強度を高め、はんだ層と被接着部材の表
面との界面にＮｉ−ＳｎあるいはＣｕ−Ｓｎの金属間化
合物が形成されるのを抑えることができ、半導体装置の
信頼性を向上するものである（：特開平４−４９６３
０号公報）。
【００１２】また、半導体素子とこれを支持する載置部
材とをろう付けした半導体装置において、前記ろう材の
組成を重量比８７〜９２.４％の錫と、重量比７.０〜１
０.０％のアンチモンと、重量比０.６〜３.０％のニッ
ケルより構成した半導体装置が開示されている。これに
よれば、ろう材の機械的強度が高く、銅と錫の合金の形
成が抑制され、半導体装置の信頼性が高くなると云われ
ている（：特公平３−３９３７号公報）。
【００１３】上記，の従来技術に基づくろう材を用
いて、回路素子を搭載した混成集積回路装置やハイブリ
ッドＩＣ装置は、近年の環境保全に対するアプローチ、
即ち、Ｐｂフリーはんだ化の目的に沿った装置となり得
る。
【００１４】
【発明が解決しようとする課題】前記，に基づく混
成集積回路装置やハイブリッドＩＣ装置（以下、半導体
装置と云う）の場合は、熱膨張率の小さい搭載部品、例
えば、半導体素子基体（Ｓｉ：３.５ｐｐｍ／℃）が、
熱膨張率の大きい回路基板（Ａｌ：２３ｐｐｍ／℃）上
にＰｂ−Ｓｎ系合金材のろう付けにより固着される。ろ
う付け部は搭載部品を基板上の所定位置に固定すると共
に、上記半導体装置の配線および放熱路の役割を担う。
【００１５】しかし、上記半導体装置には稼働時や休止
時に伴う熱ストレスが繰り返し印加され、最終的にろう
付け部の熱疲労破壊に至る。特に、樹脂封止が必要な場
合には、この封止樹脂の熱膨張率が混成集積回路用基板
に対して適切に調整されていないと、両者の接合界面に
過大な残留応力が生し、これに半導体装置の稼働時の熱
応力が重畳されると、ろう付け部の熱疲労破壊が一層加
速される。
【００１６】以上の熱疲労破壊が進むと、断線、熱放散
路の遮断等の結果に到り、半導体装置はその回路機能を
失う。
【００１７】従って、第１の課題としては、半導体素子
基体と回路基板の間の熱膨張率差に基づく過大な応力を
緩和する手段が必要である。
【００１８】半導体装置の熱発生量が少なく、要求され
る信頼性がさほど高くない場合には、半導体基体をどの
ような回路基板に搭載しても問題はない。しかし、発熱
量が大きく、高信頼性が要求される場合には、半導体基
体が搭載される部分の構造が問題となる。
【００１９】前記，の従来技術例に基づく回路基板
は、アルミニウム板上にエポキシ樹脂絶縁層を介して銅
箔配線を形成した断面構造を有している。発熱源として
の半導体基体が上記回路基板に直接ろう付け搭載された
場合は、半導体基体から放出される熱はろう材層、銅箔
配線層、エポキシ樹脂絶縁層およびアルミニウム板を順
次経由して外部へ放出される。このような構造を採った
場合の放熱性は、はさほど高くない。これは、熱伝導率
の小さいエポキシ樹脂絶縁層が放熱経路に介在している
からである。
【００２０】放熱性が十分でない場合は、稼働時におけ
る半導体基体はより高温となって熱暴走し、過熱により
半導体装置の回路機能の喪失、半導体基体自体の破壊、
回路の断線や短絡、エポキシ樹脂絶縁層の絶縁劣化等の
好ましくない現象を生ずる。
【００２１】従って、第２の課題としては、半導体素子
基体と回路基板との間の放熱経路に、伝熱を助ける手段
が必要である。
【００２２】本発明の第１の目的は、上記に鑑み、半導
体基体を載置部材に固着する部分の過大な応力を緩和す
ると共に放熱性の向上、運転時の熱的，機械的変化によ
る破損を防止した半導体装置の提供にある。
【００２３】また、本発明の第２の目的は、放熱性を損
ねることなく高信頼性の半導体装置、および、それを用
いた電子装置の提供にある。
【００２４】
【課題を解決するための手段】前記目的を達成する本発
明の要旨は知義のとおりである。
【００２５】半導体基体、金属板の主面に絶縁層を介し
て配線層を設けた載置部材または金属板からなる載置部
材、該載置部材と前記半導体基体との間に配置された中
間金属板が、Ｓｎ，Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂ
ｉ，Ｚｎ，Ａｕ，Ｉｎの１種以上とＳｎを含むろう材に
より固着され、該中間金属板の固着面と平行な方向の熱
膨張率が７〜１３.５ｐｐｍ／℃，熱伝導率が１５０Ｗ
／ｍ・Ｋ以上であり、該中間金属板の固着面と平行な方
向のサイズが前記半導体基体の固着面と平行な方向のサ
イズより０.３ｍｍ以上大きいことを特徴とする半導体
装置にある。
【００２６】上記の半導体装置が、負荷に給電する装置
に組み込まれたことを特徴とする電子装置にある。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の一実施例の半導体
装置の模式断面図である。
【００２８】半導体装置３０は、金属板（厚さ：０.８
〜５ｍｍ）２０１の一方の主面に、絶縁層２０２を介し
て配線層２０３が選択形成された回路基板２上に、半導
体素子基体１と、チップ抵抗１１やチップコンデンサ１
３などからなる受動素子と、端子７とが、Ｓｎ，Ｓｂ，
Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，Ａｕ，Ｉｎから選
択された１種以上の物質とＳｎとを含むろう材（厚さ：
３０〜２００μｍ）３，３１により導電的かつ機械的に
固着される。
【００２９】半導体素子基体１は、回路基板２との間に
中間金属板（厚さ：０.３〜２ｍｍ）４を介して搭載さ
れ、金属細線６のボンディングにより配線層２０３と電
気接続されている。これらの搭載部品１，４，１１，１
３，７，６，３，３１や回路基板２は、モールド樹脂８
により気密封止される。
【００３０】図２は、半導体素子基体１と回路基板２と
の間に配置し固着される中間金属板４の一例を説明する
模式断面図である。
【００３１】中間金属板４は、第１金属板４１の両面に
サンドイッチ状に第２金属板４２を接合したものであ
る。
【００３２】第１金属板４１は、中間金属板４の固着面
に平行な方向の熱膨張率を小さく保つためのもので、イ
ンバ（Ｆｅ−３６重量％Ｎｉ：１.５ｐｐｍ／℃），４
２アロイ（Ｆｅ−４２重量％Ｎｉ：７ｐｐｍ／℃），フ
ェルニコ（Ｆｅ−３１重量％Ｎｉ−１５重量％Ｃｏ：５
ｐｐｍ／℃），Ｍｏ（５ｐｐｍ／℃），Ｗ（４ｐｐｍ／
℃）等の低熱膨張率材料が望ましい。
【００３３】一方、第２金属板４２は、中間金属板４の
固着面に平行な方向の熱伝導率を大きな値に保つための
もので、Ｃｕ（４０３Ｗ／ｍ・Ｋ），Ａｌ（２３６Ｗ／
ｍ・Ｋ），青銅（１８０Ｗ／ｍ・Ｋ），黄銅（１０６Ｗ
／ｍ・Ｋ）等の熱伝導率の高い材料が望ましい。
【００３４】中間金属板４の熱伝導率や熱膨張率は、第
１金属板４１と第２金属板４２の厚さの比率を調整する
ことにより制御される。例えば、第１金属板４１が厚さ
０.２ｍｍのインバで、両側の第２金属板４２が厚さ０.
２ｍｍのＣｕである場合は、熱伝導率は２６２Ｗ／ｍ・
Ｋ、熱膨張率は１０.６ｐｐｍ／℃である。
【００３５】第１金属板４１と第２金属板４２の一体化
物４にはＮｉめっき（厚さ３〜７μｍ）４３が施されて
いる。Ｎｉめっき４３は一体化物４の表面の品質を保
ち、欠陥の無いろう付けを実現するために設けられる。
ＮｉめっきはＡｕ，Ａｇによって代替されてもよい。な
お、一体化物が良好な状態（窒素ボックス中，湿度管
理）で管理できる場合は、めっき４３を設けなくともよ
い。
【００３６】図３は、半導体素子基体１の搭載部を説明
する模式断面図である。半導体素子基体１は、Ａｌ板２
０１の一方の主面にエポキシ樹脂絶縁層２０２を介して
Ｃｕ配線層２０３が選択形成された回路基板２上に、Ｓ
ｎ，Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，Ａｕ，
Ｉｎの１種以上とＳｎを含むろう材３，３１により導電
的、かつ、機械的に固着されている。この際、半導体素
子基体１と回路基板２との間に図２の中間金属板４を介
して搭載される。
【００３７】ここで、本発明の半導体装置において最も
重要な点は、半導体素子基体１と回路基板２との間に配
置し固着される中間金属板４は、その被固着面と平行な
方向の見かけの熱膨張率が７〜１３.５ｐｐｍ／℃、熱
伝導率が１５０Ｗ／ｍ・Ｋ以上である。そして、中間金
属板４の被固着面と平行な方向のサイズが、半導体素子
基体１の固着面と平行な方向のサイズより０.３ｍｍ以
上大きくなるように調整されていることである。
【００３８】図４は、半導体素子基体１が中間金属板４
を介して回路基板２上に固着された部分のろう材層３
１，３の熱歪を示すグラフである。
【００３９】図４はシミュレーションによる結果であ
り、１５０℃における歪０％の状態から、−５５℃まで
冷却した際の、ろう材層端部に生ずる相当歪（％）を表
わしたものである。なお、ろう材層３１は、Ｓｎ−５重
量％Ｓｂ材（厚さ：７０μｍ）、ろう材層３はＳｎ−３
重量％Ａｇ−０.８重量％Ｃｕ材（厚さ：７０μｍ）の
組成のものを用いた。
【００４０】図４中の曲線Ａは図３のＡ部、曲線Ｂは図
３のＢ部に生ずる歪をそれぞれ表している。
【００４１】Ａ部の歪は中間金属板４の熱膨張率が大き
くなるにつれ増大する。Ａ部の歪を小さくするために
は、中間金属板４の熱膨張率が小さい方が有利である。
一方、Ｂ部の歪は中間金属板４の熱膨張率が大きくなる
につれ減少する。
【００４２】上記の歪を小さくするためには、中間金属
板４の熱膨張率が大きい方が有利である。このように、
Ａ部（３１）とＢ部（３）の歪は、互いにトレードオフ
の関係にあり、両者がバランスするのは熱膨張率が１０
ｐｐｍ／℃付近にある。
【００４３】図５は、半導体素子基体のろう付け部の温
度サイクル試験による破壊寿命のワイブル分布を示すグ
ラフである。
【００４４】熱膨張率１６.５ｐｐｍ／℃のＣｕを中間
金属板に用いた場合、形状パラメータｍ＝３.０、平均
寿命μ＝１１２０回のＭｏ（５ｐｐｍ／℃）の寿命分布
を示している。
【００４５】この場合、寿命を支配するのは、ろう材層
３１のクラックによる破壊である。量産品を考慮した−
３σ水準（累積不良率＝約０.１％）の寿命は、１２０
回と極めて短い。また、熱膨張率５ｐｐｍ／℃のＭｏを
中間金属板として用いた場合は、形状パラメータｍ＝
５.５、平均寿命μ＝８００回の寿命分布を示してい
る。この場合の寿命を支配する要因はろう材層３のクラ
ック破壊で、−３σ水準寿命は２４０回とＣｕの場合よ
り向上している。しかし、ＣｕおよびＭｏの場合はいず
れも、十分な余裕の信頼性を有するとは云えない。
【００４６】中間金属板の熱膨張率が過大に小さい場合
にろう材層３１のクラックが、そして、熱膨張率が過大
に大きい場合に、ろう材層３のクラックが進行する点
は、図４の歪発生の傾向と符合する。このことは、長寿
命を確保するには、ろう材層３１またはろう材層３の一
方の破壊が、先行して進まないようにすべきことを示唆
している。
【００４７】一方、熱膨張率１０.６ｐｐｍ／℃のＣｕ
（０.２ｍｍ）−インバ（０.２ｍｍ）−Ｃｕ（０.２ｍ
ｍ）クラッド材からなる中間金属板４を用いた本発明半
導体装置では、形状パラメータｍ＝５.３、平均寿命μ
＝４３００回、そして−３σ水準寿命１３００回と飛躍
的に向上した寿命分布を示している。
【００４８】図６は、半導体素子基体のろう付け部の温
度サイクル試験による−３σ水準寿命を示すグラフであ
る。
【００４９】熱膨張率が小さい側では、ろう材層３のク
ラックによる破壊が先行して進むため、半導体装置とし
ての寿命は短くなる。約５〜１０ｐｐｍ／℃の範囲では
熱膨張率が大きくなるに伴ない寿命が延び、約１０〜１
６.５ｐｐｍ／℃の範囲では熱膨張率が大きくなるにつ
れて寿命は低下する。特に、熱膨張率が大きい側ではろ
う材層３１のクラックによる破壊が先行して進むため、
半導体装置としての寿命は短くなる。
【００５０】半導体装置の一般的な稼働条件のもとで
は、温度サイクル寿命は１０００回以上（条件：−５５
〜１５０℃）が望ましい。こうした観点から選択される
金属中間板４の熱膨張率は、７〜１３.５ｐｐｍ／℃の
範囲である。
【００５１】本発明においては、発熱の著しい半導体素
子基体１は、Ａｌのごとき金属板２０１の一方の主面
に、エポキシ樹脂組成物からなる絶縁層２０２を介して
Ｃｕからなる配線層２０３が、選択形成された回路基板
２上に、はんだ付け搭載される。半導体素子基体１から
金属板２０１に至る放熱経路の中で、放熱を最も阻害す
るのはエポキシ樹脂絶縁層２０２である。
【００５２】この場合、半導体装置としての放熱性の良
否は、半導体基体からエポキシ樹脂絶縁層に至る経路
で、熱流をいかに広げるかにかかる。
【００５３】図７は、半導体装置に電力を印加したとき
の半導体素子基体の温度上昇を示すグラフである。この
図はシミュレーションの結果で、半導体素子基体１の消
費電力は１０Ｗ、半導体素子基体１の表面は断熱状態、
そして、放熱面としてのＡｌ板２０１の表面は０℃に保
たれていると仮定している。
【００５４】また、半導体素子基体１のサイズは７×７
×０.２８ｍｍ、金属中間板４のサイズは８×８×０.６
ｍｍである（図３における半導体素子基体１の端部から
金属中間板４の端部までの距離Ｄは０.５ｍｍ）。
【００５５】半導体素子基体１の上昇温度は、金属中間
板４の固着面と平行な方向の熱伝導率が大きいほど低く
なる傾向を示している。半導体素子基体１の安定的動作
を維持するための温度は、１２５℃程度と考えられる。
また、半導体装置はなるべく高い周囲温度（Ａｌ板２０
１の温度）のもとで、安定的動作を維持できることが望
ましい。
【００５６】周囲温度９０℃のもとで安定的動作させる
ためには、図７を参照すると、金属中間板の熱伝導率が
１５０Ｗ／ｍ・Ｋ以上に調整されていることが必要であ
る。こうした観点から選択される金属中間板４の熱伝導
率は、１５０Ｗ／ｍ・Ｋ以上である。
【００５７】図８は、前記の距離Ｄと半導体素子基体の
上昇温度の関係を示すグラフである。この図は実測の結
果で、上昇温度はサイズ７×７×０.２８ｍｍの半導体
素子基体１に、消費電力１０Ｗを与えた時のＡｌ板２０
１の表面温度からの上昇分を示す。上昇温度は距離Ｄが
大きくなるに伴ない低下する傾向を示している。
【００５８】このように上昇温度が低くなるのは、半導
体素子基体１から放出された熱流が、金属中間板４の領
域で拡大された後、エポキシ樹脂絶縁層２０２を経由し
てＡｌ板２０１側へ放出されるためである。即ち、実質
的に半導体素子基体１の面積が大きくなった場合と同様
の効果による。特に、距離Ｄが小さい範囲では放熱性の
向上効果が著しい。
【００５９】上記のＤ＝０.３ｍｍ以上では放熱性向上
効果は小さくなるけれども、上昇温度の絶対値は逐次減
少している。本発明においては、金属中間板４のサイズ
が変動しても安定的に上昇温度を低く抑えられることが
望ましい。この観点から選択される距離Ｄは０.３ｍｍ
以上である。
【００６０】なお、上記までに説明した回路基板２は、
Ａｌからなる金属板２０１の一方の主面にエポキシ樹脂
絶縁層２０２を介して、Ｃｕからなる配線層２０３が選
択形成されたものである。しかし、本発明における回路
基板２は、Ａｌ板２０１上に絶縁層２０２を介して、配
線層２０３が設けられた形態に限定されることはない。
【００６１】この理由の第１は、絶縁層２０２や配線層
２０３の無いＡｌ板２０１上に、半導体素子基体１を直
接ろう付け搭載した場合でも、前記，の従来技術と
同様に、熱膨張率の小さい搭載部品が熱膨張率の大きい
回路基板にろう付けされる点では同じであり、従って同
様の課題を持つことによる。
【００６２】また第２の理由は、Ａｌ板２０１上に金属
中間板４を介して半導体素子基体１をろう付け搭載した
場合でも、絶縁層２０２や配線層２０３を設けた回路基
板２の場合と同様に、信頼性向上を図り得るからであ
る。
【００６３】従って、本発明においては、後述する実施
例３の如く、回路の形成されていないベース板２も回路
基板２の範囲に含まれる。
【００６４】上述したように本発明において重要な点
は、半導体素子基体１と回路基板２との間に固着される
中間金属板４の被固着面と平行な方向の熱膨張率が７〜
１３.５ｐｐｍ／℃、そして、熱伝導率が１５０Ｗ／ｍ
・Ｋ以上に調整されていることに加えて、中間金属板４
の固着面と平行な方向のサイズが、半導体素子基体１の
固着面と平行な方向のサイズより０.３ｍｍ以上大きく
なるよう調整されていることである。このような条件を
満たし得る材料は、図２に示すような第１金属板４１の
両面に、サンドイッチ状に第２金属板４２を接合したも
のだけには限らない。
【００６５】図９は、中間金属板の代替材料を説明する
模式断面図である。図において、（ａ）は第１金属４１
としてのインバと、第２金属４２としてのＣｕとを交互
にストライプ状に接合した２枚のアッセンブリを、スト
ライプ方向が互いに直角になるように配置して接合した
ものである。この場合の熱膨張率や熱伝導率は、第１金
属４１と第２金属４２の配置量比率、アッセンブリの重
ね枚数、厚さ等により調整される。こうした観点からは
アッセンブリは１枚でもよいし２枚以上でもよい。
【００６６】（ｂ）は第１金属４１としてのインバ粒
が、第２金属４２としてのＣｕマトリックス中に分散さ
れた状態を示す。この場合の熱膨張率や熱伝導率は、第
１金属４１と第２金属４２の配合比率や、厚さ等により
調整される。
【００６７】（ｃ）は第１金属４１としてのＭｏ粒と、
第２金属４２としてのＣｕ粒との混合体が焼結された状
態を示したものである。この場合の熱膨張率や熱伝導率
も、第１金属４１と第２金属４２の配合比率や、厚さ等
により調整される。
【００６８】以上の（ａ）〜（ｃ）における第１金属４
１は、中間金属板４の熱膨張率を小さい値に保つための
もので、インバ（Ｆｅ−３６重量％Ｎｉ：１.５ｐｐｍ
／℃），４２アロイ（Ｆｅ−４２重量％Ｎｉ：７ｐｐｍ
／℃），フェルニコ（Ｆｅ−３１重量％Ｎｉ−１５重量
％Ｃｏ：５ｐｐｍ／℃），Ｍｏ（５ｐｐｍ／℃），Ｗ
（４ｐｐｍ／℃）等が選択される。
【００６９】また、第２金属４２は、中間金属板４の熱
伝導率を大きい値に保つためのもので、Ｃｕ（４０３Ｗ
／ｍ・Ｋ），Ａｌ（２３６Ｗ／ｍ・Ｋ），青銅（１８０
Ｗ／ｍ・Ｋ），黄銅（１０６Ｗ／ｍ・Ｋ）等が選択され
る。
【００７０】（ｄ）は第１金属４１と同様の役割を持つ
ＳｉＣ粉末４１’が第２金属４２としてのＡｌマトリッ
クス中に分散された状態を示すものである。この場合の
熱膨張率や熱伝導率は、ＳｉＣ粉末４１’と第２金属４
２の配合比率により調整される。
【００７１】（ｅ）は第１金属４１と同様の役割を持つ
ＳｉＣ繊維クロス４１''が、第２金属４２としてのＣｕ
マトリックス中に埋め込まれた状態を示すものである。
この場合の熱膨張率や熱伝導率は、ＳｉＣ繊維クロス４
１''と第２金属４２の配合比率により調整される。
【００７２】上記（ｄ）および（ｅ）において、第２金
属４２としてはＣｕ（４０３Ｗ／ｍ・Ｋ）やＡｌ（２３
６Ｗ／ｍ・Ｋ）を用いることができる。
【００７３】第１金属４１と同様の役割を持つＳｉＣ粉
末４１'やＳｉＣ繊維クロス４１''は、炭素，窒化アル
ミニウム，アルミナ，窒化シリコンからなる材料で代替
できる。
【００７４】上記（ａ）〜（ｅ）においては、いずれに
もＮｉめっき４３が施されている。これは、Ａｕ，Ａｇ
によって代替されてもよい。しかし、品質が良好な状態
に管理される場合は、上記のめっきを設ける必要はな
い。
【００７５】表１は、中間金属板としての一例である各
種代替材料の物性値を示す。ここに掲げる熱膨張率およ
び熱伝導率は、中間金属板４の被固着面と平行な方向の
値である。いずれの材料も本発明において必須な熱膨張
率（７〜１３.５ｐｐｍ／℃）および熱伝導率（１５０
Ｗ／ｍ・Ｋ以上）に調整されている。
【００７６】
【表１】
【００７７】本発明による半導体装置３０は、金属板２
０１の一方の主面に絶縁層２０２を介して配線層２０３
が選択形成された回路基板２上に、半導体素子基体１が
中間金属板４を介して、Ｓｎ，Ｓｂ，Ａｇ，Ｃｕ，Ｎ
ｉ，Ｐ，Ｂｉ，Ｚｎ，Ａｕ，Ｉｎの１種以上の物質と、
Ｓｎを含むろう材３，３１により導電的かつ機械的に固
着されている。
【００７８】具体的なろう材３，３１としては、Ｓｎ単
体金属、Ｓｎ−５重量％，Ｓｂ−０.６重量％Ｎｉ−０.
０５重量％Ｐ，Ｓｎ−５重量％Ｓｂで代表されるＳｎ−
Ｓｂ系、Ｓｎ−３.５重量％Ａｇ，Ｓｎ−３重量％Ａｇ
−０.８重量％Ｃｕで代表されるＳｎ−Ａｇ系、Ｓｎ−
５８重量％Ｂｉで代表されるＳｎ−Ｂｉ系、Ｓｎ−０.
７重量％Ｃｕで代表されるＳｎ−Ｃｕ系、Ｓｎ−５２重
量％Ｉｎで代表されるＳｎ−Ｉｎ系、Ｓｎ−９重量％Ｚ
ｎで代表されるＳｎ−Ｚｎ系、Ｉｎ−１０重量％Ａｇで
代表されるＩｎ−Ａｇ系、そして、Ａｕ−２０重量％Ｓ
ｎで代表されるようなＡｕ−Ｓｎ系の材料を適用するこ
とが可能である。
【００７９】パワー半導体素子基体１は、ＩＧＢＴ、ト
ランジスタ、サイリスタ、ダイオード、ＭＯＳ−ＦＥＴ
トランジスタ等、異なる電気的機能を持つものであって
よい。また、半導体素子基体１はＳｉ（４.２ｐｐｍ／
℃）、または、Ｓｉ以外の材料（Ｇｅ：５.８ｐｐｍ／
℃，ＧａＡｓ：６.５ｐｐｍ／℃，ＧａＰ：５.３ｐｐｍ
／℃，ＳｉＣ：３.５ｐｐｍ／℃等）であっても同様の
効果が得られる。
【００８０】搭載素子１，１１，１３や部品２，４，７
等を封止するモールド用樹脂８は、フィラとしＳｉＯ2
（溶融シリカ、結晶シリカ）や、ＺｎＯ粉末を添加した
フェノール硬化型エポキシ樹脂が多く用いられる。この
場合、フィラの添加量は所望の熱膨張率およびモールド
処理温度に応じて、５０〜９０重量％の任意の組成を選
ぶことが可能である。
【００８１】上記のモールド用の樹脂としては、エポキ
シ樹脂が好ましいが、通常、半導体封止に使用されてい
るものを用いることができる。例えば、フエノールノボ
ラック型エポキシ樹脂、クレゾールノボラック型エポキ
シ樹脂、ビスフェノールＡ、ビスフェノールＦおよびビ
スフェノールＳ型エポキシ樹脂等のビスフェノール型エ
ポキシ樹脂、フェノールまたはクレゾールベースの３官
能以上の多官能エポキシ樹脂、ビフェニル骨格、ナフタ
レン骨格、または、ジシクロペンタジエン骨格を有する
２〜３官能のエポキシ樹脂等が挙げられる。
【００８２】硬化剤としては、１分子当たり１個以上の
フエノール性水酸基を有するフエノール化合物があり、
特に、フエノールとアラルキルエーテルとの重縮合物、
ビスフェノール樹脂、オルトクレゾールノボラック樹
脂、ポリパラビニルフエノール等を挙げることができ
る。
【００８３】硬化促進剤としては、アミン系の１,８−
ジアザビシクロ−(５,４,０)−ウンデセン−７、イミダ
ゾール系の２−メチルイミダゾール、および、リン系の
トリフェニルフォスフィン等が使用できる。
【００８４】また、必要に応じて強靭化や低弾性率化お
よび種々の特性向上を目的に、充填剤、可撓化剤、カッ
プリング剤、滑剤、着色剤等を配合することができる。
【００８５】充填剤としては、溶融シリカ、結晶シリ
カ、アルミナ、炭酸カルシウム、ケイ酸ジルコニウム、
ケイ酸カルシウム、タルク、クレー、マイカ等の微粉末
が好ましい。これら充填剤の平均粒子径は０.１〜３０
μｍの範囲が好ましい。
【００８６】平均粒径０.１μｍ未満ではチキソトロピ
ック性が高くなり、組成物の粘度が著しく上昇して成形
が困難となる。また、平均粒径が３０μｍを超えると狭
部への充填が困難になったり、樹脂成分と充填剤が分離
し易くなって安定した成形品が得られなくなる。また、
可撓化剤、カップリング剤、滑剤、着色剤等について
も、同様に用いることができる。
【００８７】樹脂による封止は、生産性、経済性の観点
からトランスファモールド法が望ましい。しかし、所望
の耐水性、電気特性、信頼性等を満足すれば、ポッティ
ング法により封止することも可能である。
【００８８】〔実施例 １〕本実施例では、ＭＯＳ−Ｆ
ＥＴパワー半導体素子基体が組み込まれた半導体装置、
および、該半導体装置を用いた電子装置について説明す
る。
【００８９】図１０は、本発明の一実施例の半導体装置
３０の平面図、断面図および回路図である。
【００９０】パワー半導体素子基体１として、Ｓｉから
なるＭＯＳ−ＦＥＴチップ４個（チップサイズ７×７×
０.２８ｍｍ）は、サイズ８×８×０.６ｍｍの中間金属
板４を介して、Ａｌ絶縁回路基板２上にろう材３１，３
によりろう付けされて搭載されている。従って、距離Ｄ
は０.５ｍｍに調整されている。
【００９１】中間金属板４は、第１金属板４１としての
インバ（厚さ０.２ｍｍ）の両面に、サンドイッチ状に
第２金属板４２であるＣｕ（厚さ０.２ｍｍ）を接合し
たクラッド材で、表面にＮｉめっき（厚さ３〜７μｍ）
４３が施されている。
【００９２】Ａｌ絶縁回路基板２は、Ａｌ板（サイズ４
０.７×２９.４×１.５ｍｍ）２０１の一方の主面に、
エポキシ樹脂絶縁層（厚さ１５０μｍ）２０２を介して
Ｃｕ配線層（厚さ７０μｍ）２０３が選択形成されてい
る。
【００９３】ＭＯＳ−ＦＥＴチップ１と中間金属板４
は、組成Ｓｎ−５重量％Ｓｂろう材（厚さ７０μｍ，温
度２７０±１０℃）３１により、そして、中間金属板４
とＡｌ絶縁回路基板２は組成Ｓｎ−３重量％Ａｇ−０.
８重量％Ｃｕろう材（厚さ７０μｍ，温度２４０±１０
℃）３により、それぞれろう付けされている。またＣｕ
配線層２０３間には、チップ抵抗１１がろう材３により
固着されている。
【００９４】これらのろう付けは、ペースト状ろう材を
所定部に塗布し、該塗布部に所要部材を搭載後、空気中
で加熱する工程で実施される。
【００９５】次いで、エポキシ樹脂枠２１と、Ｃｕから
なる端子７とを一体化したケース２０をＡｌ絶縁回路基
板２に、シリコーン樹脂接着剤（図示を省略）により取
り付けた。
【００９６】ＭＯＳ−ＦＥＴチップ１のゲート，ソース
およびドレインには、それぞれＡｌ金属細線（直径３０
０μｍ）６のワイヤボンディングを施した。
【００９７】ゲート端子７ａは各ＭＯＳ−ＦＥＴチップ
で共用し、ソース端子７ｃとドレイン端子７ｂは各ＭＯ
Ｓ−ＦＥＴチップで専用するように配線されている。図
示を省略したが、チップ抵抗１１の搭載部にはエポキシ
樹脂を、そしてＭＯＳ−ＦＥＴチップの搭載部にはシリ
コーンゲル樹脂をポッティング塗布し、それぞれ１５０
℃×２ｈの熱処理を施して硬化した。最終的にエポキシ
樹脂からなるケース蓋（図示を省略）を取り付け、半導
体装置３０を完成した。
【００９８】これにより、搭載半導体素子１，チップ抵
抗１１，回路基板２は、モールド樹脂８により気密封止
されている。上記により作製された本実施例の半導体装
置３０は、図１０（ｃ）に示すような回路を構成してい
る。
【００９９】図１１は、本実施例の半導体装置３０の熱
抵抗特性の変化を示すグラフである。熱抵抗は、通電時
間の増加に伴ない高い値をとるが、通電時間約３×１０
3ｍｓ以降では定常値（約２.７℃／Ｗ）を示している。
この値は、周囲温度９８℃の条件下で、ＭＯＳ−ＦＥＴ
チップが１０Ｗの電力を消費した場合でも、チップは安
定的に動作し得ることを意味する。
【０１００】図１２は、代表的な本実施例の半導体装置
３０の温度サイクル試験による熱抵抗の推移を示す。温
度サイクル数２０００回までは、初期値と同等の熱抵抗
（約２.７℃／Ｗ）が維持されている。熱抵抗の増大は
温度サイクル数２０００回以降で生じている。初期値の
１.５倍に到達した時の温度サイクル数を寿命とする
と、該半導体装置の寿命は約５０００回になる。
【０１０１】以上のように本実施例の半導体装置の寿命
は、統計的には図５の直線Ｃで表わされる分布を有して
いる。直線Ｃから得られる−３σ水準寿命は１３００回
（−５５〜１５０℃）であり、本実施例の半導体装置は
量産品として十分な信頼性を有することを示している。
【０１０２】また、本実施例の半導体装置では、金属中
間板４の熱膨張率が１０.６ｐｐｍ／℃と好ましい熱膨
張率の範囲（７〜１３.５ｐｐｍ／℃）に調整されてい
る。このことは、ろう材層３１，３のいずれかが先行破
壊するのを抑え、半導体装置全体としての寿命を長くす
るのに寄与するものである。
【０１０３】図１３は、本実施例の半導体装置３０が組
み込まれた電子装置９０である電源回路装置を説明する
ブロック図である。
【０１０４】この電源回路装置は、入力電源８４から供
給された交流を整流回路８２により直流に変換し、変圧
器８１により降圧した後、半導体装置３０を経由して、
電圧制御された直流電力を負荷回路８６に供給するもの
である。ここで、負荷回路８６はコンピュータの演算回
路である。
【０１０５】以上の構成を有する電源回路装置は、周囲
温度９０℃のもとで連続通電試験に供した。この場合の
半導体素子基体１の温度は約１２５℃と、電源回路装置
の安定動作が可能な範囲であることが確認された。これ
は、半導体装置３０の金属中間板４の熱伝導率が１５０
Ｗ／ｍ・Ｋ以上に制御されていること、および、金属中
間板４のサイズが半導体素子基体１のそれより０.３ｍ
ｍ以上に制御されていることに基づくものである。この
結果、半導体装置３０の熱放散が効率的に行なわれ、過
酷な温度条件下でも電源回路装置の動作が安定になされ
た。
【０１０６】更に、上記電源回路装置には、半導体装置
３０の金属板２０１の温度が３０〜１００℃の変化を生
ずるように、間欠通電試験を施こした。この間欠通電試
験を５万回繰り返した後に、電源回路装置の電気的機能
を調べた。その結果、電源回路装置の電気的機能は、初
期状態と同等の機能を維持していることを確認した。
【０１０７】これは、金属中間板４の熱膨張率が７〜１
３.５ｐｐｍ／℃に制御され、この結果、半導体装置３
０のろう材３，３１の熱歪が低く抑えられ、過酷な温度
変化条件下でもろう材３，３１の破壊が回避された。こ
の結果から試算すると、コンピュータの平均的使用条件
のもとで、１０年間以上の連続稼働でも、電源回路装置
は初期状態と同等の電気的機能を維持し得るものであ
る。
【０１０８】〔実施例 ２〕本実施例では、Ａｌ板に回
路配線を形成した載置部材上に、パワー半導体素子基体
を搭載した半導体装置と、これを用いた電子装置につい
て説明する。
【０１０９】本実施例の半導体装置は、図１においてＡ
ｌ回路基板２０１（２０.５×３８×１.５ｍｍ）の一方
の主面に、エポキシ樹脂絶縁層２０２（厚さ８０μｍ）
を介してＣｕ配線層２０３（厚さ７０μｍ）が選択形成
された載置部材としての回路基板２上に、チップ抵抗１
１やチップコンデンサ１３からなる受動素子とリン青銅
からなる端子７とが、Ｓｎ−５重量％Ｓｂろう材３（厚
さ５０〜１００μｍ）により導電的、かつ、機械的に固
着されている。
【０１１０】また、回路基板２上には、パワーＭＯＳ−
ＦＥＴ半導体基体１（５×５×０.２５ｍｍ）が、中間
金属板（７×７×０.６ｍｍ）４を介して、Ｓｎ−５重
量％Ｓｂろう材３１（５０〜１００μｍ）、および、同
ろう材３（５０〜１００μｍ）により導電的、かつ、機
械的に固着されている。従って、距離Ｄは１ｍｍになる
ように調整されている。
【０１１１】中間金属板４は、第１金属板４１のインバ
（０.２ｍｍ）両面にサンドイッチ状に第２金属板４２
のＣｕ（０.２ｍｍ）を接合したクラッド材で、表面に
Ｎｉめっき（３〜７μｍ）４３が施されている。
【０１１２】基体１とＣｕ配線層２０３の間には直径３
００μｍのＡｌ金属細線６が超音波ボンディング法によ
り形成されている。
【０１１３】これらの搭載部品１，１１，１３，７、ろ
う材３、Ａｌ金属細線６および回路基板２は、熱膨張率
１６ｐｐｍ／℃に調整されたエポキシ樹脂８をトランス
ファモールドして、気密的に封止されている。
【０１１４】図１４は、本実施例の半導体装置３０の内
部を示すブロック図である。該装置３０には、ＭＯＳ−
ＦＥＴ素子基体１を駆動させるためのゲート駆動回路６
０と、これを制御するためのコントロール部７０とが内
蔵されている。
【０１１５】更に、半導体装置３０は、共振電源コント
ロールＩＣを採用し、耐圧２００ＶのパワーＭＯＳ−Ｆ
ＥＴトランジスタ１を収納しており、小型、高効率、低
ノイズの共振型電源装置、特に、共振型ＡＣ／ＤＣコン
バータ電源用として好適である。
【０１１６】共振型ＡＣ／ＤＣコンバータの場合は、ス
イッチング周波数０.５ＧＨｚで効率９０％以上の性能
が得られている。これは、（１）過電流過電圧保護機
能、（２）過熱保護機能、（３）ゲート駆動回路、
（４）ソフトスタート機能、（５）特性の揃った２個の
パワーＭＯＳ−ＦＥＴトランジスタ等をそれぞれ内蔵し
ていることに基づく。
【０１１７】なお、本実施例の半導体装置３０では、金
属中間板４の熱膨張率が１０.６ｐｐｍ／℃と好ましい
熱膨張率範囲（７〜１３.５ｐｐｍ／℃）に調整されて
いる。このことは、ろう材３１，３のいずれかが先行破
壊するのを抑制し、半導体装置全体としての寿命を長く
するのに寄与している。
【０１１８】以上の構成を有する本実施例の半導体装置
３０は、電子装置９０としての共振型ＡＣ／ＤＣコンバ
ータ装置へ組み込み、周囲温度９０℃のもとで連続通電
試験に供した。この場合の半導体基体１の温度が約１２
５℃と、コンバータ装置の安定動作が可能な範囲である
ことが確認された。
【０１１９】これは、半導体装置３０の金属中間板４の
熱伝導率が１５０Ｗ／ｍ・Ｋ以上に制御されているこ
と、並びに、金属中間板４のサイズが半導体素子基体１
のそれより０.３ｍｍ以上と制御されていることに基づ
くものである。その結果、半導体装置３０の熱放散が効
率的になされ、過酷な温度条件下でもコンバータ装置を
安定動作することができた。
【０１２０】更に、コンバータ装置には、半導体装置３
０の金属板２０１の温度が３０〜１００℃と変化する間
欠通電試験が施された。この試験を５万回繰り返した後
のコンバータ装置の電気的機能は、初期状態と同等の機
能を維持していることが確認された。これは、金属中間
板４の熱膨張率が７〜１３.５ｐｐｍ／℃に制御されて
いることに基づくもので、半導体装置３０のろう材３，
３１の熱歪が低く抑えられ、過酷な温度変化条件下でも
ろう材３，３１の破壊が回避され、これがコンバータ装
置の安定動作に反映されている。試算によれば、コンピ
ュータの平均的使用条件のもとで１０年間以上にわたり
連続稼働させても、当該コンバータ装置は初期状態と同
等の電気的機能を維持し得るものである。
【０１２１】〔実施例 ３〕本実施例では、パワー半導
体素子基体とその電気的動作を制御する制御回路を搭載
した半導体装置と、それを用いた自動車用点火装置とし
ての電子装置について説明する。
【０１２２】パワー半導体基体１とその電気的動作を制
御する制御回路１０を搭載した半導体装置３０は、図１
５に示す斜視図および断面構造を有している。
【０１２３】ＳｉからなるＩＧＢＴチップ基体（チップ
サイズ５×５×０.２５ｍｍ）は、厚さ１ｍｍ×面積約
２５×２０ｍｍのＡｌ回路基板（ベース板）２上に中間
金属板（サイズ６×６×０.６ｍｍ）４を介して、Ｓｎ
−５重量％Ｓｂ−０.６重量％Ｎｉ−０.０５重量％Ｐの
ろう材（厚さ２００μｍ，温度２７０±１０℃）３１、
Ｓｎ−３重量％Ａｇ−０.８重量％Ｃｕのろう材（厚さ
２００μｍ，温度２４０±１０℃）３により固着されて
いる。
【０１２４】中間金属板４は、第１金属板４１のインバ
（厚さ０.２ｍｍ）の両面にサンドイッチ状に第２金属
板４２のＣｕ（厚さ０.２ｍｍ）を接合したクラッド材
で、表面にＮｉめっき（厚さ３〜７μｍ）４３が施され
ている。
【０１２５】また、Ａｌ回路基板２の表面には、Ｎｉめ
っき（厚さ３〜７μｍ）４３が施されている。
【０１２６】一方、厚さ約１５μｍの厚膜Ｃｕ配線（図
示省略）、厚膜抵抗１１およびオーバコートガラス層
（図示省略）を設けたサイズ１９×１０×０.８ｍｍの
アルミナセラミックス基板５を用意した。次いで、該基
板５の所望領域に、最終的にろう材３'となるＳｎ−３
重量％Ａｇ−０.８重量％Ｃｕのろう材粉末を含有した
ペーストを印刷し、該印刷部にＩＣ１２、コンデンサ１
３、そしてガラススリーブ型ツェナーダイオード１４等
のチップ部品を搭載し、空気中で２５０±１０℃に加熱
した。
【０１２７】これにより、各チップ部品１２，１３，１
４や厚膜抵抗１１はろう材３'により厚膜Ｃｕ配線層と
電気的に接続され、アルミナセラミックス基板５上にＩ
ＧＢＴチップ半導体基体１の動作を制御する制御回路１
０が形成された。
【０１２８】このアルミナセラミックス基板５は、シリ
コーン樹脂接着剤（図示省略）により、Ａｌ回路基板２
上に取り付けられている。ＩＧＢＴチップ基体１のエミ
ッタ電極およびゲート電極は、直径３００μｍのＡｌ金
属細線６により制御回路１０と電気的に連絡されてい
る。
【０１２９】ＩＧＢＴチップ基体１のコレクタ電極は、
Ａｌ回路基板２とＡｌ金属細線６を経由して端子７と電
気的に接続されている。制御回路１０もＡｌ金属細線
６'により端子７と電気的に接続されている。なお、端
子７はＡｌ回路基板２と同質の材料からなり、その表面
にはＮｉめっき（図示省略，厚さ３〜７μｍ）が施され
ている。
【０１３０】上記の構造のアッセンブリは、図１５
（ｂ）に示す断面図の破線で示すように、ＩＧＢＴチッ
プ１の搭載部、チップ部品が取り付けられたアルミナセ
ラミックス基板５の搭載部、Ａｌ金属細線６および６'
が完全に封止される様に、Ａｌ回路基板２および端子７
の一部を含めてエポキシ樹脂組成物からなるモールド樹
脂８がトランスファモールドされている。
【０１３１】エポキシモールド樹脂８は、熱膨張率１６
ｐｐｍ／℃、ガラス転移点１５５℃、体積抵抗率９×１
０15Ω・ｍ（ＲＴ）、曲げ強度５３ｋｇｆ／ｍｍ2、曲
げ弾性率１６００ｋｇｆ／ｍｍ2なる特性を有してい
る。なお、トランスファモールドは１８０℃で実施し、
次いで、１５０℃，２ｈの熱処理を施し樹脂の硬化を促
進させた。
【０１３２】図１６は半導体装置の温度サイクル試験に
よる熱抵抗の推移を示すグラフである。図中の曲線Ａは
本実施例の半導体装置、曲線Ｂは比較例の半導体装置
（Ｍｏからなる中間金属板を適用）を示すものである。
本実施例の半導体装置の熱抵抗は、温度サイクル数が５
０００回まで初期値（約１.１℃／Ｗ）が維持されてい
る。
【０１３３】上記のように、本実施例の半導体装置３０
は、高信頼性のものであることが確認された。
【０１３４】５０００回までの試験後にＩＧＢＴチップ
のろう付け部を調べたが、破壊はろう材３１，３のいず
れにも生じていないことが確認された。これは、金属中
間板４の熱膨張率が１０.６ｐｐｍ／℃と好ましい熱膨
張率範囲（７〜１３.５ｐｐｍ／℃）に調整されている
ために、ろう材３１，３のいずれか一方の破壊が先行す
るのを抑え、半導体装置全体としての寿命を長くするの
に寄与していることに基づくものである。
【０１３５】一方、比較例の半導体装置は、温度サイク
ル数：１００回を過ぎると熱抵抗が上昇している。この
ことは、ＩＧＢＴチップのろう付け部に、熱伝導性を阻
害する破壊を生じていることを意味する。試験後の該半
導体装置を分解し、ＩＧＢＴチップのろう付け部を調べ
た結果、破壊はろう材３で生じていることを確認した。
【０１３６】なお、本実施例の半導体装置の熱抵抗初期
値は約１.１℃／Ｗである。この値は、周囲温度：１１
４℃の条件下で、ＩＧＢＴチップが１０Ｗの電力を消費
した場合でも、チップが安定的に動作し得ることを意味
する。このように優れた放熱性は、エンジンルーム等の
過酷な温度条件の所に、該半導体装置を実装しても安定
した性能を維持できることを意味し、自動車用半導体装
置としても、特に、好ましい点である。
【０１３７】図１７は本実施例の半導体装置３０の回路
図である。ＩＧＢＴ素子（１）のエミッタおよびゲート
は、制御回路１０と電気的に接続され、ＩＧＢＴ素子の
動作はこの回路１０により制御される。
【０１３８】制御回路１０には、チップ抵抗１１、ＩＣ
１２、チップコンデンサ１３が搭載され、これらの素子
は厚膜Ｃｕ配線層２０３により接続されている。ＩＧＢ
Ｔ素子と制御回路１０からは、それぞれ端子７が引き出
されている。
【０１３９】半導体装置３０はＩＧＢＴ素子とそれを制
御する回路１０とから構成され、自動車用エンジン点火
装置のコイルへ給電するのに用いられる。
【０１４０】また、図１８は、図１７の回路と同様に自
動車用エンジン点火装置の、コイルへ給電するのに用い
られる他の半導体装置の例である。この場合の制御回路
には、サージ保護素子１３Ａやダイオード１４も搭載さ
れている。
【０１４１】上記の回路を有する半導体装置３０は、電
子装置９０としての自動車用エンジン点火装置に組み込
まれ、直流電源から供給された電力を制御回路１０を通
して半導体装置３０のＩＧＢＴ素子をＯＮ状態にするこ
とで、ＩＧＢＴ素子のコレクタ電流によりイグニッショ
ンコイルの２次側電圧を昇圧して、点火プラグに火花放
電を生じさせる。
【０１４２】この点火装置は、自動車のエンジンルーム
内に取り付けられ、最高周囲温度１１０℃の環境のもと
で、自動車用エンジンを点火するのに使用された。実車
運転における走行距離３２万ｋｍの試験で、エンジン点
火装置は連続して稼働状態におかれた。試験後のエンジ
ン点火装置は、初期状態と同等の機能を維持しているこ
とを確認した。
【０１４３】また、点火装置は−４０〜１４０℃の温度
サイクル試験３０００回、および、高温動作試験（周囲
温度１２０℃で繰り返し点火放電させる：１０００ｈ）
に供した。このような過酷な試験を経た後も、エンジン
点火装置の電流制限特性や電流遮断特性には劣化が認め
られず、試験投入前と同等の電気的性能が維持されてい
ることを確認した。
【０１４４】このように、エンジン点火装置として優れ
た性能が維持できるのは、本実施例の半導体装置３０
が、過酷な環境下においても優れた回路機能を維持でき
ることに基づくものである。
【０１４５】〔実施例 ４〕本実施例では、ＭＯＳ−Ｆ
ＥＴパワー半導体素子基体が組み込まれたＤＣ／ＤＣコ
ンバータ用半導体装置、並びに、該半導体装置を用いた
ＤＣ／ＤＣコンバータとしての電子装置について説明す
る。
【０１４６】本実施例ＤＣ／ＤＣコンバータ用の半導体
装置３０は、パワー半導体素子基体としてのＳｉからな
るＭＯＳ−ＦＥＴチップ（８個，チップサイズ９×９×
０.２８ｍｍ）は、サイズ１０×１０×０.６ｍｍの中間
金属板４を介して、Ａｌ絶縁回路基板２上にろう材３
１，３によりろう付けして搭載されている。従って、距
離Ｄは０.５ｍｍになるように調整されている。
【０１４７】中間金属板４は、第１金属板４１のインバ
（厚さ：０.２ｍｍ）の両面にサンドイッチ状に第２金
属板４２のＣｕ（各厚さ：０.２ｍｍ）を接合したクラ
ッド材で、表面にＮｉめっき（厚さ３〜７μｍ）４３が
施されている。
【０１４８】Ａｌ絶縁回路基板２は、Ａｌ板（サイズ６
８×４６×１.５ｍｍ）２０１の一方の主面にエポキシ
樹脂絶縁層（厚さ１５０μｍ）２０２を介して、Ｃｕ配
線層（厚さ７０μｍ）２０３が選択形成されている。
【０１４９】ＭＯＳ−ＦＥＴチップと中間金属板４は、
Ｓｎ−５重量％Ｓｂろう材（厚さ７０μｍ，温度２７０
±１０℃）３１により、そして、中間金属板４とＡｌ絶
縁回路基板２はＳｎ−３重量％Ａｇ−０.８重量％Ｃｕ
ろう材（厚さ７０μｍ，温度２４０±１０℃）３により
それぞれろう付けされている。
【０１５０】次いで、エポキシ樹脂枠２１とＣｕ端子７
とを一体化したケース２０を、Ａｌ絶縁回路基板２にシ
リコーン樹脂接着剤２５により取り付けた。ＭＯＳ−Ｆ
ＥＴチップのゲート、ソースおよびドレインには、それ
ぞれＡｌ金属細線（直径３００μｍ）６をワイヤボンデ
ィングした。また、ＭＯＳ−ＦＥＴチップの搭載部には
シリコーンゲル樹脂をポッティング塗布し、１５０℃×
２ｈの硬化処理を施した。最終的にエポキシ樹脂からな
るケース蓋２２を取り付けて、半導体装置３０を完成し
た。
【０１５１】上記により作製された本実施例の半導体装
置３０は、図１９に示す回路を構成している。ゲート端
子７ａは各ＭＯＳ−ＦＥＴチップ（１）毎に専用のもの
を配置し、ソース端子７ｃや入力端子７Ａ，出力端子７
Ｂは各ＭＯＳ−ＦＥＴチップ間で共用するように配線さ
れている。
【０１５２】本実施例の半導体装置３０であるＭＯＳ−
ＦＥＴチップの１個当たりの定常熱抵抗は、約１.５℃
／Ｗであった。この値は、周囲温度１１０℃の条件下で
該チップが１０Ｗの電力を消費した場合でも、安定的に
動作できることを意味する。
【０１５３】次に、本実施例の半導体装置３０の温度サ
イクル試験（−５５〜１５０℃）による熱抵抗の推移を
追跡した。温度サイクル数５０００回までは、初期値と
同等の熱抵抗（約１.５℃／Ｗ）が維持された。金属中
間板４の熱膨張率が１０.６ｐｐｍ／℃と好ましい熱膨
張率範囲（７〜１３.５ｐｐｍ／℃）に調整されていた
め、ろう材３１，３のいずれかが先行破壊するのが抑え
られ、半導体装置全体としての寿命が延長されている。
【０１５４】図２０は、本実施例の半導体装置３０が組
み込まれたＤＣ／ＤＣコンバータとしての電子装置９０
を説明するブロック図である。
【０１５５】ＤＣ／ＤＣコンバータ９０は、本実施例の
半導体装置３０を駆動させるための制御回路１０、変圧
器８１、整流回路８２、そして、平滑および制御回路８
３が組み込まれ、入力電源８４の電圧を昇降圧した電力
を電池８５に供給し、この電力は最終的に負荷回路８６
に送られる。ここで、負荷回路８６とは、例えば、自動
車の照明機器、エアコン、ワイパー、窓等の動力源のモ
ータ類、エンジン用点火装置、センサ類などを云う。
【０１５６】上記の回路を有するＤＣ／ＤＣコンバータ
装置９０は自動車に取り付け、走行距離３２万ｋｍの実
車走行試験に供した。その結果、ＤＣ／ＤＣコンバータ
装置９０は、３２万ｋｍ走行後も所期の回路機能が維持
されていた。このように、ＤＣ／ＤＣコンバータ装置と
して優れた性能が維持できたのは、本実施例の半導体装
置３０が過酷な環境下においても優れた回路機能を維持
できることに基づくものである。
【０１５７】〔実施例 ５〕本実施例では、パワー半導
体素子基体とその電気的動作を制御する制御回路を搭載
した半導体装置、該半導体装置を用いた自動車用点火装
置である電子装置について説明する。
【０１５８】本実施例の半導体装置３０は、基本的に前
記実施例３に記載の半導体装置と同様の構成を有してい
る（図１５，１７，１８参照）。従って、変更した要点
のみを記述する。
【０１５９】中間金属板４は表１に示した材料で構成さ
れ、その表面にはＮｉめっき（厚さ３〜７μｍ）４３が
施されている。ＩＧＢＴチップ基体（チップサイズ５×
５×０.２５ｍｍ）は、厚さ１ｍｍ、面積約２５×２０
ｍｍのＡｌ回路基板（ベース板）２上に、中間金属板
（サイズ６×６×０.６ｍｍ）４を介して、Ｓｎ−５重
量％Ｓｂ−０.６重量％Ｎｉ−０.０５重量％Ｐのろう材
（厚さ２００μｍ，温度２７０±１０℃）３１、およ
び、Ｓｎ−３重量％Ａｇ−０.８重量％Ｃｕのろう材
（厚さ２００μｍ，温度２４０±１０℃）３により固着
され、距離Ｄは０.５ｍｍになるように調整されてい
る。
【０１６０】また、上記Ａｌベース板２の表面には、Ｎ
ｉめっき（厚さ３〜７μｍ）４３が施されている。
【０１６１】また、前記実施例３と同様の制御回路１０
が形成されたアルミナセラミックス基板５を、シリコー
ン樹脂接着剤９によりＡｌベース板２上に取り付け、所
定の配線および樹脂封止を施し半導体装置３０を得た。
【０１６２】表２は本実施例の半導体装置３０の性能を
示し、熱抵抗は０.８〜１.７℃／Ｗである。これらは、
周囲温度１０８℃より高い温度でＩＧＢＴチップが１０
Ｗの電力を消費した場合でも、該チップは安定的に動作
し得ることを意味している。こうした優れた放熱性は、
エンジンルーム等の過酷な温度条件下に半導体装置３０
を実装しても安定した性能を維持できることを意味し、
自動車用半導体装置として好ましい点である。
【０１６３】また、温度サイクル数５０００回までの試
験では、各試料とも熱抵抗の増大は生じていない。これ
は、金属中間板４の熱膨張率が表２に示すように、好ま
しい熱膨張率範囲（７〜１３.５ｐｐｍ／℃）に調整さ
れているために、ろう材３１や３のいずれか一方の先行
破壊が抑えられ、半導体装置全体としての寿命が延長さ
れたことに基づくものである。
【０１６４】
【表２】
【０１６５】本実施例の半導体装置３０はＩＧＢＴ素子
とそれを制御する回路１０とからなり、図１６に示す回
路を有し、自動車用エンジン点火装置のコイルへ給電す
る電子装置として用いられる。
【０１６６】上記の回路を有する半導体装置３０は、電
子装置としての自動車用エンジン点火装置に組み込ま
れ、自動車のエンジンルーム内に取り付けられて、最高
周囲温度１１０℃の環境のもとでエンジン点火に使用し
た。実車運転における走行距離３２万ｋｍの試験で、エ
ンジン点火装置は連続して稼働状態におかれた。この試
験後のエンジン点火装置は、初期状態と同等の機能を維
持していることを確認した。
【０１６７】以上、本発明の実施例について説明した
が、本発明の半導体装置３０は、実施例記載の範囲に限
定されるものではない。
【０１６８】例えば、図２１に示す回路を構成する電子
装置に展開されてもよい。この場合、半導体装置３０は
図２２に示す電動機９５０の回転数制御用インバータ９
１に組み込まれる。該インバータ装置９１は、電動機９
５０と共に電気自動車の動力源として組み込むこともで
きる。これによって電気自動車の動力源から車輪に至る
駆動機構を簡素化でき、ギヤーの噛込み比率の違いによ
り変速していた従来の自動車に比べ、変速時のショック
を軽減することができる。
【０１６９】更に、この電気自動車は、０〜２５９ｋｍ
／ｈの範囲でスムーズな走行が可能である他、動力源か
らの振動や騒音が従来の気筒型エンジンを搭載した自動
車の約１／２に軽減することができる。
【０１７０】また、本発明の半導体装置３０を組み込ん
だインバータ装置９１は、ブラシレス直流電動機と共
に、冷暖房機（冷房時の消費電力５ｋＷ，暖房時の消費
電力３ｋＷ，電源電圧２００Ｖ）に組み込んでもよい。
この場合は、高いエネルギー効率を得ることができ、冷
暖房機使用時の電力消費を低減するのに役立つ。
【０１７１】また、室内の温度が運転開始から設定温度
に到達するまでの時間を、交流電動機を用いた場合より
約１／２に短縮することができる。
【０１７２】同様の効果は、半導体装置３０が他の流体
を撹拌または流動させる装置、例えば、洗濯機、流体循
環装置等に組み込まれる場合でも享受できる。
【０１７３】本発明において、半導体装置は負荷に給電
する電気回路に組み込まれて使用される。この際、
（１）半導体装置が、回転装置に給電する電気回路に組
み込まれて、上記回転装置の回転速度を制御するか、ま
たは、それ自体が移動するシステム（例えば、電車、エ
レベータ、エスカレータ、ベルトコンベア）に、回転装
置と共に組み込まれ、上記移動システムの移動速度を制
御する場合、（２）前記回転装置に給電する電気回路が
インバータ回路である場合、（３）半導体装置が流体を
撹拌または流動させる装置に組み込まれて、被撹拌物ま
たは被流動物の移動速度を制御する場合、（４）半導体
装置が物体を加工する装置に組み込まれて、被加工物の
研削速度を制御する場合、（５）半導体装置が発光体に
組み込まれて、上記発光体の放出光量を制御する場合、
あるいは、（６）半導体装置が出力周波数５０Ｈｚない
し３０ｋＨｚで作動する場合にも、上記実施例の場合と
同様の効果が得られる。
【０１７４】本発明において、半導体装置の電気回路は
実施例に挙げたものに限定されない。例えば、図２３に
示すように、半導体装置の内部で種々の電気回路が設け
られていても、該半導体装置を電子装置に用いる上で支
障になるものではない。この際、半導体装置の内部の電
気回路に受動素子が組み込まれていてもなんら問題には
ならない。
【０１７５】
【発明の効果】本発明によれば、半導体基体の載置部材
に固着する部分の過大な応力を緩和すると共に放熱性を
向上させ、運転時の熱的および機械的変化による半導体
装置の破損を防止し、優れた信頼性の半導体装置と、そ
れを用いた電子装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置を示す模式断面
図である。
【図２】半導体素子基体と回路基板との間に配置，固着
される中間金属板の一例を説明する模式断面図である。
【図３】半導体素子基体の搭載部の詳細を説明する模式
断面図である。
【図４】半導体素子基体が中間金属板を介して回路基板
上に固着された部分のろう材における熱歪を示すグラフ
である。
【図５】半導体素子基体のろう付け部の温度サイクル試
験による破壊寿命のワイブル分布を示すグラフである。
【図６】半導体素子基体のろう付け部の温度サイクル試
験による−３σ水準寿命を示すグラフである。
【図７】半導体装置に電力を印加したときの半導体素子
基体の温度上昇のグラフである。
【図８】図３に示す距離Ｄと半導体素子基体の上昇温度
との関係のグラフである。
【図９】中間金属板の構成例を説明する模式断面図であ
る。
【図１０】本発明の一実施例の半導体装置の平面図、断
面図および回路図である。
【図１１】本発明の一実施例の半導体装置の熱抵抗特性
の推移を示すグラフである。
【図１２】本発明の一実施例の半導体装置の温度サイク
ル試験による熱抵抗の推移を示すグラフである。
【図１３】本発明の半導体装置が組み込まれた電子装置
の一例を説明するブロック図である。
【図１４】本発明の半導体装置の内部を示すブロック図
である。
【図１５】パワー半導体素子基体とその制御回路を搭載
した半導体装置の模式斜視図と断面図である。
【図１６】半導体装置の温度サイクル試験による熱抵抗
の推移を示すグラフである。
【図１７】本発明の半導体装置の回路の一例を説明する
図である。
【図１８】自動車用エンジン点火装置のコイルへの給電
に用いられる半導体装置の回路図である。
【図１９】本発明の半導体装置の回路の説明図である。
【図２０】本発明の半導体装置が組み込まれたＤＣ／Ｄ
Ｃコンバータとしての電子装置を説明するブロック図で
ある。
【図２１】本発明の半導体装置の他の回路の説明図であ
る。
【図２２】本発明の半導体装置を組み込んだインバータ
装置を説明する図である。
【図２３】発明半導体装置の他の電気回路の説明図であ
る。
【符号の説明】
１…半導体基体、２…回路基板、３，３１…ろう材、４
…中間金属板、５…アルミナセラミックス基板、６，
６’…金属細線、７…端子、７ａ…ゲート端子、７ｂ…
ドレイン端子、７ｃ…ソース端子、７Ａ…入力端子、７
Ｂ…出力端子、８…モールド樹脂、９…シリコーン樹脂
接着剤、１０…制御回路、１１…チップ抵抗、１２…Ｉ
Ｃチップ基体、１３…チップコンデンサ、１３Ａ…サー
ジ保護素子、１４…ダイオード、２０…ケース、２１…
エポキシ樹脂枠、２２…ケース蓋、２５…シリコーン樹
脂接着剤、３０…半導体装置、４１…第１金属板、４
１’…ＳｉＣ粉末、４２…第２金属板、４３…Ｎｉめっ
き、６０…ゲート駆動回路、７０…コントロール部、８
１…変圧器、８２…整流回路、８３…平滑および制御回
路、８４…入力電源、８５…電池、８６…負荷回路、９
０…電子装置、９１…回転数制御用インバータ、２０１
…金属板、２０２…絶縁層（エポキシ樹脂絶縁層）、２
０３…配線層、９５０…電動機。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯塚 守 長野県小諸市大字柏木190番地 株式会社 日立製作所半導体グループ内 Ｆターム(参考） 5F047 AA19 BA19 BC31 BC40

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体基体、金属板の主面に絶縁層を介
    して配線層を設けた載置部材または金属板からなる載置
    部材、該載置部材と前記半導体基体との間に配置された
    中間金属板が、Ｓｎ，Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂ
    ｉ，Ｚｎ，Ａｕ，Ｉｎの１種以上とＳｎを含むろう材に
    より固着され、該中間金属板の固着面と平行な方向の熱
    膨張率が７〜１３.５ｐｐｍ／℃，熱伝導率が１５０Ｗ
    ／ｍ・Ｋ以上であり、該中間金属板の固着面と平行な方
    向のサイズが前記半導体基体の固着面と平行な方向のサ
    イズより０.３ｍｍ以上大きいことを特徴とする半導体
    装置。
  2. 【請求項２】 前記半導体基体の載置部分が樹脂封止さ
    れている請求項１に記載の半導体装置。
  3. 【請求項３】 半導体基体、金属板の主面に絶縁層を介
    して配線層を設けた載置部材または金属板からなる載置
    部材、該載置部材と前記半導体基体との間に配置された
    中間金属板が、Ｓｎ，Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂ
    ｉ，Ｚｎ，Ａｕ，Ｉｎの１種以上の物質とＳｎを含むろ
    う材により固着され、該中間金属板の固着面と平行な方
    向の熱膨張率が７〜１３.５ｐｐｍ／℃，熱伝導率が１
    ５０Ｗ／ｍ・Ｋ以上であり、該中間金属板の固着面と平
    行な方向のサイズが前記半導体基体の固着面と平行な方
    向のサイズより０.３ｍｍ以上大きい半導体装置が、負
    荷に給電する装置に組み込まれていることを特徴とする
    電子装置。
JP2000050477A 2000-02-22 2000-02-22 半導体装置とそれを用いた電子装置 Pending JP2001237252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000050477A JP2001237252A (ja) 2000-02-22 2000-02-22 半導体装置とそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000050477A JP2001237252A (ja) 2000-02-22 2000-02-22 半導体装置とそれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2001237252A true JP2001237252A (ja) 2001-08-31

Family

ID=18572256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000050477A Pending JP2001237252A (ja) 2000-02-22 2000-02-22 半導体装置とそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP2001237252A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004032223A1 (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp. 半導体装置
JP2007123395A (ja) * 2005-10-26 2007-05-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法
DE102008045581A1 (de) 2008-02-25 2009-09-17 Mitsubishi Electric Corp. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
JP2010278171A (ja) * 2009-05-28 2010-12-09 Denki Kagaku Kogyo Kk パワー半導体及びその製造方法
EP3093882A4 (en) * 2014-01-10 2017-09-27 Furukawa Electric Co. Ltd. Electronic circuit device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004032223A1 (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp. 半導体装置
JP2007123395A (ja) * 2005-10-26 2007-05-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法
DE102008045581A1 (de) 2008-02-25 2009-09-17 Mitsubishi Electric Corp. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
JP2010278171A (ja) * 2009-05-28 2010-12-09 Denki Kagaku Kogyo Kk パワー半導体及びその製造方法
EP3093882A4 (en) * 2014-01-10 2017-09-27 Furukawa Electric Co. Ltd. Electronic circuit device

Similar Documents

Publication Publication Date Title
US6579623B2 (en) Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP6719569B2 (ja) 半導体装置および電力変換装置
JP2007157863A (ja) パワー半導体装置及びその製造方法
JP2011060927A (ja) 半導体装置
JP2003297873A (ja) 半導体装置，構造体及び電子装置
KR102588854B1 (ko) 파워모듈 및 그 제조방법
US20220238422A1 (en) Semiconductor Package with Barrier to Contain Thermal Interface Material
CN113316844A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
JP2001237252A (ja) 半導体装置とそれを用いた電子装置
JP2001110959A (ja) 半導体装置及びそれを用いた電子装置
US11699666B2 (en) Semiconductor device and power conversion device
JPH10135377A (ja) モールド型半導体装置
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
JPWO2019216161A1 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JPH11354687A (ja) 半導体装置
JPH1079453A (ja) モールド型電子部品及びその製法
CN112786550B (zh) 半导体装置
US20230178506A1 (en) Power semiconductor apparatus and method of manufacturing the same, and power conversion apparatus
JP2003258150A (ja) 絶縁型半導体装置
CN114284226A (zh) 半导体装置、半导体装置的制造方法及电力变换装置
WO2016147252A1 (ja) 半導体装置およびその製造方法
JPH06140446A (ja) 半導体装置及びそれを用いた電子装置
JP2000353709A (ja) 半導体装置及びそれを用いた電子装置
JP7487614B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置