JP6719569B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP6719569B2
JP6719569B2 JP2018541082A JP2018541082A JP6719569B2 JP 6719569 B2 JP6719569 B2 JP 6719569B2 JP 2018541082 A JP2018541082 A JP 2018541082A JP 2018541082 A JP2018541082 A JP 2018541082A JP 6719569 B2 JP6719569 B2 JP 6719569B2
Authority
JP
Japan
Prior art keywords
semiconductor device
filler
insulating substrate
base plate
silicone rubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018541082A
Other languages
English (en)
Other versions
JPWO2018056287A1 (ja
Inventor
啓行 原田
啓行 原田
耕三 原田
耕三 原田
塩田　裕基
裕基 塩田
山口　義弘
義弘 山口
山田　浩司
浩司 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018056287A1 publication Critical patent/JPWO2018056287A1/ja
Application granted granted Critical
Publication of JP6719569B2 publication Critical patent/JP6719569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/364—Polymers
    • H01L2924/3641—Outgassing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Description

この発明は、パワー半導体素子を充填材で封止した半導体装置の充填構造およびこの半導体装置を用いた電力変換装置に関する。
高電圧や大電流に対応する目的で通電経路を素子の縦方向としたタイプの半導体素子は、一般的にパワー半導体素子（たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ダイオードなど）と呼ばれている。パワー半導体素子が回路基板上に実装され、充填材によりパッケージングされた半導体装置は、産業機器、自動車、鉄道など、幅広い分野において用いられている。近年、半導体装置を搭載した機器の高性能化に伴い、定格電圧および定格電流の増加、使用温度範囲の拡大（高温化、低温化）、といった半導体装置の高性能化への要求が高まってきている。
このような半導体装置のパッケージ構造は、ケース型と呼ばれるものが主流であり、ケース型のパッケージ構造を用いた半導体装置では、放熱用ベース板上に、絶縁基板の一方の表面上に表面電極パターンを有し他方の表面上に裏面電極パターンを有し構成される絶縁回路基板を介して、パワー半導体素子が実装され、ベース板に対してケースが接着された構造である。また、半導体装置内部に実装された半導体素子は、主電極と接続されている。この半導体素子と主電極との接続には、ボンディングワイヤが用いられている。高電圧印加時の絶縁不良防止の目的で、一般的に、半導体装置の充填材としては、シリコーンゲルに代表される絶縁性のゲル状充填剤が用いられる。
シリコーンゲル中への気体の溶存可能量は、一般的に高温ほど少ない。したがって、半導体装置の使用温度範囲が拡がり、シリコーンゲルがより高温で使用されるようになると、シリコーンゲル中に溶けきれなくなった気体が気泡を形成する。このような気泡が発生した箇所では、シリコーンゲルによる絶縁充填の効果が得られないため、半導体装置の絶縁性能が劣化してしまう。
また、半導体装置には、半導体素子、接合材、ワイヤ等の多くの部材が内在しており、シリコーンゲルを充填する際に脱泡処理を実施したとしても、半導体装置内部には気泡が発生することが懸念される。
さらに、これらのシリコーンゲル中の気泡は吸湿や加熱等の外部環境の影響により、気泡サイズが拡大することが想定される。
このように、シリコーンゲル中に気泡が発生またはシリコーンゲルと各種部材との剥離が発生する場合の対策として、絶縁性を担保する必要がある絶縁回路基板のセラミック基板が露出された沿面部と、絶縁回路基板が接合されたベース板間の狭ギャップ空間へ、半導体装置の使用時に材料中に気泡が生成、成長できないゴム材料を充填することが考えられる。
従来の半導体装置では、絶縁回路基板の周縁部を絶縁基板および容器底辺との接着性の強いシリコーンゴム接着剤によって被覆したのち、充填材を注入した構造を有する半導体装置が開示されている（例えば、特許文献１）。
特開平８−１２５０７１号公報（第４頁、第１図）
しかしながら、特許文献１に記載の半導体装置においては、絶縁回路基板の周縁部を接着剤材料により被覆するため、絶縁回路基板のセラミック基板の露出部位すなわち沿面距離が大きい場合には、セラミック基板の露出部位の裏面側の沿面部とベース板との間に狭ギャップが形成され、この狭ギャップ領域には粘度の高い接着剤の充填が難しく、粘度の高い接着材を充填すると気泡が発生し、絶縁信頼性が劣化する場合があった。
この発明は、上記のような問題点を解決するためになされたものである。
この発明に係る半導体装置は、上面と下面とに導体層を有し、前記上面において前記導体層は複数箇所に設けられた複数の導体層として構成され、前記複数の導体層の少なくとも１つに半導体素子が搭載された絶縁基板と、前記下面の前記導体層と接合されたベース板と、前記絶縁基板を囲み、前記ベース板の前記下面の前記導体層が接合された面に接着されたケース部材と、前記ベース板と前記ケース部材とで囲まれた領域に充填されたシリコーン組成物である第一の充填材と、前記領域内の前記第一の充填材の下部であって、かつ、前記絶縁基板の周縁部を囲む領域および前記上面の前記複数の導体層間の領域において、前記ベース板からの高さが前記上面よりも高く、前記上面の前記複数の導体層の前記半導体素子との接合面よりも低い領域に充填され、前記半導体素子が搭載された前記上面の前記複数の導体層の側面で前記第一の充填材と接し、前記第一の充填材よりも硬いシリコーン組成物である第二の充填材と、を備えたことを特徴とする。
この発明によれば、狭ギャップを有する半導体装置において、気泡の発生を抑制でき、絶縁信頼性を向上させることが可能となる。
この発明の実施の形態１における半導体装置を示す上面構造模式図である。 この発明の実施の形態１における半導体装置を示す断面構造模式図である。 この発明の実施の形態１における半導体装置の充填材を除いた絶縁回路基板の端部を示す断面構造模式図である。 この発明の実施の形態１における半導体装置の絶縁回路基板の端部の充填状態を示す断面構造模式図である。 この発明の実施の形態２における半導体装置を示す上面構造模式図である。 この発明の実施の形態２における半導体装置の示す断面構造模式図である。 この発明の実施の形態２における半導体装置の２枚の絶縁回路基板間を示す断面構造模式図である。 この発明の実施の形態３における半導体装置を示す上面構造模式図である。 この発明の実施の形態３における半導体装置の示す断面構造模式図である。 この発明の実施の形態３における他の半導体装置を示す上面構造模式図である。 この発明の実施の形態３における他の半導体装置を示す断面構造模式図である。 この発明の実施の形態３における半導体装置の区画壁を示す上面構造模式図である。 この発明の実施の形態４における電力変換装置を適用した電力変換システムの構成を示すブロック図である。 この発明の実施例における絶縁回路基板の周縁部のシリコーンゴムの充填高さを示す断面構造模式図である。
実施の形態１．
図１は、この発明の実施の形態１における半導体装置を示す上面構造模式図である。図２は、この発明の実施の形態１における半導体装置を示す断面構造模式図である。図１において、シリコーン組成物である第一の充填材９を透過して上面側から半導体装置１００を見た図であり、第二の充填材１０に覆われている絶縁基板５２の周縁部（外周部）を点線で表している。
図２は図１の一点鎖線ＡＡにおける断面構造模式図である。図２において、半導体装置１００は、ベース板１、ケース部材２、接合材であるはんだ３、半導体素子４、絶縁回路基板５、配線材であるボンディングワイヤ６、電極端子７、蓋材８、シリコーン組成物である第一の充填材９、シリコーン組成物である第二の充填材１０、導体層である電極パターン５１、５３、絶縁基板５２を備える。
絶縁回路基板５は、絶縁基板５２と絶縁基板５２の上面（表面）側に電極パターン５１と下面（裏面）側に電極パターン５３とを備えている。絶縁基板５２の上面側に形成された電極パターン５１上には、半導体素子４がはんだなどの接合材３を介して電気的に接合されている。ここで、例えば半導体素子４としては、大電流を制御するＭＯＳＦＥＴのような電力制御用半導体素子（スイッチング素子）や還流用のダイオード（還流ダイオード）等が用いられる。
また、絶縁回路基板５は、絶縁基板５２の下面側の電極パターン５３がベース板１にはんだなどの接合材３を介して固着されている。そして、このベース板１が半導体装置１００の底板となり、ベース板１の周囲に配置されたケース部材２とで囲まれた領域（以下、ケースと称す。）が形成される。
半導体装置１００のケース部材２で囲まれた領域の内部における絶縁性を確保する目的で、シリコーン組成物である第一の充填材９とシリコーン組成物である第二の充填材１０とがケース内部に充填される。シリコーン組成物である第一の充填材９は、例えば、シリコーンゲルであり、半導体素子４およびボンディングワイヤ６がシリコーンゲルの封入される高さまで充填されている。
また、ケース内のシリコーンゲル９の下部に充填されるシリコーン組成物である第二の充填材１０は、例えば、シリコーンゴムであり、絶縁基板５２の周縁部を囲むように充填されている。シリコーンゴム１０の充填高さは、ベース板１の表面から絶縁基板５２の上面よりも高く、絶縁基板５２の上面側に形成された電極パターン５１の上面である半導体素子４とはんだ３との接合面、すなわち、半導体素子４の搭載面（搭載部）よりも低い位置まで充填されている。
このとき、シリコーンゴム１０は、絶縁基板５２の周縁部を囲み、絶縁基板５２の露出部分を充填（内包）しており、絶縁基板５２の上面に形成された複数の電極パターン５１の間にも同じ高さまでシリコーンゴム１０が充填されている。
そして、このシリコーンゴム１０の上部にシリコーンゲル９を充填することで、ケース内を充填材で充填している。
半導体素子４には、半導体素子４の電極を外部に電気的に接続するためのボンディングワイヤ６などの配線が接続されている。さらに、このボンディングワイヤ６は電極端子７と接続されることで、ケース外部と電気的に接続される。電極端子７は、ケース部材２にインサート成型またはアウトサート成型されている。
蓋材８は、ケース部材２の上部側（ベース板１と接する反対側）に配置されている。蓋材８によって、半導体装置１００の内部と外部とを分離し、粉じん等が半導体装置１００に内部に浸入することを防いでいる。蓋材８は、接着剤（図示ぜず）またはネジ（図示せず）でケース部材２に固定されている。
以下に各構成要素の詳細について説明する。
半導体素子４としては、１５０℃以上で動作する半導体材料を用いた半導体素子を適用すると気泡発生の抑制効果が大きい。特に、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）系材料またはダイアモンド（Ｃ）といった材料で形成された、珪素（Ｓｉ）に比べてバンドギャップが大きい、いわゆるワイドバンドギャップ半導体に適用すると効果が大きい。
また、図２では、例示として、一つの充填された半導体装置１００に半導体素子４が２個しか搭載されていないが、半導体素子４の個数としては、これに限定されるものではなく、使用される用途に応じて必要な個数の半導体素子４を搭載することができる。
接合材料として、はんだ３を用いているが、これに限定されるものではなく、銀や銀合金を用いて半導体素子４と電極パターン５１と、または、電極パターン５３とベース板１とを接合しても良い。
これらの電極パターン５１（表面）、電極パターン５３（裏面）、ベース板１および電極端子７には、通常銅が用いられるが、これに限定されるものではなく、必要な放熱特性を有するものであれば良い。例えばアルミや鉄を用いても良く、これらを複合した材料を用いても良い。また、銅／インバー／銅などの複合材料を用いても良く、ＡｌＳｉＣ、ＣｕＭｏなどの合金を用いても良い。
さらに、電極パターン５１（表面）、電極パターン５３（裏面）、ベース板１および電極端子７の表面は、通常、ニッケルメッキを行うが、これに限定されるものではなく、金や錫メッキを行っても良く、必要な電流と電圧を半導体素子４に供給できる構造であれば良い。
また、電極端子７および電極パターン５１の少なくとも一部は、シリコーンゲル９内に埋設するので、電極端子７および電極パターン５１とシリコーンゲル９との密着性を向上させるために、電極端子７および電極パターン５１の表面に微小な凹凸を設けても良い。この凹凸により、電極端子７および電極パターン５１とシリコーンゲル９との密着性を向上させることが可能となる。
絶縁回路基板５は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮ、ＢＮ、Ｓｉ3Ｎ4などのセラミックを用いた絶縁基板５２の両面に銅やアルミの電極パターン５１、５３を設けたものである。絶縁回路基板５は、放熱性と絶縁性を備えることが必要であり、上記材料に限らず、セラミック粉を分散させた樹脂硬化物、あるいはセラミック板を埋め込んだ樹脂硬化物のような絶縁基板５２に電極パターン５１、５３を設けたものでも良い。
また、絶縁基板５２がセラミック粉を分散させた樹脂硬化物である場合、絶縁基板５２に使用するセラミック粉は、Ａｌ２Ｏ３、ＳｉＯ２、ＡｌＮ、ＢＮ、Ｓｉ３Ｎ４などが用いられるが、これに限定されるものではなく、ダイヤモンド、ＳｉＣ、Ｂ２Ｏ３、などを用いても良い。さらに、シリコーン樹脂やアクリル樹脂などの樹脂製の粉を用いても良い。
これらの粉形状は、球状を用いることが多いが、これに限定されるものではなく、破砕状、粒状、リン片状、凝集体などを用いても良い。粉体の充填量は、必要な放熱性と絶縁性が得られる量が充填されていれば良い。絶縁基板５２に用いる樹脂は、通常エポキシ樹脂が用いられるが、これに限定されるものではなく、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂などを用いても良く、絶縁性と接着性を兼ね備えた材料であれば使用可能である。
ボンディングワイヤ６は、アルミニウムまたは金でできた断面が円形の線体を用いるが、これに限定されるものではなく、例えば、断面が方形の銅板を帯状にしたもの（リボン）を用いても良い。ボンディングワイヤ６の材料は、アルミニウム合金であっても良い。
図２に示したように、本実施の形態１では、４本のボンディングワイヤ６を用いて、半導体素子４同士、半導体素子４と電極端子７と、半導体素子４と電極パターン５１と、電極パターン５１と電極端子７とをそれぞれ接続しているが、これに限定されるものではなく、半導体素子４の電流密度などにより、必要な太さ（大きさ）のものを使用し、必要な本数を設けることができる。
また、ワイヤボンディング６と被接合部との接合する方法・構造としては、銅や錫などの金属片を溶融させる溶融金属接合、超音波接合等を用いることができるが、必要な電流と電圧を半導体素子４に供給できる方法・構造であれば特に限定されない。
ケース部材２は、熱軟化点が高い樹脂材料であることが好ましく、例えばＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）樹脂があるが、半導体装置１００の使用温度領域内で熱変形せず、絶縁性を有していれば特に限定されない。
第一の充填材としては、例えば、シリコーンゲル９を用いるが、これに限定されるものではなく、所望の弾性率と耐熱性を有している材料であれば用いることができ、例えば、絶縁性と接着性を兼ね備えたウレタン樹脂でも構わない。
第一の充填材であるシリコーンゲル９の硬さは、針入度が２０以下の硬いシリコーンゲル９であると、半導体装置１００のヒートサイクル試験時のシリコーンゲル９の膨張・収縮により、ボンディングワイヤ６を破断させる恐れがあるため、針入度で２０以上であることが望ましい。逆に、針入度が１００以上の柔らかいシリコーンゲル９であると、半導体装置１００のヒートサイクル試験時のシリコーンゲル９の膨張・収縮により、シリコーンゲル９自身が破断するため、針入度で１００以下であることが望ましい。これらより、半導体装置１００の信頼性を確保するためには、シリコーンゲル９としては、針入度で２０以上１００以下であることが望ましい。
図３は、この発明の実施の形態１における充填材を除いた半導体装置の絶縁回路基板の端部を示す断面構造模式図である。図において、絶縁回路基板５は、絶縁基板５２と絶縁基板５２の上面側に形成された電極パターン５１と絶縁基板５２の下面側に形成された電極パターン５３とを備える。電極パターン５１の上面には、半導体素子４がはんだ３などの接合材を介して接合される（図示せず、図１、２参照）。電極パターン５３の下面は、ベース板１とはんだ３などの接合材で接合されている。
半導体装置１００が、必要な絶縁耐圧を保持（確保）するために、絶縁基板５２の上面側には、絶縁基板５２の外周に余白部（沿面部）を残して電極パターン５１が形成されている。また、絶縁基板５２の下面側には、絶縁基板５２の外周に余白部（沿面部）を残して電極パターン５３が形成されている。
絶縁基板５２における上面側および下面側の沿面部は、絶縁回路基板５の電極パターン５１と電極パターン５３との間における絶縁性を確保するために設けられており、半導体装置１００の高耐圧化にともない、沿面距離および絶縁基板５２の厚みの増加が要求される。ここで、沿面部とは、絶縁基板５２の電極パターン５１、５３の形成されていない絶縁基板５２の外周部領域である。
絶縁基板５２の上面側の沿面部の長さをＬ１、絶縁基板５２の下面側の沿面部の長さをＬ２、絶縁基板５２の側面の長さすなわち絶縁基板５２の厚みをＬ３、電極パターン５３の厚みをＬ４、はんだ３の厚みをＬ５、絶縁基板５２の端部からケース部材２までの長さをＬ６とすると、半導体装置１００の絶縁破壊が生じる経路としては、Ｌ１＋Ｌ３＋Ｌ４＋Ｌ５の絶縁距離、もしくはＬ１＋Ｌ３＋Ｌ２の絶縁距離が考えられる。
絶縁破壊に関しては、いずれかの短い距離が支配的となる。そのため、これらＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５の長さは、半導体装置１００が絶縁耐圧を満たす絶縁距離を確保できるように設定されていれば良い。また、Ｌ６は、一般的に絶縁回路基板５とベース板１との接合時の位置ズレを考慮して、２ｍｍ以上の距離となる。Ｌ６が２ｍｍ以下ではベース板１に絶縁回路基板５を配置したときに、重ね合わせズレのため、絶縁回路基板５を所定の位置へ配置できない。Ｌ６が１０ｍｍ以上であると、ケース内に占めるシリコーンゴム１０の割合が増え、応力発生の原因となり、シリコーンゴム１０とベース板１との剥離が発生する。これらの理由により、Ｌ６の寸法は２ｍｍ以上１０ｍｍ以下の範囲で設定することで、絶縁信頼性を確保した半導体装置が構成できる。
一般的な半導体装置においては、通常、絶縁基板５２の下面側の沿面部と絶縁回路基板５が搭載されたベース板１の上側の面との間の空間Ｓ１は、シリコーンゲル９が充填されている。電極パターン５１、５３と絶縁基板５２とはロウ材により接合されることが一般的であり、電極パターン５１、５３と絶縁基板５２との界面のロウ材部や、電極パターン５３とベース板１とを接合材３で接合している接合材界面では、シリコーンゲル９が充填しきれない未充填部位が発生しやすい。
また、シリコーンゲル９の充填時において、脱泡処理を施したとしても絶縁回路基板５の下面側の沿面部では、絶縁基板５２の沿面部が庇となるため、空間Ｓ１で形成された気泡が空間Ｓ１内から空間Ｓ１外へ抜けきることができず、シリコーンゲル９の硬化時にボイドとして残存しやすい。シリコーンゲル９中に残存したボイドは、シリコーンゲル９のヒートサイクルに伴い膨張・収縮し、また、水が吸着した後に半導体装置の高温動作により高温に加熱されると吸着された水は気化するため、シリコーンゲル９中の気泡の拡大を促す。
拡大したシリコーンゲル９中の気泡の直径をＲ１とすると、気泡は絶縁距離を短くするため、空間Ｓ１に存在するシリコーンゲル９中に気泡が生じた場合、本来絶縁性を担保していた絶縁距離Ｌ１＋Ｌ３＋Ｌ４＋Ｌ５、および、絶縁距離Ｌ１＋Ｌ３＋Ｌ２はそれぞれ、気泡サイズＲ１分だけ絶縁距離が減少し、実効的な絶縁距離は絶縁距離Ｌ１＋Ｌ３＋Ｌ４＋Ｌ５−Ｒ１、および、絶縁距離Ｌ１＋Ｌ３＋Ｌ２−Ｒ１となり、気泡の直径分だけ短くなり半導体装置の絶縁性能が劣化する。
この半導体装置の絶縁性能の劣化は、絶縁基板５２の下面側の空間Ｓ１だけで生じた気泡だけでなく、絶縁基板５２の上面側や、ケース部材２近傍、半導体素子４近傍で初期に生じた気泡であっても、絶縁回路基板５の沿面部まで気泡が到達すれば、同様に絶縁性能の劣化が生じる。
図４は、この発明の実施の形態１における半導体装置の絶縁回路基板の端部の充填状態を示す断面構造模式図である。絶縁基板５２の下部の空間Ｓ１に、シリコーンゲル９ではなく、シリコーンゴム１０が充填されることによって、シリコーンゲル９中で発生していた気泡の発生を抑制することができる。シリコーンゲル９のみでは充填材としての硬度が低いために、充填材料中の気泡の内圧の増加等により、気泡が拡大する可能性が高いのに対し、シリコーンゴム１０では、充填材としての硬度が高く、気泡の発生を抑制することができる。
また、シリコーンゴム１０は、シリコーンゲル９と比較して絶縁基板５２、ベース板１等の各種部材との接着性が高く、気体、水分の透過率が低いことから、絶縁性が要求される空間Ｓ１において、絶縁信頼性を向上させることができる。
さらに、シリコーンゴム１０の上部に配置されたシリコーンゲル９において、気泡が生成し拡大した場合でも、シリコーンゴム１０が充填された空間Ｓ１領域内への気泡の侵入を抑制することができる。これにより、シリコーンゲル９中の気泡の発生による絶縁信頼性の劣化抑制が可能となる。
シリコーンゴム１０の充填量に関して、絶縁基板５２の上面側に形成された電極パターン５１上には、ボンディングワイヤ６が接合されており、硬度が高い充填材料でボンディングワイヤ６を覆うと、半導体装置１００のヒートサイクル試験に伴いボンディングワイヤ６の破断が懸念される。そのため、シリコーンゴム１０のベース板１からの充填高さは、電極パターン５１の半導体素子４が搭載された搭載面の表面よりも低いことが望ましく、少なくとも絶縁耐圧が必要な空間Ｓ１を全て充填する必要があり、電極パターン５１、５３と絶縁基板５２との接合界面に存在する気泡発生の起点となりえる絶縁基板５２の沿面部である寸法Ｌ１、Ｌ２、Ｌ３で表される領域を覆うことが望ましい。
半導体装置１００の使用温度範囲の拡大（高温化、低温化）に伴い、ヒートサイクルにより、従来以上にシリコーンゴム１０が、膨張・収縮する。ベース板１を覆うシリコーンゴム１０の面積が大きい場合は、シリコーンゴム１０の膨張・収縮により生じる応力が高く、シリコーンゴム１０とベース板１やはんだ３等の接合材等の各種部材との線膨張率の差より、シリコーンゴム１０と各種部材との間で剥離が生じることが懸念される。
例えば、シリコーンゴム１０の線膨張率は通常、３００〜４００ｐｐｍ／Ｋであり、シリコーンゴム１０の硬度がショアＡ硬度で７０よりも高い場合は、シリコーンゴム１０と各種部材との間で剥離を生じやすい。
また、シリコーンゴム１０と各種部材等との間で剥離が生じない場合でも、シリコーンゴム１０から発生した応力がはんだ等の接合材中にクラックを生じさせる要因となるため、シリコーンゴム１０の硬度は、ショアＡ硬度で７０以下であることが望ましい。さらに、シリコーンゴム１０の硬度は、絶縁基板５２下からの気泡の発生を抑制し、ベース板１との強固な接着が必要となるために、ショアＡ硬度で１０以上であることが好ましい。このことより、シリコーンゴム１０の硬度は、ショアＡ硬度で１０以上７０以下であることが望ましい。
以上のように構成された半導体装置においては、ベース板１と絶縁回路基板５とで囲まれた空間Ｓ１と、絶縁回路基板５の周縁部とをシリコーンゴム１０で充填したので、空間Ｓ１における気泡の発生を抑制できる。その結果、空間Ｓ１でのシリコーンゴム１０とベース板１との剥離の抑制により、絶縁回路基板５沿面部での絶縁距離が確保でき、半導体装置の絶縁信頼性を向上することが可能となる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いた絶縁回路基板５をケース内に複数個配置した点が異なる。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。このように、ケース内に絶縁回路基板を複数個配置した場合においても、絶縁回路基板の周縁部をシリコーンゴムで充填したので、半導体装置の絶縁信頼性を向上させることが可能となる。
図５は、この発明の実施の形態２における半導体装置を示す上面構造模式図である。図６は、この発明の実施の形態２における半導体装置の示す断面構造模式図である。図５において、シリコーン組成物である第一の充填材９を透過して上面側から半導体装置２００を見た図であり、シリコーン組成物である第二の充填材１０に覆われている絶縁基板５２の周縁部（外周部）を点線で表している。
また、図６は、図５の一点鎖線ＢＢにおける断面構造模式図である。図６において、半導体装置２００は、ベース板１、ケース部材２、接合材であるはんだ３、半導体素子４、絶縁回路基板５、配線材であるボンディングワイヤ６、電極端子７、蓋材８、シリコーン組成物である第一の充填材９、シリコーン組成物である第二の充填材１０、導電層である電極パターン５１、５３、絶縁基板５２を備える。そして、半導体装置２００は、複数個の絶縁回路基板５を隣接して配置した構成となっている。
絶縁回路基板５は、絶縁基板５２と絶縁基板５２の上面（表面）側に電極パターン５１、下面（裏面）側に電極パターン５３とを備えている。絶縁基板５２の上面側に形成された電極パターン５１上には、半導体素子４がはんだなどの接合材３を介して電気的に接合されている。ここで、例えば半導体素子４としては、大電流を制御するＭＯＳＦＥＴのような電力制御用半導体素子や還流用のダイオードが用いられる。
また、絶縁回路基板５は、絶縁基板５２の下面側の電極パターン５３がベース板１にはんだなどの接合材３を介して固着されている。そして、このベース板１が半導体装置１００の底板となり、ベース板１の周囲に配置されたケース部材２とで囲まれた領域（以下、ケースと称す。）が形成される。
半導体装置２００のケース部材２で囲まれた領域の内部における絶縁性を確保する目的で、シリコーン組成物である第一の充填材９とシリコーン組成物である第二の充填材１０とがケース内部に充填される。第一の充填材９は、例えば、シリコーンゲルであり、半導体素子４およびボンディングワイヤ６がシリコーンゲル９の封入される高さまで充填されている。
また、ケース内のシリコーンゲル９の下部に充填されるシリコーン組成物である第二の充填材１０は、例えば、シリコーンゴムであり、絶縁基板５２の周縁部を囲むように充填されている。シリコーンゴム１０の充填高さは、ベース板１の表面から絶縁基板５２の上面よりも高く、絶縁基板５２の上面側に形成された電極パターン５１の上面である半導体素子４とはんだ３との接合面、すなわち、半導体素子４の搭載面（搭載部）よりも低い位置まで充填されている。
このとき、シリコーンゴム１０は、絶縁基板５２の周縁部を囲み、絶縁基板５の露出部分を充填しており、絶縁基板５２の上面に形成された複数の電極パターン５１の間にも同じ高さまでシリコーンゴム１０が充填されている。
そして、このシリコーンゴム１０の上部にシリコーンゲル９を充填することで、ケース内を充填材で充填している。
図７は、この発明の実施の形態２における半導体装置の２枚の絶縁回路基板間を示す断面構造模式図である。図７において、２枚の絶縁基板５２間の寸法をＬ１１とし、２枚の絶縁基板５２上の形成された電極パターン５１間の寸法をＬ１０としている。
Ｌ１１の寸法は、図３で示した絶縁基板５２とケース部材２との場合と同様に考えることができる。Ｌ１１は、一般的に絶縁回路基板５とベース板１との接合時の位置ズレを考慮して、２ｍｍ以上の距離となる。Ｌ１１が２ｍｍ以下ではベース板１に絶縁回路基板５を配置したときに、重ね合わせズレのため、絶縁回路基板５を所定の位置へ配置できない。
また、Ｌ１１が１０ｍｍ以上であると、ケース内に占めるシリコーンゴム１０の割合が増え、応力発生の原因となり、シリコーンゴム１０とベース板１との剥離が発生する。
絶縁基板５２の下面側の沿面部とベース板１との間の空間Ｓ1に充填されるシリコーンゴム１０は、絶縁基板５２およびベース板１と「接着」されている。シリコーンゲル９は、各種部材と「密着」しており、各部材から剥離後も再密着する特性があるのに対し、シリコーンゴム１０は、一度剥離すると再度接着することはない。
シリコーンゴム１０は、シリコーンゲル９と比較し硬度が高く、半導体装置にかかる熱サイクルにより、各種部材との界面に生じる線膨張率差や弾性率が起因の応力により剥離が生じやすい傾向がある。そのため、ベース板１と直接接するシリコーンゴム１０の領域は、シリコーンゴム１０の硬度により違いはあるものの、一つの絶縁回路基板５の端部と他の絶縁回路基板５の端部の距離Ｌ１１が１０ｍｍ以下とすることで発生する応力を抑制できるため、絶縁信頼性が高い半導体装置を作製できる。
これらの理由により、Ｌ１１の寸法は２ｍｍ以上１０ｍｍ以下の範囲で設定することで、絶縁信頼性を確保した半導体装置が構成できる。
以上のように構成された半導体装置においては、ベース板１と絶縁回路基板５とで囲まれた空間Ｓ１と、絶縁回路基板５の周縁部とをシリコーンゴム１０で充填したので、空間Ｓ１における気泡の発生を抑制できる。その結果、空間Ｓ１でのシリコーンゴム１０ベース板１との剥離の抑制により、絶縁回路基板５沿面部での絶縁距離が確保でき、半導体装置の絶縁信頼性を向上することが可能となる。
また、複数の絶縁回路基板５をケース内に配置する場合においても、複数の絶縁回路基板５間をシリコーンゴム１０で充填したので、複数の絶縁回路基板５間における気泡の発生を抑制できる。その結果、複数の絶縁回路基板５間でのシリコーンゴム１０ベース板１との剥離の抑制により、絶縁回路基板５沿面部での絶縁距離が確保でき、半導体装置の絶縁信頼性を向上することが可能となる。
実施の形態３．
本実施の形態３においては、実施の形態１、２で用いた絶縁回路基板５の周囲を区画壁で囲んだ点が異なる。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。このように、絶縁回路基板の周囲を区画壁で囲むことで絶縁信頼性に影響を与え、シリコーンゴムでの充填が必要な領域を充填したので、半導体装置の絶縁信頼性を向上させることが可能となる。
図８は、この発明の実施の形態３における半導体装置を示す上面構造模式図である。図９は、この発明の実施の形態３における半導体装置の示す断面構造模式図である。図８、図９は絶縁回路基板が１枚の場合である。
図８において、シリコーン組成物である第一の充填材９を透過して上面側から半導体装置３００を見た図であり、シリコーン組成物である第二の充填材１０に覆われている絶縁基板５２の周縁部（外周部）を点線で表している。区画壁１１は、絶縁回路基板５の外周部（周縁部）の全周わたり、絶縁回路基板５を囲んで設置されている。区画壁１１の内側には、シリコーンゴム１０が充填されており、区画壁１１の外側には、シリコーンゲル９が充填されている。
図９は、図８の一点鎖線ＣＣにおける断面構造模式図である。図９において、半導体装置３００は、ベース板１、ケース部材２、接合材であるはんだ３、半導体素子４、絶縁回路基板５、配線材であるボンディングワイヤ６、電極端子７、蓋材８、シリコーン組成物である第一の充填材９、シリコーン組成物である第二の充填材１０、区画壁１１、導電層である電極パターン５１、５３、絶縁基板５２を備える。
また、絶縁回路基板５の外周部（周縁部）に、絶縁回路基板５を囲んで区画壁１１が設置されており、区画壁１１の内側にシリコーンゴム１０が充填されており、区画壁１１の外側は、シリコーンゲル９が充填されている。
区画壁１１には、熱可塑性樹脂および熱硬化性樹脂を用いることができる。例えば、熱硬化性樹脂としては、シリコーン樹脂を用いることができるが、シリコーンゴム１０が流れ広がるのを防止するダム壁として機能することができる材料、シリコーンゴム１０の硬化温度領域において形状を維持することができる材料、非導電性を有する材料であれば特に限定されない。
半導体装置３００の使用温度範囲の拡大（高温化、低温化）に伴い、ヒートサイクルにより、従来以上にシリコーンゴム１０が、膨張・収縮する。ベース板１を覆うシリコーンゴム１０の面積が広範囲である場合は、シリコーンゴム１０の膨張・収縮により生じる応力が高く、シリコーンゴム１０とベース板１やはんだ３等の接合材等の各種部材との線膨張率の差より、シリコーンゴム１０と各種部材との間で剥離が生じることが懸念される。
例えば、シリコーンゴム１０の線膨張率は通常、３００〜４００ｐｐｍ／Ｋであり、シリコーンゴム１０の硬度がショアＡ硬度で７０よりも高い場合は、シリコーンゴム１０と各種部材との間で剥離を生じやすい。
また、シリコーンゴム１０と各種部材等との間で剥離が生じない場合でも、シリコーンゴム１０から発生した応力がはんだ等の接合材中にクラックを生じさせる要因となるため、シリコーンゴム１０の硬度は、ショアＡ硬度で７０以下であることが望ましい。さらに、シリコーンゴム１０の硬度は、絶縁基板５２下からの気泡の発生を抑制し、ベース板１との強固な接着が必要となるために、ショアＡ硬度で１０以上であることが好ましい。
本実施の形態３のように区画壁１１を用いた場合でも、絶縁破壊に関しては、実施の形態１、２の場合と同様に考えることができる。つまり、図３においてケース部材２を区画壁１１と置き換えた場合と同様となる。そのため、これらＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５の長さは、半導体装置３００が絶縁耐圧を満たす絶縁距離を確保できるように設定されていれば良い。また、区画壁１１と絶縁基板５２との距離Ｌ６は、一般的に絶縁回路基板５とベース板１との接合時の位置ズレを考慮して、２ｍｍ以上の距離となる。Ｌ６が２ｍｍ以下ではベース板１に絶縁回路基板５を配置したときに、重ね合わせズレのため、絶縁回路基板５を所定の位置へ配置できない。Ｌ６が１０ｍｍ以上であると、区画壁１１の内側に占めるシリコーンゴム１０の割合が増え、応力発生の原因となり、シリコーンゴム１０とベース板１との剥離が発生する。これらの理由により、Ｌ６の寸法は２ｍｍ以上１０ｍｍ以下の範囲で設定することで、絶縁信頼性を確保した半導体装置が構成できる。
本実施の形態３における半導体装置３００では、シリコーンゴム１０の硬度が高い場合においても、区画壁１１を用いることで、他の実施の形態の場合よりも、シリコーンゴム１０の充填領域を縮小させることができ、シリコーンゴム１０のベース板１や絶縁回路基板５との剥離を抑制するだけでなく、接合材３中のクラックの発生も抑制可能となり、シリコーンゴム１０の効果により、実施の形態１で示された半導体装置１００の絶縁特性に対し、より絶縁信頼性の高い半導体装置を作製することができる。
この場合、区画壁１１と絶縁基板５２の端部との距離は、２ｍｍ以上１０ｍｍ以下の範囲よりも狭く設定する必要がある。上限値が１０ｍｍであるとケース部材２を区画壁１１と置き換えた場合と同じであり、区画壁１１の内側に充填されるシリコーンゴム１０の割合が減少しない。そのため、区画壁１１の内側に充填されるシリコーンゴム１０の割合を減少させるためには、絶縁基板５２の端部からの距離の上限値を１０ｍｍ未満の小さい値とする必要がある。例えば５ｍｍ以下とすることで対応が可能となる。区画壁１１の内側のシリコーンゴム１０の割合を減らす場合は、絶縁基板５２の端部から区画壁１１までの距離を２ｍｍ以上５ｍｍ以下とすることが望ましい。
図１０は、この発明の実施の形態３における他の半導体装置を示す上面構造模式図である。図１１は、この発明の実施の形態３における他の半導体装置を示す断面構造模式図である。図１２は、この発明の実施の形態３における半導体装置の区画壁を示す上面構造模式図である。図１０、図１１、図１２は絶縁回路基板が複数枚（２枚）の場合である。
図１０は、シリコーン組成物である第一の充填材９を透過して上面側から半導体装置４００を見た図であり、シリコーン組成物である第二の充填材１０に覆われている絶縁基板５２の周縁部（外周部）を点線で表している。
図１０において、区画壁１１は、絶縁回路基板５の外周部（周縁部）の全周わたり、絶縁回路基板５を囲んで設置されている。区画壁１１の内側には、シリコーンゴム１０が充填されており、区画壁１１の外側には、シリコーンゲル９が充填されている。
図１１は、図１０の一点鎖線ＤＤにおける断面構造模式図である。図１１において、半導体装置４００は、ベース板１、ケース部材２、接合材であるはんだ３、半導体素子４、絶縁回路基板５、配線材であるボンディングワイヤ６、電極端子７、蓋材８、シリコーン組成物である第一の充填材９、シリコーン組成物である第二の充填材１０、区画壁１１、電極パターン５１、５３、絶縁基板５２を備える。
この半導体装置４００は、ケース２内に複数枚の絶縁回路基板５を配置した場合の例として２枚の絶縁回路基板５を配置している。２枚の絶縁回路基板５の外周部（周縁部）に、絶縁回路基板５を囲んで区画壁１１が設置されており、区画壁１１の内側にシリコーンゴム１０が充填されており、区画壁１１の外側は、シリコーンゲル９が充填されている。
区画壁１１には、熱可塑性樹脂および熱硬化性樹脂を用いることができる。例えば、熱硬化性樹脂としては、シリコーン樹脂を用いることができるが、シリコーンゴム１０が流れ広がるのを防止するダム壁として機能することができる材料、シリコーンゴム１０の硬化温度領域において形状を維持することができる材料、非導電性を有する材料であれば特に限定されない。
図１２に示すように、２枚の絶縁回路基板５の間に設置される区画壁１１は、２枚の絶縁回路基板５で共通となっている。区画壁１１は、絶縁回路基板５を配置するための配置領域１１１有している。この配置領域１１１に対して、絶縁回路基板５は、Ｌ６の寸法を保持して配置される。また、区画壁１１としては、図９に示したように、個々の絶縁回路基板５に対して、それぞれの絶縁回路基板５を独立して絶縁回路基板５の外周部全周を囲む区画壁１１を配置しても良い。
以上のように構成された半導体装置においては、ベース板１と絶縁回路基板５とで囲まれた空間Ｓ１と、絶縁回路基板５の周縁部とをシリコーンゴム１０で充填したので、空間Ｓ１における気泡の発生を抑制できる。その結果、空間Ｓ１でのシリコーンゴム１０とベース板１との剥離の抑制により、絶縁回路基板５沿面部での絶縁距離が確保でき、半導体装置の絶縁信頼性を向上することが可能となる。
また、複数の絶縁回路基板５をケース内に配置する場合においても、複数の絶縁回路基板５間をシリコーンゴム１０で充填したので、複数の絶縁回路基板５間における気泡の発生を抑制できる。その結果、複数の絶縁回路基板５間でのシリコーンゴム１０ベース板１との剥離の抑制により、絶縁回路基板５沿面部での絶縁距離が確保でき、半導体装置の絶縁信頼性を向上することが可能となる。
さらに、区画壁１１を設けたので、シリコーンゴム１０を充填する領域を最小化でき、接合材３中のクラックの発生も抑制可能となるので、実施の形態１で示された半導体装置１００の絶縁特性に対し、より絶縁信頼性の高い半導体装置を作製することができる。
実施の形態４．
本実施の形態４は、上述した実施の形態１から３にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本発明を適用した場合について説明する。
図１３は、この発明の実施の形態４における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１３に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００を備える。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２０００は、電源１０００と負荷３０００の間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図１３に示すように、直流電力を交流電力に変換して出力する主変換回路２００１と、主変換回路２００１を制御する制御信号を主変換回路２００１に出力する制御回路２００３とを備えている。
負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２０００の詳細を説明する。主変換回路２００１は、半導体装置２００２に内蔵されたスイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２００１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２００１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２００１は、各スイッチング素子や各還流ダイオードを内蔵する上述した実施の形態１から３のいずれかに相当する半導体装置２００２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２００１の３つの出力端子は、負荷３０００に接続される。
また、主変換回路２００１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置２００２に内蔵されていてもよいし、半導体装置２００２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２００１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２００１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２００３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２００３は、負荷３０００に所望の電力が供給されるよう主変換回路２００１のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２００１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２００１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２００１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
以上のように構成された本実施の形態４に係る電力変換装置においては、主変換回路２００１の半導体装置２００２として実施の形態１から３にかかる半導体装置を適用するため、信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
上述した実施の形態は、すべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることにより発明を形成してもよい。
［実施例］
実施の形態１〜３に対応する構造の評価用サンプル（半導体装置）を用いて、充填するゴム材料、充填するゴム材料の高さ、狭ギャップ領域間隔、を変更し、初期およびヒートサイクル試験回数にともなう半導体装置の絶縁特性を評価した結果を示す。ヒートサイクル試験は、半導体装置全体を、温度制御が可能な恒温曹に入れ、恒温曹の温度を−４０℃から１８０℃の間で繰り返し変化させて実施した。ヒートサイクル試験は、評価用サンプルを−４０℃で３０分間保持し、その後２００℃で３０分間保持することを１サイクルとし、このサイクルを１０００回繰り返す。
（実施例１）
実施の形態１に対応する評価用サンプルは、ベース板１のサイズが１００×１５０ｍｍの金属板に、１１×１２ｍｍの半導体素子と、５０×６０ｍｍサイズの絶縁回路基板５（セラミックス製）を接合材であるはんだ３を介して取り付け、ボンディングワイヤ６として径が０．４ｍｍ、０．２ｍｍのアルミワイヤを使用した。この金属板１に、インサート成型により作製されたケース部材２を接着剤により取り付けた後に、シリコーンゴム１０を各種の高さまで充填し、シリコーンゲル９の硬さが針入度で７０の充填シリコーンゲル９を上面へ充填することで作製した。
上記部材により構成された半導体装置は、シリコーンゲル９中の気泡および剥離の発生を促進させるため、気泡を除去するための減圧処理は実施せず、大気圧下でシリコーンゲル９をケース部材２で囲まれた領域に注入し、３０分間大気圧下で放置した後に、９０℃／１ｈｒで硬化させることで作製した。ヒートサイクル試験の結果は、初期および２５０サイクル毎に絶縁耐圧を測定した。
表１には、図２に示した構造、すなわち半導体装置１００の絶縁基板５２下部へシリコーンゴム１０を充填させて作製した評価用サンプルのヒートサイクル試験結果と外観観察結果を示す。
図１４は、この発明の実施例における絶縁回路基板の周縁部のシリコーンゴムの充填高さを示す断面構造模式図である。図１４に示すように、シリコーンゴム１０の充填高さは、０（無し）、Ｈ１（絶縁回路基板５の下面、側面の２面を覆う高さ）、Ｈ２（絶縁回路基板５の下面、側面、上面の３面を覆う高さ）、Ｈ３（絶縁回路基板５の下面、側面、上面の３面とワイヤボンディングを覆う高さ）の４条件で実施した。各種評価では３台の半導体装置を評価した。
表１では、ヒートサイクル試験時に行った絶縁耐圧試験および導通試験において、３台全て合格した項目を○と記載し、１台もしくは２台合格した項目を△とし、合格にいたるものがなかった項目を×と記載している。
Figure 0006719569
表１に記載の試験結果について説明する。シリコーンゴム無しサンプルでは、ヒートサイクル試験２５０サイクル（ｃｙｃ）で、絶縁回路基板の近傍の気泡の拡大とともに、絶縁耐圧が低下することが判明した。また、シリコーンゴム高さをＨ１に設定したサンプルでは、ヒートサイクル試験５００サイクル（ｃｙｃ）で絶縁耐圧が低下したのに対し、シリコーンゴム高さをＨ２に設定したサンプルでは、ヒートサイクル試験１０００サイクル（ｃｙｃ）後も絶縁耐圧を維持することがわかった。また、シリコーンゴム高さをＨ３に設定したサンプルでは、ヒートサイクル試験２５０サイクル（ｃｙｃ）でボンディングワイヤ断線に伴い、導通不具合が生じることがわかった。
以上の結果より、半導体装置の絶縁回路基板の下部にシリコーンゴムを充填することで、気泡の発生および拡大を抑制でき絶縁耐圧を維持できることが判明した。また、シリコーンゴム高さは、充填材料中の気泡発生頻度が高い、表面電極パターン端部を覆う、すなわち絶縁基板の下面、側面、上面の３面を覆うと効果が高いことがわかり、また、ワイヤボンディング上を覆うことでワイヤ断線を起こすことが判明した。
（実施例２）
実施の形態１，２に対応する評価用サンプルは、ベース板のサイズは、１００×１５０ｍｍの金属板に、１１×１２ｍｍの半導体素子と、５０×６０ｍｍサイズの絶縁回路基板（セラミックス製）を接合材としてはんだを介して取り付け、ボンディングワイヤには径が０．４ｍｍ、０．２ｍｍのアルミワイヤを使用した。この金属板に、インサート成型により作製されたケース部材を接着剤により取り付けた後に、粘度の異なる各種のシリコーンゴムを充填し、シリコーンゲルの硬さが針入度で７０のシリコーンゲルをシリコーンゴムの上面へ充填することで作製した。
表２には、絶縁回路基板の電極パターン厚みを１０００μｍ、５００μｍ、３００μｍの３条件と、絶縁回路基板のセラミック露出部である沿面距離を１ｍｍ、１．５ｍｍ、２ｍｍ、２．５ｍｍの４条件に設定した評価用サンプルへ、粘度が８０Ｐａ・ｓ、４０Ｐａ・ｓ、２０Ｐａ・ｓ、５Ｐａ・ｓ、０．５Ｐａ・ｓの各種のシリコーンゴムを充填し、初期の部分放電特性を測定した結果を示す。
Figure 0006719569
各種評価では３台の半導体装置を評価した。表２では、部分放電測定において、３台全て合格した項目を○と記載し、１台もしくは２台合格した項目を△とし、合格にいたるものがなかった項目を×と記載している。
表２に記載の試験結果について説明する。シリコーンゴムの粘度が８０Ｐａ・ｓのサンプルでは、沿面距離が１．５ｍｍ以上では、部分放電特性が低下し、また、基板下の厚みが低減するにつれ、部分放電特性が低下することがわかった。これは、絶縁基板下部にシリコーンゴムが充填しきれなかったためと考えられ、電極パターン厚みが小さく、沿面距離が長い、すなわち狭ギャップ領域への充填性による影響と考えられる。
シリコーンゴムの粘度が４０Ｐａ・ｓのサンプルでも同様の傾向が確認され、沿面距離が２ｍｍ以上、では部分放電特性が低下することがわかった。シリコーンゴムの粘度が２０Ｐａ・ｓのサンプルでは、沿面距離が２ｍｍ以上で、電極パターン厚みが３００μｍの狭ギャップ領域でも充分な部分放電特性を示すことがわかった。
シリコーンゴムの粘度が２０Ｐａ・ｓ、５Ｐａ・ｓ、０．５Ｐａ・ｓのサンプルでは、沿面距離や電極パターン厚みによらず、今回評価した範囲内においては、良好な部分放電特性を示すことがわかった。
以上の結果より、半導体装置の絶縁基板の沿面距離が１ｍｍ以上であり、沿面下部のシリコーンゴムの充填高さが１ｍｍ以下の狭ギャップ領域を有する半導体装置においては、狭ギャップへ充填するシリコーンゴムの粘度が２０Ｐａ・ｓ以下である場合に、高い部分放電特性を維持できることが判明した。
１ ベース板、２ ケース部材、３ 接合材、４ 半導体素子、５ 絶縁回路基板、６ ボンディングワイヤ、７ 電極端子、８ 蓋材、９ シリコーンゲル、１０ シリコーンゴム、１１ 区画壁、５１,５３ 電極パターン、５２ 絶縁基板、１１１ 配置領域、１００、２００、３００、４００、２００２ 半導体装置、１０００ 電源、２０００ 電力変換装置、２００１ 主変換回路、２００３ 制御回路、３０００ 負荷。

Claims (12)

  1. 上面と下面とに導体層を有し、前記上面において前記導体層は複数箇所に設けられた複数の導体層として構成され、前記複数の導体層の少なくとも１つに半導体素子が搭載された絶縁基板と、
    前記下面の前記導体層と接合されたベース板と、
    前記絶縁基板を囲み、前記ベース板の前記下面の前記導体層が接合された面に接着されたケース部材と、
    前記ベース板と前記ケース部材とで囲まれた領域に充填されたシリコーン組成物である第一の充填材と、
    前記領域内の前記第一の充填材の下部であって、かつ、前記絶縁基板の周縁部を囲む領域および前記上面の前記複数の導体層間の領域において、前記ベース板からの高さが前記上面よりも高く、前記上面の前記複数の導体層の前記半導体素子との接合面よりも低い領域に充填され、前記半導体素子が搭載された前記上面の前記複数の導体層の側面で前記第一の充填材と接し、前記第一の充填材よりも硬いシリコーン組成物である第二の充填材と、
    を備えたことを特徴とする半導体装置。
  2. 上面と下面とに導体層を有し、前記上面の前記導体層に半導体素子が搭載された絶縁基板と、
    前記下面の前記導体層と接合されたベース板と、
    前記絶縁基板を囲み、前記ベース板の前記下面の前記導体層が接合された面に接着されたケース部材と、
    前記ベース板と前記ケース部材とで囲まれた領域に充填されたシリコーン組成物である第一の充填材と、
    前記領域内の前記第一の充填材の下部であって、かつ、前記絶縁基板の周縁部を囲む領域および前記上面の複数の導体層間の領域において、前記ベース板からの高さが前記上面よりも高く、前記上面の前記導体層の前記半導体素子との接合面よりも低い領域に充填され、前記半導体素子が搭載された前記上面の前記複数の導体層の側面で前記第一の充填材と接し、前記第一の充填材よりも硬いシリコーン組成物である第二の充填材と、
    を備え
    前記絶縁基板の外周全周に区画壁を設け、前記区画壁内部に前記第二の充填材を充填したことを特徴とする半導体装置。
  3. 前記ケース部材と前記絶縁基板との間隔よりも狭く、前記絶縁基板の端部から前記区画壁までの距離が２ｍｍ以上１０ｍｍ未満であることを特徴とする請求項２に記載の半導体装置。
  4. 前記第二の充填材の粘度は、０.５Ｐａ・ｓ以上２０Ｐａ・ｓ以下であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記導体層から露出した前記絶縁基板の沿面距離は１ｍｍ以上で、前記第二の充填材が充填された前記ベース板から前記絶縁基板の下面の沿面部までの距離が０．３ｍｍ以上１ｍｍ以下であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記ケース部材と前記絶縁基板との間隔は、２ｍｍ以上１０ｍｍ以下であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記第二の充填材の硬度は、ショアＡ硬度で１０以上７０以下であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記第一の充填材の硬度は、針入度で２０以上１００以下であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記絶縁基板は、前記ベース板上に複数個接合されたことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記ベース板上に複数個接合された前記絶縁基板のそれぞれの間隔が、２ｍｍ以上１０ｍｍ以下で配置されたことを特徴とする請求項９に記載の半導体装置。
  11. 前記第一の充填材は、シリコーンゲルであり、前記第二の充填材はシリコーンゴムであることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置。
  12. 請求項１〜１１のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2018541082A 2016-09-21 2017-09-20 半導体装置および電力変換装置 Active JP6719569B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016184061 2016-09-21
JP2016184061 2016-09-21
PCT/JP2017/033823 WO2018056287A1 (ja) 2016-09-21 2017-09-20 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2018056287A1 JPWO2018056287A1 (ja) 2019-03-28
JP6719569B2 true JP6719569B2 (ja) 2020-07-08

Family

ID=61690395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018541082A Active JP6719569B2 (ja) 2016-09-21 2017-09-20 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US10727145B2 (ja)
JP (1) JP6719569B2 (ja)
CN (1) CN109743882B (ja)
DE (1) DE112017004739B4 (ja)
WO (1) WO2018056287A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7014012B2 (ja) * 2018-03-30 2022-02-01 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
WO2019229894A1 (ja) * 2018-05-30 2019-12-05 三菱電機株式会社 半導体モジュールおよび電力変換装置
DE112018007723T5 (de) 2018-06-12 2021-02-25 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungswandlervorrichtung
JP6567241B1 (ja) * 2018-06-12 2019-08-28 三菱電機株式会社 パワー半導体モジュール及び電力変換装置
US20220223546A1 (en) * 2019-06-19 2022-07-14 Mitsubishi Electric Corporation Semiconductor device and power converter
JP7106007B2 (ja) * 2019-07-11 2022-07-25 三菱電機株式会社 半導体装置および電力変換装置
JP7170614B2 (ja) * 2019-09-18 2022-11-14 株式会社東芝 半導体装置
JP6841367B1 (ja) * 2020-07-14 2021-03-10 富士電機株式会社 半導体モジュール、電力変換装置及び半導体モジュールの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211004A (ja) 1985-07-05 1987-01-20 皆川　功 油圧整畦機における畦叩き装置
JP2660012B2 (ja) 1988-09-13 1997-10-08 株式会社東芝 ゴム変性フェノール樹脂、エポキシ樹脂組成物及び樹脂封止型半導体装置
JP2913247B2 (ja) * 1993-08-11 1999-06-28 株式会社日立製作所 パワー半導体モジュール及び車両用インバータ装置
JPH08125071A (ja) 1994-10-25 1996-05-17 Fuji Electric Co Ltd 半導体装置
JPH1126691A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd 半導体装置
JPH1187567A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 半導体装置
EP0962974B1 (en) 1998-05-28 2005-01-26 Hitachi, Ltd. Semiconductor device
JP2001244386A (ja) 2000-02-28 2001-09-07 Hitachi Ltd パワー半導体モジュール
JP2002241581A (ja) 2001-02-14 2002-08-28 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2005210006A (ja) 2004-01-26 2005-08-04 Toshiba Corp 半導体装置
JP2006318980A (ja) 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置および半導体装置の製造方法
US8004075B2 (en) 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP4525636B2 (ja) * 2006-06-09 2010-08-18 株式会社日立製作所 パワーモジュール
JP5212417B2 (ja) 2010-04-12 2013-06-19 三菱電機株式会社 パワー半導体モジュール
JP5328827B2 (ja) * 2010-05-28 2013-10-30 三菱電機株式会社 パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP2012151342A (ja) 2011-01-20 2012-08-09 Aisin Aw Co Ltd 半導体装置
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Also Published As

Publication number Publication date
US20190206751A1 (en) 2019-07-04
WO2018056287A1 (ja) 2018-03-29
DE112017004739T5 (de) 2019-07-25
US10727145B2 (en) 2020-07-28
JPWO2018056287A1 (ja) 2019-03-28
DE112017004739B4 (de) 2024-04-18
CN109743882A (zh) 2019-05-10
CN109743882B (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
JP6719569B2 (ja) 半導体装置および電力変換装置
US11227808B2 (en) Power module and method for fabricating the same, and power conversion device
JP6806170B2 (ja) 半導体装置及び電力変換装置
US8558361B2 (en) Power semiconductor module
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
JPWO2014097798A1 (ja) 半導体装置
JP2007012831A (ja) パワー半導体装置
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
US11450594B2 (en) Semiconductor device and power converter
CN111033736A (zh) 功率模块及其制造方法及电力变换装置
US11699666B2 (en) Semiconductor device and power conversion device
JP6925506B2 (ja) 半導体パワーモジュールおよび電力変換装置
JP2018133521A (ja) 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法
US20220415735A1 (en) Power module and power conversion device
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置
US20230282530A1 (en) Semiconductor device and power conversion device
US11145616B2 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
JP2022165251A (ja) 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
JP2022044158A (ja) 半導体モジュールの製造方法
JP2022158353A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2021019139A (ja) 電力用半導体装置及び電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250