JPH08125071A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08125071A JPH08125071A JP6258618A JP25861894A JPH08125071A JP H08125071 A JPH08125071 A JP H08125071A JP 6258618 A JP6258618 A JP 6258618A JP 25861894 A JP25861894 A JP 25861894A JP H08125071 A JPH08125071 A JP H08125071A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- potting material
- board
- container
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】半導体チップ等の回路部品を実装した回路基板
をポッティング材を介して容器内で樹脂封止した場合、
ポッティング材が回路基板より剥離することによる耐電
圧性能の低下を防ぐ。 【構成】回路基板の周縁部を、基板および容器底板との
接着剤の強いシリコーンゴム接着剤によって被覆したの
ち、ポッティング材を注入する。あるいは、ポッティン
グ材自体に、封止材の硬化後の冷却時に収縮の少ないゴ
ム変成エポキシ樹脂あるいはウレタン樹脂を用いる。
をポッティング材を介して容器内で樹脂封止した場合、
ポッティング材が回路基板より剥離することによる耐電
圧性能の低下を防ぐ。 【構成】回路基板の周縁部を、基板および容器底板との
接着剤の強いシリコーンゴム接着剤によって被覆したの
ち、ポッティング材を注入する。あるいは、ポッティン
グ材自体に、封止材の硬化後の冷却時に収縮の少ないゴ
ム変成エポキシ樹脂あるいはウレタン樹脂を用いる。
Description
【０００１】
【産業上の利用分野】本発明は、容器の底板となる金属
基板上に絶縁板を介して装着された回路部品を容器に充
填した樹脂体によって封止した半導体装置に関する。
基板上に絶縁板を介して装着された回路部品を容器に充
填した樹脂体によって封止した半導体装置に関する。
【０００２】
【従来の技術】電子回路を構成する半導体素子などの回
路部品の複数個を一つの容器内に収容した半導体装置と
しての半導体モジュールとして、例えば図２に断面構造
をもつものが知られている。この半導体モジュールの容
器は、金属底板１とポリブチレンテレフタレート (ＰＢ
Ｔ) あるいはポリフェニレンサルファイト (ＰＰＳ) な
どの樹脂成形体である側壁２を接着してなる。絶縁性基
板としてのセラミック基板３の表面に形成された銅回路
４１に半導体チップ５１および制御部品５２などの回路
部品が高温用はんだにより固着されている。回路部品５
１、５２は、他の銅回路４１にアルミニウム導線６によ
り結線されている。セラミック基板３の裏面に貼り合わ
された銅板４２と金属底板１、およびセラミック基板２
の表面上の銅回路４１とＰＢＴ、ＰＰＳなどよりなる外
部端子ブロック７に埋め込まれた外部引き出し端子７１
はそれぞれ低温用はんだによりろう付けされている。こ
のように回路部品５１、５２を実装したセラミック基板
３を覆って、容器内にポッティング材８としてゲル状シ
リコーンゴムを注型し、１２０℃で加熱硬化後、シリコ
ーンゴム上に封止材としてのエポキシ樹脂９を注型し、
１５０℃で加熱硬化して半導体モジュールが製造され
る。ポッティング材８としてゲル状シリコーンゴムが使
用される理由としては、半導体チップ５１と制御部品５
２に結線されたアルミニウム導線６がヒートショック試
験 (冷熱試験) 時に断線や剥がれを引き起こさないため
である。また、封止材としてエポキシ樹脂９が使用され
る理由としては、半導体モジュールの使用環境温度が１
５０〜１８０℃となることからそれに耐える耐熱性を有
するからであり、その熱膨脹係数が外部端子ブロック７
の材料のＰＢＴ、ＰＰＳと近似した1.７〜2.０×１０-5
／℃のものを用いる。
路部品の複数個を一つの容器内に収容した半導体装置と
しての半導体モジュールとして、例えば図２に断面構造
をもつものが知られている。この半導体モジュールの容
器は、金属底板１とポリブチレンテレフタレート (ＰＢ
Ｔ) あるいはポリフェニレンサルファイト (ＰＰＳ) な
どの樹脂成形体である側壁２を接着してなる。絶縁性基
板としてのセラミック基板３の表面に形成された銅回路
４１に半導体チップ５１および制御部品５２などの回路
部品が高温用はんだにより固着されている。回路部品５
１、５２は、他の銅回路４１にアルミニウム導線６によ
り結線されている。セラミック基板３の裏面に貼り合わ
された銅板４２と金属底板１、およびセラミック基板２
の表面上の銅回路４１とＰＢＴ、ＰＰＳなどよりなる外
部端子ブロック７に埋め込まれた外部引き出し端子７１
はそれぞれ低温用はんだによりろう付けされている。こ
のように回路部品５１、５２を実装したセラミック基板
３を覆って、容器内にポッティング材８としてゲル状シ
リコーンゴムを注型し、１２０℃で加熱硬化後、シリコ
ーンゴム上に封止材としてのエポキシ樹脂９を注型し、
１５０℃で加熱硬化して半導体モジュールが製造され
る。ポッティング材８としてゲル状シリコーンゴムが使
用される理由としては、半導体チップ５１と制御部品５
２に結線されたアルミニウム導線６がヒートショック試
験 (冷熱試験) 時に断線や剥がれを引き起こさないため
である。また、封止材としてエポキシ樹脂９が使用され
る理由としては、半導体モジュールの使用環境温度が１
５０〜１８０℃となることからそれに耐える耐熱性を有
するからであり、その熱膨脹係数が外部端子ブロック７
の材料のＰＢＴ、ＰＰＳと近似した1.７〜2.０×１０-5
／℃のものを用いる。
【０００３】
【発明が解決しようとする課題】しかし、図２に示す半
導体モジュールでは製造後の耐圧試験で絶縁不良となる
製品がしばしば発生する。耐圧試験は、外部端子ブロッ
ク７の上に露出している端子７１と金属底板１との間に
交流５４００Ｖの電圧を１分間印加するものであるが、
絶縁不良は、銅回路４１と金属底板１との間に発生して
いることが認められた。これは、ポッティング材８のゲ
ル状シリコーンゴムがセラミック基板３の周縁部に密着
しておらず、セラミック基板３の沿面での耐電圧が低く
なっているためであることがわかった。
導体モジュールでは製造後の耐圧試験で絶縁不良となる
製品がしばしば発生する。耐圧試験は、外部端子ブロッ
ク７の上に露出している端子７１と金属底板１との間に
交流５４００Ｖの電圧を１分間印加するものであるが、
絶縁不良は、銅回路４１と金属底板１との間に発生して
いることが認められた。これは、ポッティング材８のゲ
ル状シリコーンゴムがセラミック基板３の周縁部に密着
しておらず、セラミック基板３の沿面での耐電圧が低く
なっているためであることがわかった。
【０００４】本発明の目的は、セラミック基板などの絶
縁性基板の周縁に絶縁性樹脂を密着させることにより、
絶縁不良の発生を防止した半導体装置を提供することに
ある。
縁性基板の周縁に絶縁性樹脂を密着させることにより、
絶縁不良の発生を防止した半導体装置を提供することに
ある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに請求項１記載の容器底板上に固着された回路基板上
に半導体素体を含む回路部品が固定され、回路基板表面
の回路導体と接続され、その回路部品を保護する低弾性
のポッティング材層を介して樹脂により封止された半導
体装置において、回路基板周縁部が接着剤材料よりなる
絶縁層により被覆されたものとする。その場合、ポッテ
ィング材がゲル状シリコーンゴムであり、接着剤材料が
シリコーンゴム接着剤であることが良い。請求項３およ
び４記載の本発明は、容器底板上に固着された回路基板
上に半導体素体を含む回路部品が固定され、回路基板表
面の回路導体と接続され、その回路部品を保護する低弾
性のポッティング材層を介して樹脂により封止された半
導体装置において、ポッティング材がゴム変成エポキシ
樹脂あるいはウレタン樹脂であるものとする。
めに請求項１記載の容器底板上に固着された回路基板上
に半導体素体を含む回路部品が固定され、回路基板表面
の回路導体と接続され、その回路部品を保護する低弾性
のポッティング材層を介して樹脂により封止された半導
体装置において、回路基板周縁部が接着剤材料よりなる
絶縁層により被覆されたものとする。その場合、ポッテ
ィング材がゲル状シリコーンゴムであり、接着剤材料が
シリコーンゴム接着剤であることが良い。請求項３およ
び４記載の本発明は、容器底板上に固着された回路基板
上に半導体素体を含む回路部品が固定され、回路基板表
面の回路導体と接続され、その回路部品を保護する低弾
性のポッティング材層を介して樹脂により封止された半
導体装置において、ポッティング材がゴム変成エポキシ
樹脂あるいはウレタン樹脂であるものとする。
【０００６】
【作用】例えば封止材としてエポキシ樹脂を用い、ポッ
ティング材としてゲル状シリコーンゴムを用いるとき、
封止樹脂とポッティング材との接着力が強く封止樹脂硬
化後にポッティング材の冷却時の収縮が大きいため、回
路基板周縁部でポッティング材の剥離が起こる。請求項
１に記載のように、回路基板および容器底板との接着力
の強い接着剤材料で基板周縁部を覆えば剥離が起こら
ず、容器底板が金属よりなるとき、回路基板上の回路と
の間の基板周縁部の沿面耐圧の低下がない。別の方法と
して、請求項３および４に記載のように、ポッティング
材にゲル状シリコーンゴムより冷却時の収縮の少ないゴ
ム変成エポキシ樹脂あるいはウレタン樹脂を用いれば、
封止樹脂に引っ張られて基板周縁部よりはがれることが
ない。
ティング材としてゲル状シリコーンゴムを用いるとき、
封止樹脂とポッティング材との接着力が強く封止樹脂硬
化後にポッティング材の冷却時の収縮が大きいため、回
路基板周縁部でポッティング材の剥離が起こる。請求項
１に記載のように、回路基板および容器底板との接着力
の強い接着剤材料で基板周縁部を覆えば剥離が起こら
ず、容器底板が金属よりなるとき、回路基板上の回路と
の間の基板周縁部の沿面耐圧の低下がない。別の方法と
して、請求項３および４に記載のように、ポッティング
材にゲル状シリコーンゴムより冷却時の収縮の少ないゴ
ム変成エポキシ樹脂あるいはウレタン樹脂を用いれば、
封止樹脂に引っ張られて基板周縁部よりはがれることが
ない。
【０００７】
実施例１：図１は、請求項１記載の本発明の一実施例の
半導体モジュールを示し、図２と共通の部分には同一の
符号が付されている。この半導体モジュールは次のよう
にして製造する。セラミック基板３の表面上の銅回路４
１と半導体チップ５１および制御部品５２とを高温用は
んだ板をはさんで高温リフロー炉により溶融させること
によりろう付けする。半導体チップ５１と制御部品５２
は、他の銅回路４１とアルミニウム導線６により結線す
る。セラミック基板３の裏面の銅板４２と容器の金属底
板１、およびセラミック基板３の表面上の銅回路４１と
外部端子ブロック７の外部引き出し端子７１とは、それ
ぞれ低温用はんだ板をはさんで低温リフロー炉により溶
融させることによりろう付けする。次に、セラミック基
板３の周縁部をシリコーンゴム接着剤１０により被覆
し、１２０℃で加熱硬化する。このあと、容器底板１の
外周部に容器側壁２を接着剤により接合し、内側にポッ
ティング材としてゲル状シリコーンゴム８１を注型して
１２０℃で加熱硬化後、さらにシリコーンゴム上８１に
封止材としてのエポキシ樹脂９を注型して１５０℃で加
熱硬化する。
半導体モジュールを示し、図２と共通の部分には同一の
符号が付されている。この半導体モジュールは次のよう
にして製造する。セラミック基板３の表面上の銅回路４
１と半導体チップ５１および制御部品５２とを高温用は
んだ板をはさんで高温リフロー炉により溶融させること
によりろう付けする。半導体チップ５１と制御部品５２
は、他の銅回路４１とアルミニウム導線６により結線す
る。セラミック基板３の裏面の銅板４２と容器の金属底
板１、およびセラミック基板３の表面上の銅回路４１と
外部端子ブロック７の外部引き出し端子７１とは、それ
ぞれ低温用はんだ板をはさんで低温リフロー炉により溶
融させることによりろう付けする。次に、セラミック基
板３の周縁部をシリコーンゴム接着剤１０により被覆
し、１２０℃で加熱硬化する。このあと、容器底板１の
外周部に容器側壁２を接着剤により接合し、内側にポッ
ティング材としてゲル状シリコーンゴム８１を注型して
１２０℃で加熱硬化後、さらにシリコーンゴム上８１に
封止材としてのエポキシ樹脂９を注型して１５０℃で加
熱硬化する。
【０００８】このようにセラミック基板３の周縁部をシ
リコーンゴム接着剤１０により被覆することにより、沿
面での耐電圧性能を高くすることができ、絶縁不良の発
生を防止することができた。すなわち、でき上がった半
導体モジュールに１２０℃の温度条件で0.５ｋＶきざみ
で段階的に高める交流電圧を各１分間保持するＨｏｔＡ
Ｃ・絶縁試験を行ったところ、図２の従来構造では２０
個の試料に対する平均耐圧値は5.９２ｋＶであったのに
対し、図１に示した本発明の実施例の半導体モジュール
ではすべて１０ｋＶ以上の耐圧を示した。
リコーンゴム接着剤１０により被覆することにより、沿
面での耐電圧性能を高くすることができ、絶縁不良の発
生を防止することができた。すなわち、でき上がった半
導体モジュールに１２０℃の温度条件で0.５ｋＶきざみ
で段階的に高める交流電圧を各１分間保持するＨｏｔＡ
Ｃ・絶縁試験を行ったところ、図２の従来構造では２０
個の試料に対する平均耐圧値は5.９２ｋＶであったのに
対し、図１に示した本発明の実施例の半導体モジュール
ではすべて１０ｋＶ以上の耐圧を示した。
【０００９】上記の実施例では、セラミック基板３の周
縁部をシリコーンゴム接着剤１０により被覆したが、セ
ラミック基板３および金属底板１に対する接着力が、あ
る程度高い接着剤材料であればシリコーンゴム接着剤１
０に代わって使用することができる。 実施例２：請求項３記載の本発明の一実施例の半導体モ
ジュールは図２と同一の断面構造を有する。この半導体
モジュールの製造は、容器底板１の外周部に容器側壁２
を接着する工程までは実施例１の場合と同様である。そ
のあと、その容器の中に注型するポッティング材８に低
弾性のゴム変成エポキシ樹脂を用い、１２０℃で加熱硬
化後、従来技術および実施例１と同様に封止材としてエ
ポキシ樹脂９を注型し、１５０℃で加熱硬化した。
縁部をシリコーンゴム接着剤１０により被覆したが、セ
ラミック基板３および金属底板１に対する接着力が、あ
る程度高い接着剤材料であればシリコーンゴム接着剤１
０に代わって使用することができる。 実施例２：請求項３記載の本発明の一実施例の半導体モ
ジュールは図２と同一の断面構造を有する。この半導体
モジュールの製造は、容器底板１の外周部に容器側壁２
を接着する工程までは実施例１の場合と同様である。そ
のあと、その容器の中に注型するポッティング材８に低
弾性のゴム変成エポキシ樹脂を用い、１２０℃で加熱硬
化後、従来技術および実施例１と同様に封止材としてエ
ポキシ樹脂９を注型し、１５０℃で加熱硬化した。
【００１０】このようにポッティング材８に使用するゴ
ム変成エポキシ樹脂は、冷却時に収縮が少なく、また封
止材のエポキシ樹脂９との接着力が弱いため、封止エポ
キシ樹脂に亀裂が入るようなことはない。一方、セラミ
ック基板３の周縁部および金属底板１に密着し、その接
着力も高いので、セラミック基板３の沿面での耐電圧性
能を高くし、絶縁不良が防止されるとともに、低弾性で
あるためヒートショック試験 (冷熱試験) 時に発生する
アルミニウム導線６の断線も剥がれが起こることもな
い。
ム変成エポキシ樹脂は、冷却時に収縮が少なく、また封
止材のエポキシ樹脂９との接着力が弱いため、封止エポ
キシ樹脂に亀裂が入るようなことはない。一方、セラミ
ック基板３の周縁部および金属底板１に密着し、その接
着力も高いので、セラミック基板３の沿面での耐電圧性
能を高くし、絶縁不良が防止されるとともに、低弾性で
あるためヒートショック試験 (冷熱試験) 時に発生する
アルミニウム導線６の断線も剥がれが起こることもな
い。
【００１１】この実施例では、ポッティング材８にゴム
変成エポキシ樹脂を用いているが、セラミック基板３や
金属底板１に対して高い接着力を示す材料でアルミニウ
ム導線６を応力から保護することのできる低弾性の可塑
材料であれば使用することが可能である。そのような材
料として、請求項４に記載のウレタン樹脂を挙げること
ができる。
変成エポキシ樹脂を用いているが、セラミック基板３や
金属底板１に対して高い接着力を示す材料でアルミニウ
ム導線６を応力から保護することのできる低弾性の可塑
材料であれば使用することが可能である。そのような材
料として、請求項４に記載のウレタン樹脂を挙げること
ができる。
【００１２】
【発明の効果】本発明によれば、ポッティング材と回路
基板との間に空隙が生ずることによる耐圧低下を防ぐた
めに、回路基板の周縁部をシリコーンゴム接着剤などの
接着剤材料で被覆するか、もしくはポッティング材自体
を収縮の少ないゴム変成エポキシ樹脂あるいはウレタン
樹脂にすることにより、回路基板周縁部の沿面での耐電
圧性能を高くすることが可能になった。その結果、絶縁
不良の発生を防止することができた。
基板との間に空隙が生ずることによる耐圧低下を防ぐた
めに、回路基板の周縁部をシリコーンゴム接着剤などの
接着剤材料で被覆するか、もしくはポッティング材自体
を収縮の少ないゴム変成エポキシ樹脂あるいはウレタン
樹脂にすることにより、回路基板周縁部の沿面での耐電
圧性能を高くすることが可能になった。その結果、絶縁
不良の発生を防止することができた。
【図１】本発明の実施例１の半導体モジュールの構造を
示す断面図
示す断面図
【図２】従来例および本発明の実施例２の半導体モジュ
ールの構造を示す断面図
ールの構造を示す断面図
１ 容器底板 ２ 容器側壁 ３ セラミック基板 ４１ 銅回路 ４２ 銅板 ５１ 半導体チップ ５２ 制御部品 ６ アルミニウム導線 ７ 端子ブロック ７１ 外部引き出し端子 ８ ポッティング材 ８１ ゲル状シリコーンゴム ９ エポキシ樹脂 １０ シリコーンゴム接着剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 克己 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (4)
- 【請求項１】容器底板上に固着された回路基板上に半導
体素体を含む回路部品が固定され、回路基板表面の回路
導体と接続され、それら回路部品を保護する低弾性のポ
ッティング材層を介して容器内に充填された樹脂により
封止されたものにおいて、回路基板周縁部が接着剤材料
よりなる絶縁層により被覆されたことを特徴とする半導
体装置。 - 【請求項２】ポッティング材がゲル状シリコーンゴムで
あり、接着剤材料がシリコーンゴム接着剤である請求項
１記載の半導体装置。 - 【請求項３】容器底板上に固着された回路基板上に半導
体素体を含む回路部品が固定され、回路基板表面の回路
導体と接続され、それら回路部品を保護する低弾性のポ
ッティング材層を介して容器内に充填された樹脂により
封止されたものにおいて、ポッティング材がゴム変成エ
ポキシ樹脂であることを特徴とする半導体装置。 - 【請求項４】容器底板上に固着された回路基板上に半導
体素体を含む回路部品が固定され、回路基板表面の回路
導体と接続され、それら回路部品を保護する低弾性のポ
ッティング材層を介して容器内に充填された樹脂により
封止されたものにおいて、ポッティング材がウレタン樹
脂であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6258618A JPH08125071A (ja) | 1994-10-25 | 1994-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6258618A JPH08125071A (ja) | 1994-10-25 | 1994-10-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125071A true JPH08125071A (ja) | 1996-05-17 |
Family
ID=17322786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6258618A Pending JPH08125071A (ja) | 1994-10-25 | 1994-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125071A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0962974A3 (en) * | 1998-05-28 | 2002-04-03 | Hitachi, Ltd. | Semiconductor device |
| EP0921565A3 (en) * | 1997-12-08 | 2005-07-27 | Kabushiki Kaisha Toshiba | Package for semiconductor power device and method for assembling the same |
| JP2007329362A (ja) * | 2006-06-09 | 2007-12-20 | Hitachi Ltd | パワーモジュール |
| CN102214622A (zh) * | 2010-04-12 | 2011-10-12 | 三菱电机株式会社 | 功率半导体模块 |
| EP1063700B1 (de) * | 1999-06-22 | 2012-07-25 | Infineon Technologies AG | Substrat für Hochspannungsmodule |
| WO2018056287A1 (ja) * | 2016-09-21 | 2018-03-29 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| KR20190030684A (ko) * | 2016-07-11 | 2019-03-22 | 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베. | 전자 부품 또는 부품 그룹의 주조 방법 및 경화성 화합물 |
| JP2019201113A (ja) * | 2018-05-16 | 2019-11-21 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2020113605A (ja) * | 2019-01-09 | 2020-07-27 | 株式会社東京精密 | 電子部品のポッティング方法及びそれを用いた電子装置 |
| EP3937214A1 (de) * | 2020-07-07 | 2022-01-12 | Siemens Aktiengesellschaft | Verfahren zur herstellung einer leistungseinheit |
-
1994
- 1994-10-25 JP JP6258618A patent/JPH08125071A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0921565A3 (en) * | 1997-12-08 | 2005-07-27 | Kabushiki Kaisha Toshiba | Package for semiconductor power device and method for assembling the same |
| EP0962974A3 (en) * | 1998-05-28 | 2002-04-03 | Hitachi, Ltd. | Semiconductor device |
| EP1063700B1 (de) * | 1999-06-22 | 2012-07-25 | Infineon Technologies AG | Substrat für Hochspannungsmodule |
| JP2007329362A (ja) * | 2006-06-09 | 2007-12-20 | Hitachi Ltd | パワーモジュール |
| JP4525636B2 (ja) * | 2006-06-09 | 2010-08-18 | 株式会社日立製作所 | パワーモジュール |
| CN102214622A (zh) * | 2010-04-12 | 2011-10-12 | 三菱电机株式会社 | 功率半导体模块 |
| US8558361B2 (en) | 2010-04-12 | 2013-10-15 | Mitsubishi Electric Corporation | Power semiconductor module |
| KR20190030684A (ko) * | 2016-07-11 | 2019-03-22 | 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베. | 전자 부품 또는 부품 그룹의 주조 방법 및 경화성 화합물 |
| JP2019520713A (ja) * | 2016-07-11 | 2019-07-18 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 電子部品又は電子部品群を封止する方法及び硬化性材料 |
| US10896860B2 (en) | 2016-07-11 | 2021-01-19 | Robert Bosch Gmbh | Method and curable compound for casting electronic components or component groups |
| WO2018056287A1 (ja) * | 2016-09-21 | 2018-03-29 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JPWO2018056287A1 (ja) * | 2016-09-21 | 2019-03-28 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| DE112017004739T5 (de) | 2016-09-21 | 2019-07-25 | Mitsubishi Electric Corporation | Halbleitereinheit und Leistungswandler |
| US10727145B2 (en) | 2016-09-21 | 2020-07-28 | Mitsubishi Electric Corporation | Semiconducter device with filler to suppress generation of air bubbles and electric power converter |
| DE112017004739B4 (de) | 2016-09-21 | 2024-04-18 | Mitsubishi Electric Corporation | Halbleitereinheit und Leistungswandler |
| JP2019201113A (ja) * | 2018-05-16 | 2019-11-21 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2020113605A (ja) * | 2019-01-09 | 2020-07-27 | 株式会社東京精密 | 電子部品のポッティング方法及びそれを用いた電子装置 |
| EP3937214A1 (de) * | 2020-07-07 | 2022-01-12 | Siemens Aktiengesellschaft | Verfahren zur herstellung einer leistungseinheit |
| WO2022008121A1 (de) * | 2020-07-07 | 2022-01-13 | Siemens Aktiengesellschaft | Verfahren zur herstellung eines leistungsmoduls, entsprechender zwischenprodukte, resultierendes leistungsmoduls sowie eines umrichtersystems mit diesem leistungsmodul |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0171438B1 (ko) | 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| EP1104025B1 (en) | Semiconductor device | |
| EP1065916B1 (en) | Resin sealed electronic device | |
| JPH06275773A (ja) | 集積化バッテリマウントを有する表面装着可能集積回路パッケージ | |
| JP2522889B2 (ja) | 電子パッケ―ジアセンブリとその製造方法 | |
| JP2002076197A (ja) | 半導体装置用基板及び半導体装置 | |
| US3912852A (en) | Thin-film electrical circuit lead connection arrangement | |
| JP4967701B2 (ja) | 電力半導体装置 | |
| JPH08125071A (ja) | 半導体装置 | |
| KR100271992B1 (ko) | 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치 | |
| JP3440824B2 (ja) | 半導体装置 | |
| EP1465250A1 (en) | Insulated power semiconductor module with reduced partial discharge and manufacturing method | |
| JP2913247B2 (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
| JP3893301B2 (ja) | 半導体装置の製造方法および半導体モジュールの製造方法 | |
| JP2000216332A (ja) | 半導体装置 | |
| JP2000244077A (ja) | 樹脂成形基板と電子部品組み込み樹脂成形基板 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| JPH10256304A (ja) | 半導体装置の製造方法 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| TWI281738B (en) | Structure and assembly method of IC packaging | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP2633285B2 (ja) | 車載用混成集積回路装置 |