KR100271992B1 - 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치 - Google Patents

정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치 Download PDF

Info

Publication number
KR100271992B1
KR100271992B1 KR1019970043176A KR19970043176A KR100271992B1 KR 100271992 B1 KR100271992 B1 KR 100271992B1 KR 1019970043176 A KR1019970043176 A KR 1019970043176A KR 19970043176 A KR19970043176 A KR 19970043176A KR 100271992 B1 KR100271992 B1 KR 100271992B1
Authority
KR
South Korea
Prior art keywords
electrostatic discharge
lead frame
leads
discharge protection
conductive layer
Prior art date
Application number
KR1019970043176A
Other languages
English (en)
Other versions
KR19980041849A (ko
Inventor
분미 멕트하나사른
로 랜디 하시오-유
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR19980041849A publication Critical patent/KR19980041849A/ko
Application granted granted Critical
Publication of KR100271992B1 publication Critical patent/KR100271992B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따라 정전방전에 대한 보호기능을 갖는 리드 프레임이 제공되어 있다. 정전방전에 대한 보호기능을 갖는 본 리드 프레임은 다수의 리드와 정전방전 보호장치를 갖고 있다. 이 정전방전 보호장치는 도전층과 보호층을 포함한다. 이 보호층은 상기 다수의 리드와 접촉하도록 배치되며 정전방전 보호재료로 만들어진다. 이 정전방전 보호재료는 소정의 문턱전압 보다 낮은 전압에서는 리드를 도전층으로부터 절연시키고, 상기 문턱전압 보다 높은 전압에서는 리드와 도전층간에 전기접속을 형성시키게 된다.

Description

정전방전 보호기능을 갖는 리드 프레임과 그의 제조방법 및 패키지화된 반도체 장치{LEAD FRAME WITH ELECTROSTATIC DISCHARGE PROTECTION AND A PROCESS FOR MAKING THE LEAD FRAME, AND A PACKAGED SEMICONDUCTOR DEVICE}
본 발명은 패키지화된 집적회로에 사용되는 리드 프레임에 관한 것으로, 구체적으로 말하면, 정전방전시 있을 수 있는 집적회로의 번아웃 (burnout) 을 줄이기 위해 정전방전 보호장치를 구비하는 리드 프레임의 구성에 관한 것이다.
잘 알려져 있는 바와 같이, 자연적이고 불가피하게 발생하는 정전방전은 매우 높은 전류서지 및 수천 볼트를 초과할 수도 있는 전압서지를 유발시킬 수 있다. 집적회로 보호장치가 없는 경우에, 전류서지 또는 과전압은 집적회로를 통과하여 집적회로 번아웃과 같은 하드웨어 손상, 또는 메모리 손실이나 전송 데이터 손실 등과 같은 전자적인 이상작용을 초래할 수 있다. 정전방전으로 인하여 작동이 불가능하게 될 수 있는 집적회로의 일예로서는, 금속 산화물 반도체 (MOS) 또는 이와 유사한 기술로 제조되는 집적회로가 있다. 당 기술분야에서 잘 알려져 있는 바와 같이, 금속 산화물 반도체 (MOS) 장치는 일반적으로 게이트 구조를 채용하는데, 이 게이트 구조는 일반적으로 이산화 실리콘으로 만들어지는 절연성 박막층을 갖고 있다. 정전방전에 의해 발생할 수 있는 과전압 상태하에서, 박막 게이트 절연층은 예컨대 0.35 마이크론 공정의 경우에 대략 10 볼트 전위의 유전파괴 (dielectric breakdown) 를 겪게 되는데, 이에 의해 게이트는 단락이 되고 장치 전체는 작동이 불가능하게 된다. 집적회로 제조기술이 낮은 전류밀도에서 작동하도록 설계된 한층 소형화된 특성 크기에 초점을 두고 있기 때문에, 위와 같은 손상를 초래하는데 요구되는 에너지는 더욱 감소된다.
일반적으로 과전압, 특히 정전방전에 의한 과전압으로부터 집적회로를 보호하기 위해, 제조자들은 다양한 회로 보호장치를 칩설계에 사용하고 있다. 예컨데, 회로 보호장치를 두고 있는 종래의 집적회로 패키지 구성이 Diaz 등이 출원한 미국 특허 제 4,928,199 호에 개시되어 있다. 이 구성에 따른 집적회로 패키지는 금속 캐비티 커버로 보호되는 다이를 포함하며, 이 캐비티 커버는 접지 전압에 연결되어 접지면으로서 작용하게 된다. 예컨데 유리층의 회로 보호장치는 본딩 와이어와 접촉하면서 상기 캐비티 커버의 내면상에 배치되며, 상기 본딩 와이어는 다이상의 본드패드를 리드 프레임의 리드들에 연결시키게 된다.
정상 작동시 상기 회로 보호장치는 높은 저항을 갖게 된다. 그러나, 단락 전압서지가 발생하면, 회로 보호장치는 비교적 짧은 시간내에 고저항 상태에서 저저항 상태로 변하게 된다. 단락 전압서지가 끝나게 되면, 상기 회로 보호장치는 그의 원래의 고저항 상태로 곧 복귀하게 된다.
전술한 종래 집적회로 패키지 디자인에서, 집적회로 패키지안으로 들어가는, 외부 회로로부터 발생된 전압서지는 회로 보호장치와 접촉하는 본딩 와이어를 통과하게 된다. 전압서지가 발생하면 회로 보호장치는 이에 대응하여 고저항 상태에서 저저항 상태로 변하게 되고 전압서지를 접지면 캐비티 커버에 유도하게 된다. 이러한 방법으로, 회로 보호장치는 외부 회로에서 발생된 전압서지에 의해 야기될 수 있는 번아웃으로부터 다이를 보호하게 된다. 이러한 구성이 다이를 전압서지로부터 보호할 수 있기는 하지만, 몇가지 결점이 있다. 따라서, 효율적인 패키지 제조공정을 이용하여 적절한 정전방전 보호장치를 제공하는 개선된 집적회로 패키지 구성이 요구되고 있다.
따라서, 본 발명의 주 목적은, 정전방전으로 야기될 수 있는 전압서지로부터 집적회로를 보호하기 위해 정전방전 보호장치를 구비하는 리드 프레임과, 이와 같은 리드 프레임을 내장하는 집적회로 패키징을 제조하는 방법을 제공하는 것이다.
도 1 은 정전방전 보호장치를 구비하는 본 발명의 일 실시예에 따른 리드 프레임의 측면도.
도 2 는 본 발명의 일 실시예에 따른 정전방전 보호장치를 구비한 리드 프레임의 일사분면을 보여주는 입체도.
도 3 은 도 1 의 리드 프레임이 결합되어 있는 패키지의 측면도.
도 4 는 본 발명의 다른 실시예에 따른 정전방전 보호장치의 측면도.
도 5 는 본 발명의 일 실시예에 따라 정전방전 보호장치를 구비하는 집적회로를 패키징하는 공정을 보여주는 순서도.
도 6a 는 정전방전 보호장치를 리드에 부착할 때 과도한 힘의 작용 결과로 삐져나온 보호층을 보여주는 리드에 부착된 정전방전 보호장치의 측면도.
도 6b 는 본 발명의 일 실시예에 따른 스페이서 또는 필러 재료를 구비함으로써 도 6a 에 도시된 보호층의 누출 결과 있을 수 있는 회로 단락을 줄일 수 있는 정전방전 보호장치의 측면도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 리드 프레임 102 : 다이부착 패드
104 : 다이 106 : 본딩 와이어
108 : 정전방전 보호장치 110 : 도전층
112 : 보호층 114 : 리드
116 : 접지 와이어 120 : 본드패드
본 발명의 일 태양에 따르면 정전방전에 대한 보호기능를 갖는 리드 프레임이 제공된다. 정전방전에 대한 보호기능을 갖는 상기 리드 프레임은 다수의 리드와 정전방전 보호장치를 갖고 있다. 이 정전방전 보호장치는 도전층과 보호층을 구비한다. 정전방전 보호 재료로 만들어지는 상기 보호층은 다수의 리드와 접촉하도록 배치된다. 상기 정전방전 보호 재료는 소정의 문턱전압 보다 낮은 전압에서는 상기 리드들을 도전층으로부터 절연시키고, 상기 문턱전압 보다 높은 전압에서는 리드와 도전층 간에 전기접속을 형성시킨다.
본 발명의 다른 태양에 따르면 패키지화된 반도체 장치가 제공된다. 이 패키지화된 반도체 장치는 전술한 바와 같은 리드 프레임, 다수의 본드패드를 갖는 다이, 본드 패드를 대응 리드에 전기 접속시켜주는 다수의 본딩 와이어 및, 외부 회로와의 전기접속이 용이하게 이루어지도록 리드의 일부를 노출시키고 패키지화된 반도체의 일부를 캡슐화하는 캡슐화 재료를 포함한다.
본 발명의 또 다른 태양에 따르면 정전방전 보호장치를 갖는 리드 프레임을 제조하는 방법이 제공된다. 본 방법은 다수의 리드를 갖는 리드 프레임을 준비하는 단계와 정전방전 보호장치를 복수의 리드에 적용하는 단계를 포함한다. 상기 정전방전 보호장치는 도전층과 보호층을 포함하며, 이 보호층은 다수의 리드와 물리적으로 접촉하게 되며 정전방전 보호 재료로 만들어진다.
본 발명의 또 다른 실시예에 따르면 정전방전 보호장치를 만드는 방법이 제공된다. 본 방법에 따르면, 고온에서 접착성을 갖는 정전방전 보호 폴리머로 만들어지는 보호층과 도전층을 준비하고, 충분한 열을 상기 폴리머에 가하여 그의 접착성을 활성시키고 도전층을 폴리머에 가압하여 정전방전 보호장치를 만들게 된다.
본 발명은, 정전방전으로 야기될 수 있는 전압 서지로부터 집적회로를 보호하기 위해 정전방전 보호장치를 구비하는 리드 프레임과, 이와 같은 신규한 리드 프레임을 내장하는 집적회로 패키징을 제조하는 방법에 관한 것이다. 다음의 본 발명의 상세한 설명에서는 본 발명의 완전한 이해를 위해 많은 구체적이고 상세한 예들이 제시되어 있다. 그러나, 본 발명의 이러한 구체적이고 상세한 예들이 없이도 실행할 수 있음을 당 기술분야에 익숙한 자들은 잘 알 것이다. 본 발명을 불필요하게 모호하게 되지 않도록, 공지의 공정들은 설명하지 않았다.
도 1 에는, 본 발명에 의한 정전방전 보호장치를 구비하는 리드 프레임의 일 실시예가 도시되어 있다. 이 실시예에서 리드 프레임 (100) 은 다수의 리드 (114) 를 갖고 있는데, 이들 리드는 일반적으로 그들의 일단에서 외부 회로 (도시 안됨) 에 접속된다. 정전방전 보호장치 (108) 는 보호층 (112) 위에 배치되는 도전층 (110) 을 갖고 있으며, 상기 보호층은 정전방전 재료로 만들어지며 리드 (114) 와 물리적으로 접촉하게 된다. 접지 와이어 (116) 는 상기 도전층 (110) 을 리드들 (114) 중의 하나에 연결시켜주며, 이 리드는 도 1 에서 보는 바와 같이 접지전압에 연결되어 접지면으로서 기능하게 된다.
일반적으로 민감성 회로와 다수의 본드패드 (120) 를 내장하고 있는 다이 (104) 는 다이부착 영역, 예컨데 다이부착 패드 (102) 상에 장착된다. 이 다이는 종래의 방법대로 상기 리드에 전기접속될 수도 있다. 이러한 다이와 리드 간의 전기접속은 예컨데 다수의 본딩 와이어 (106) 로 이루어질 수 있는데, 이들 본딩 와이어는 관련 와이어 (114) 를 다이 (104) 상의 대응 본드패드 (120) 에 연결시켜주게 된다. 당 기술분야에 관련된 사람들에게는 잘 알려져 있는 바와 같이, 리드 프레임 패키지는 다이 (104), 본딩 와이어 (106), 본드패드 (120), 정전방전 보호장치 (108), 접지 와이어 (116) 및 리드 (114) 의 일부를 캡슐화시키도록 구성된다.
도 2 는, 본 발명의 일 실시예에 따른 정전방전 보호장치를 갖는 리드 프레임의 일사분면의 입체도이다. 도 3 은, 본 발명의 일 실시예에 따른 정전방전 보호장치를 갖는 리드 프레임 (100) 를 구비하는 패키지화된 집적회로 (150) 의 측면도이다. 도 2, 3 에 따르면, 다이부착 패드 (102), 다이 (104), 본딩 와이어 (106), 본드패드 (120), 정전방전 보호장치 (108), 리드 (114) 및 접지 와이어 (116) 는 도 1 과 실질적으로 동일한 구성을 취하고 있다. 도 3 에서 보는 바와 같이, 캡슐화 재료 (122) 는 다이 (104), 본딩 와이어 (106), 본드 패드 (120), 정전방전 보호장치 (108), 접지 와이어 (116) 및 리드 (114) 의 일부를 캡슐화하고 있다.
상기 보호층 (112) 의 소정의 문턱전압과 같거나 초과하는 전압서지가 특정 리드 (114) 로부터 집적회로 패키지 (100) 에 들어가면, 이 전압서지는 정전방전 보호장치 (108) 의 보호층 (112) 을 만나게 된다. 전압서지의 발생에 대응하여 이 보호층 (112) 은 정상적인 고저항 상태에서 저저항 상태로 변하게 되고, 도전층 (110), 접지 와이어 (116) 를 통하여 상기 전압서지를 접지면으로서 작용하는 리드들 (114) 중 하나로 유도한다. 이와 같은 방법으로, 정전방전 보호장치 (108) 는 전압서지를 접지시키게 되며 이로써 정전방전에 의한 번아웃 (burnout) 으로부터 다이 (104) 의 민감성 회로소자들을 보호하게 된다. 전압서지가 끝나면 보호층 (112) 은 정상적인 고저항 상태로 곧 복귀한다.
도 1 에 도시된 패키지 (100) 가 단일 칩 모듈 어셈블리로 되어 있지만, 본 발명은 이와 같은 단일 다이 구성에만 국한되는 것은 아니다. 오히려, 상술한 단일 다이 구성은 본 발명에 따른 패키지화된 집적회로 구성의 간략성과 종래기술에 대한 그의 이점을 예시하기 위해 사용된 것 뿐이다. 사실, 전술한 본 발명은 멀티-칩 모듈 어셈블리에도 마찬가지로 효과적으로 적용되는 것이다
리드 (114), 본딩 와이어 (106) 및 접지 와이어 (116) 는 당 기술분야에서 잘 알려져 있는 재료로 만들 수 있다. 예컨데, 리드 (114) 에 대해서는 구리가 사용되는데, 이는 구리가 가격면에서도 효과적이고 에칭이 비교적 용이한 우수한 도전체로서의 바람직한 특성을 가지고 있기 때문이다. 일반적으로 다이 (104) 라고 할 때 이는 전압서지에 민감한 회로를 내장할 수 있는 칩, 집적회로 또는 다른 전기적인 장치를 뜻하는 것이다. 당 기술분야에서 잘 알려져 있는 바와 같이 상기 다이는 본드 패드 (120) 를 갖고 있는데, 이 본드패드는 다이와 리드간의 전기적인 접속을 이루게 하는 것이다. 다이 (104) 가 장착되는 다이부착 영역은 리드 프레임 (100) 상의 다이부착 패드 (102), 리드 프래임의 무효영역 (void area) 과 조합되는 기판 또는 당 기술분야에서 잘 알려진 다른 구조로 이루어질 수 있다.
도 1 의 실시예에서 보는 바와 같이, 정전방전 보호장치 (108) 는 2 개의 층, 즉 도전층 (110) 과 보호층 (112) 을 갖는다. 이 도전층 (110) 은 임의의 적절한 도전성 재료로도 만들 수 있다. 예컨데, 구리가 바람직함이 알려져 있다. 몇몇 실시예에서 구리는 (또는 적어도 그의 일부) 은도금 된다. 은도금을 하면 접지 와이어 (116) 를 도전층 (110) 에 쉽게 부착할 수 있다. 본 발명의 다른 실시예에서는, 상기 정전방전 보호장치 (108) 는 도전층 (110) 과 보호층 (112) 사이에 배치되는 스페이서 또는 필러 재료를 포함할 수 있다. 이에 대한 상세한 설명은 뒤에서 도 6a, 6b 를 참조로 하도록 한다.
보호층 (112) 은 소정의 문턱전압에서 전류를 충분히 통하게 할 수 있는 적절한 저항의 전류 민감성 재료로 만들어진다. 예컨데, 캘리포니아주의 프리몬트에 있는 Surg X 사에서 만든 Surg XTM의 상표명을 갖는 폴리머 재료를 사용할 수 있다. 정상 상태에서는 저항성의 보호층 (112) 을 실질적인 도전체로 변화시키는데 필요한 문턱전압은 특정 시스템의 요구에 따라 큰 폭으로 변할 수 있다. 예컨데, 대부분의 종래 패키징 장치에서는 약 10 내지 500 볼트의 문턱전압이 적합하다. 문턱전압은 약 10 내지 100 볼트인 것이 바람직하며, 더욱 바람직하게는 약 10 내지 50 볼트 이다.
본 발명의 일 실시예에서, 보호층 (112) 의 폴리머는 또한 접착성이 있기 때문에, 보호장치 (108) 를 리드 (114) 에 효과적으로 부착할 수 있다. 일 실시예에 따르면, 보호장치 (108) 는 리드 (114) 를 함께 홀딩할 수 있을 정도로 충분한 강도를 갖는 압축성 재료로 만들어지며, 보호층 (112) 은 B-스테이져블 폴리머(B-stageable polymer)를 포함한다.
도 4 에는 정전방전 보호장치에 대한 다른 실시예가 나와 있다. 이 실시예에서, 정전방전 보호장치 (208) 는 도전성 접착층 (216) 을 갖고 있는데, 이 접착층은 상면에서 도전층 (210) 에, 하면에서는 보호층 (212) 에 부착되어 있다. 그리고 이 보호층 (212) 은 아래에 위치하는 이방성의 도전성 접착층 (214) 에 부착된다. 이 이방성 도전층 (214) 은 수직방향으로 전기를 통하게 하며 또한 보호장치 (208) 가 리드 프레임내의 리드들에 효과적으로 부착되게 해준다. 도 1 에 도시된 정전방전 보호장치의 보호층이 그의 적절한 접착성의 결여로 인해 리드 프레임내의 리드에 효과적으로 부착되지 못할 때는, 이 실시예가 유용하게 적용될 수 있다.
본 발명의 일 실시예에서, 정전방전 보호장치는 윈스콘신주의 밀워키에 있는 Brady Precision Tape 사에서 제조된 리드 프레임 테이프 XB-560 (이하, "브래디 테이프” 라 약칭) 옆에 배치된다. 당 기술분야에 관련된 자들이 잘 알고 있는 것 처럼, 상기 브래디 테이프는 폴리이미드 물질을 포함하는데, 이 물질은 보통 와이어 본딩과 같은 공정단계가 수행될 때 리드를 단단하게 잡기위해 사용되는 것이다. 이와는 달리, 정전방전 보호장치는 브래디 테이프 대신에 사용될 수 있으며, 이로써 이 보호장치는 여러 패키지 제조공정에서 리드 (114) 를 효과적으로 잡는 역할을 하게 된다. 상기 정전방전 보호장치의 두께는 기본적으로 집적회로 패키지의 두께에 따라 변하게 된다.
정전방전 보호장치는 적절한 형태로 패키지 (100) 에 사용된다. 예컨데, 상기 장치는 스트립, 리본 또는 사각형 링의 형태로 다층 구조를 취할 수 있다. 이 보호장치가 스트립 또는 리본 형태로 사용되면, 보호장치의 스트립은 한 번에 리드 프레임의 사각형 단면에 부착되게 된다. 또한, 4 개 이상의 다른 접지 와이어 (116) 가 필요할 수 있는데, 즉 각 단면마다 하나의 접지 와이어가 필요하다. 이러한 구성으로, 리드 프레임의 각 단면에 있는 보호장치의 도전층이 접지면에 접속되고, 이리하여 리드 프레임의 각 단면이 전압서지로부터 적절히 보호되게 된다. 그러나, 보호장치가 사각형 링으로 이루어지면, 전체 장치는 한 번에 리드 프레임의 4 개의 모든 단면에 부착되며, 리드 프레임의 각 단면을 전압서지로부터 효과적으로 보호하기 위해서는 장치의 도전층으로부터 접지면까지 단일 접지 와이어 접속이 필요하게 된다. 그래서, 정전방전 보호장치를 사각형 링 모양으로 하여 사용하는 것이 좋은데, 그 이유는, 이렇게 하면 접지 접속이 덜 필요하게 되고, 따라서 구현하기에 용이한 구성이 되기 때문이다.
도 5 를 참고하면, 본 발명에 따른 정전방전 보호장치를 구비하는 패키징 구조를 사용하는 집적회로를 패키징하기 위한 공정 (200) 을 설명하도록 한다. 단계 (204) 에서 리드 프레임의 리드들은 리드 프레임 제조에 사용되는 임의의 종래 기술로 만들 수 있다. 예컨데, 본 발명에서는 스탬핑(stamping) 또는 에칭(etching) 같은 방법이 리드를 만드는데 적합하다.
단계 (206) 에서, 정전방전 보호장치는 리드 프레임의 리드에 부착된다. 예컨데, 도 1 의 실시예에서 보호층 (112) 의 폴리머의 접착성으로 인해, 보호장치 (108) 는 리드에 확실히 부착될 수 있으며, 도 2 의 실시예에서는, 접착성을 지닌 이방성 도전층 (214) 에 의해, 보호장치 (208) 가 리드에 확실히 부착된다. 상기 보호장치를 리드에 기계적으로 부착하고자 힐 때는, 당업자들에게 공지된 종래의 테이핑 기계(taping machine)를 이용할 수 있다. 상기 보호장치 (108) 는 캘리포니아주의 프리몬트에 있는 Surg X 와 같은 공급업체로부터 얻을 수 있으며 그의 다양한 층들은 스풀에 감긴 상태로 출하된다.
위와는 달리, 본 발명의 일 실시예에서, 도 1 의 보호장치를 다음과 같이 구성할 수 있다. 먼저, 도전층과 보호층을 준비한다. 이 보호층은 B-스테이져블 폴리머를 포함할 수도 있는 정전방전 보호 재료로 만들어진다. 당 기술분야에서 잘 알려져 있는 바와 같이, 상기 B-스테이져블 폴리머는 부분적으로 경화되는 폴리머로서, 실온에서는 굳어지는 경향이 있고 그 보다 높은 온도에서는 끈적끈적하게 되며 온도가 상승하면 경화된다. 상기 정전방전 보호층은 도전층 표면을 보호층상에 압착함으로써 도전층에 붙게 된다. 이렇게 해서 생긴 2층 보호장치는 약하게 가열됨으로써 폴리머의 접착성이 활성화되는데, 즉 폴리머가 끈적끈적하게 되어, 도전층과 보호층의 표면들 간의 강한 물리적 접촉이 확실히 이루어진다. 상기 두 층의 표면들 사이의 물리적 접촉이 충분히 강하지 못한 경우에는 상기 보호장치를 경화시키게 되며, 그렇지 않은 경우에는 보호장치를 리드에 부착한 후 이 장치를 경화시키며, 장치와 리드의 전 결합체는 후술하는 바와 같이 경화된다.
본 발명에서, 도 2 에 도시된 정전방전 보호장치의 실시예도 유사하게 구성할 수 있다. 예컨데, 도전성 접착층 (216), 정전방전 보호층 (212) 및 이방성의 도전성 접착층 (214) 은, 적절한 층들 사이 또는 이들 층들과 도전층 간의 표면 접촉을 용이하게 해주는 B-스테이져블 폴리머를 포함할 수 있다. 이 결과 형성된 층구조를 약하게 가열함으로써 층들간의 표면 접촉을 강화시킬 수 있다. 도 1, 4 의 실시예에서 도전층 위에 은도금을 하는 것은 전기도금과 같은 종래의 도금 기술로 실행할 수 있다.
본 발명의 정전방전 보호장치, 즉 도 1, 4 에 도시된 각 보호장치 (108, 208) 를 리드에 부착하기 위해, 이들 리드와 보호장치의 폴리머 부위를 가열할 수도 있다. 폴리머를 가열하면 장치의 보호층이 다시 끈적끈적하게 된다. 다음에 장치를 리드에 세게 가압하여 리드에 부착시킨다. 장치와 리드의 전체 결합체를 오븐에 놓고 폴리머를 완전히 경화시킨다. 경화 온도의 범위는 기본적으로 경화되는 폴리머의 성질과 가열시간에 따라 다르게 된다. 예컨데, 짧은 시간, 즉 일초의 몇분의 몇초내에 경화되는 폴리머에 대한 경화 온도는 300℃ 보다 작아야 하며, 긴 시간, 즉 약 1 ∼ 10 초내에 경화되는 폴리머에 대해서는 200℃ 보다 작아야 한다.
정전방전 보호장치를 리드에 부착할 때 적절한 양의 힘을 가하는 것이 중요하다. 이제 도 6a 를 참고하여, 상기 보호장치를 리드에 부착할 때 과도한 힘이 가해짐으로써 생길 수 있는 문제점에 대해 설명한다. 도 1 의 실시예를 이러한 문제를 설명하는데 예로서 참조한다. 보호장치 (108) 를 리드 (114) 상에 견고히 부착하기 위해 과도한 힘이 가해지면, 도 6a 에서 보는 바와 같이, 보호층 (112) 이 밖으로 삐져나오게 된다. 결과적으로, 도전층 (110) 은 아래에 위치하는 리드 (114) 와 적어도 부분적으로 물리적 접촉을 하게 되어 단락 회로(short-circuit) 를 발생시키게 된다.
위와 같이 보호장치를 부착할 때의 단락발생의 가능성은, 도 6b 에서 보는 바와 같이 장치 (308) 에 스페이서 또는 필러 재료 (318) 의 층을 구비함으로써 줄일 수 있다. 이 실시예에 따르면, 도전층 (310) 과 보호층 (312) 사이에 배치되는 스페이서 또는 필러 재료 (318) 에 의해, 도전층 (310) 은 리드 (314) 와 물리적 접촉을 하지 않게 되고 결국 단락이 방지되는 것이다. 도전층 (310) 과 보호층 (312) 은 도 1 에 도시된 도전층 (110) 및 보호층 (112) 과 기능면에서 같은 작용을 한다. 스페이서 또는 필러 재료 (318) 는 당 기술분야에서 잘 알려져 있는 종래의 비정질 스페이서 재료를 써서 만들 수 있다. 본 발명의 일 실시예에서, 상기 스페이서 또는 필러 재료는 보호층에서 정전방전 보호기능을 일부 수행하게 된다. 따라서, 보호장치의 보호층의 두께가 균일하게 되도록 스페이서 또는 필러 재료의 입자 크기를 조정하는 것이 중요하다.
상기 정전방전 보호장치의 보호층은 적절한 두께를 가져야 한다. 너무 얇은 보호층은 바람직하지 않는데, 왜냐하면 보호층이 너무 얇게 되면 전술한 바와 같이 누출이 생겨 단락이 발생하기 더 쉽기 때문이다. 반대로, 보호층이 너무 두껍게 되면, 보호층의 소정 문턱전압 이상일 수 있는 서지전압이 발생하는 경우 보호층에서의 정전방전 보호기능을 저하시키게 된다.
정전방전 보호장치에서 층들의 두께는 치수를 표시하지 않았으며, 그들의 두께는 몇몇 요인의 영향을 받는다는 것에 주목한다. 예컨데, 도전층이 스풀에 감겨져 나올 때는, 도전층이 스풀의 주위에 쉽게 감기도록 얇은 것이 바람직하다. 도전층의 두께는 기본적으로 보호층에 있는 정전방전 보호재료의 압축 조성(compactional composition)과 정전방전 기능이 개시되는 문턱전압의 범위에 따른다. 일반적으로 보호층의 두께는 약 0.0002 내지 0.005 인치이다.
단계 (208) 에서, 다이는 당업자에게 공지된 종래의 기술을 사용하여 다이 부착패드와 같은 다이 부착영역의 리드 프레임상에 장착될 수도 있다. 이와는 달리, 양면 폴리이미드 테이프를 사용하여 다이를 리드 프레임에 부착할 수도 있다. 단계 (210) 에서, 리드 위의 정전방전 보호 폴리머는 경화된다. 일 실시예에서, 상기 단계 (208) 과 (210) 은 동시에 실시할 수 있는데, 즉 다이를 리드 프레임상에 장착하면서 폴리머를 경화시킬 수 있다. 단계 (212) 에서, 다이는 리드에 전기적으로 연결되는데, 이것은 일반적으로 다이상의 관련 본드패드를 대응 리드에 연결시키는 다수의 본딩 와이어로 이루어진다. 단계 (214) 에서, 리드 프레임의 리드들 중 적어도 하나는 접지면을 형성하는 접지전압에 연결된다. 단계 (216) 에서는, 다이, 본딩 와이어, 보호장치, 접지 와이어 및 리드의 일부를 캡슐화하여 보호 패키지를 만들고 또한 집적회로 패키지와 외부 회로 간의 전기접속을 용이하게 하기 위해 리드의 일부를 노출시키게 된다. 공통으로 사용되는 캡슐화 재료로는 트랜스퍼 몰딩으로 쉽게 부착할 수 있고 값이 저렴한 에폭시가 사용된다.
본 발명을 이상의 몇몇 바람직한 실시예들을 가지고 설명했지만, 본 발명의 범위내에서 다양한 변형이 가능하다. 본 발명의 방법과 장치를 실시할 수 있는 방법이 많이 있는데, 예컨데 정전방전에 대한 본 발명의 보호기능은 전압서지에 대한 다른 원인소재를 갖는 다른 적용분야에서도 효과적이다. 그러므로, 다음의 청구범위는 본 발명의 범위내에 있는 모든 변형 구성과 등가 구성을 포함하는 것이다.
전술한 바와 같이, 전압서지의 발생에 응답하여 이 보호층 (112) 은 정상적인 고저항 상태에서 저저항 상태로 변하게 되고, 도전층, 접지 와이어를 통하여 상기 전압서지를 접지면으로서 작용하는 일 리드에 유도한다. 이와 같은 방법으로, 정전방전 보호장치는 전압서지를 접지시키게 되며, 이리하여 정전방전에 의한 번아웃으로부터 다이의 민감성 회로소자들을 보호할 수 있다. 이와 같은 본 발명은 몰티-칩 모듈 어셈블리에도 역시 효과적으로 적용된다.
또한, 보호장치를 리드에 견고히 부착하기 위해 과도한 힘이 가해짐으로써 보호층이 밖으로 삐져나와 단락이 발생하는 문제는, 본 발명의 다른 실시예에 따라, 도전층과 보호층 사이에 스페이서 또는 필러 재료를 제공함으로써 해결할 수 있다.

Claims (15)

  1. 정전방전에 대한 보호기능을 갖는 리드 프레임으로서,
    다수의 리드;
    도전층과, 정전방전 보호재료로 만들어지는 보호층을 포함하는 정전방전 보호장치; 및
    상기 도전층을 접지면에 전기적으로 접속시키는 접지 와이어를 포함하며,
    상기 보호층은 상기 다수의 리드와 접촉하도록 배치되고,
    상기 다수의 리드 중에서 적어도 하나가 상기 접지면으로서 기능하도록 구성되며,
    상기 정전방전 보호재료는 소정의 문턱전압 보다 낮은 전압에서는 상기 리드를 상기 도전층으로부터 절연시키고, 상기 문턱전압 보다 높은 전압에서는 상기 리드와 상기 도전층간에 전기접속을 형성시키는 것을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서, 상기 정전방전 보호장치는 사각 링 모양의 폴리머 테이프의 형태를 취하는 것을 특징으로 하는 리드 프레임.
  3. 제 1 항에 있어서, 상기 정전방전 보호장치는 스트립 모양의 폴리머 테이프의 형태를 취하는 것을 특징으로 하는 리드 프레임.
  4. 제 1 항에 있어서, 상기 소정의 문턱전압은 약 10 내지 약 500 볼트의 범위내인 것을 특징으로 하는 리드 프레임.
  5. 제 1 항에 있어서, 본딩 와이어를 상기 도전층에 용이하게 전기접속시키기 위해 상기 도전층 위에 놓이는 은도금체를 더 포함하는 것을 특징으로 하는 리드 프레임.
  6. 제 1 항에 있어서, 상기 정전방전 보호장치는 상기 도전층과 상기 보호층 사이에 배치되는 스페이서 재료를 더 포함하는 것을 특징으로 하는 리드 프레임.
  7. 제 1 항에 있어서, 상기 정전방전 보호장치는,
    상기 도전층을 상기 보호층에 부착하기 위해 상기 도전층과 상기 보호층 사이에 배치되는 도전성 접착층, 및
    상기 정전방전 보호장치를 상기 다수의 리드에 부착하기 위해 상기 보호층과 상기 다수의 리드 사이에 배치되는 이방성 접착층을 더 포함하는 것을 특징으로 하는 리드 프레임.
  8. 제 1 항에 있어서, 상기 보호층은 B-스테이져블 폴리머를 포함하는 것을 특징으로 리드 프레임.
  9. 제 7 항에 있어서, 상기 보호층과 상기 도전성 접착층 및 상기 이방성 접착층 중 적어도 하나는 B-스테이져블 폴리머를 포함하는 것을 특징으로 리드 프레임.
  10. 제 1 항에 있어서, 상기 보호층의 두께는 약 0.0002 내지 0.005 인치의 범위인 것을 특징으로 하는 리드 프레임.
  11. 제 1 항에 따른 리드 프레임;
    다수의 본드 패드를 갖는 다이;
    상기 본드 패드들 중의 관련 본드 패드를 상기 리드들 중 대응하는 일 리드에 전기접속시키기 위한 다수의 본딩 와이어; 및
    패키지화된 반도체의 일부를 캡슐화시키며 외부 회로와의 전기접속이 용이하게 이루어지도록 상기 리드들 중 일부를 노출시키는 캡슐화 재료를 구비하는 것을 특징으로 하는 패키지화된 반도체 장치.
  12. 제 11 항에 있어서, 상기 리드 프레임에 부착되는 다수의 다이를 포함하는 멀티-칩 모듈 형태인 것을 특징으로 하는 패키지화된 반도체 장치.
  13. 정전 방전보호기능을 갖는 리드 프레임을 제조하는 방법으로서,
    다수의 리드를 갖는 리드 프레임을 준비하는 단계;
    도전층과, 다수의 리드와 물리적 접촉을 하는 보호층을 포함하는 정전방전 보호장치를 상기 다수의 리드에 부착하는 단계; 및
    상기 정전 방전보호장치의 상기 도전층을 상기 다수의 리드 중 적어도 하나에 전기적으로 접속시키는 단계를 포함하며,
    상기 다수의 리드 중 적어도 하나는 접지면으로 기능하도록 구성되고,
    상기 보호층은 정전방전 보호재료로 만들어지는 것을 특징으로 하는 리드 프레임 제조방법.
  14. 제 13 항에 있어서,
    다수의 본드 패드를 포함하는 다이를 리드 프레임상에 장착하는 단계,
    본딩 와이어 세트를 사용하여 상기 다이를 상기 리드 프레임의 적절한 리드에 전기접속시키는 단계, 및
    상기 다이, 상기 본딩 와이어, 접지 와이어, 상기 보호장치 및 상기 리드들 중의 일부를 캡슐화시켜 보호 패키지를 만들고, 외부 회로와의 전기접속이 용이하게 이루어지도록 상기 리드들 중의 일부를 노출시키는 단계를 더 구비하고,
    상기 본딩 와이어 각각은 관련 본드 패드에 연결된 제 1 단부와 관련 리드에 연결된 제 2 단부를 갖는 것을 특징으로 하는 리드 프레임 제조방법.
  15. 제 13 항에 있어서, 상기 도전층 위에 은을 전기도금하는 단계를 더 포함하는 것을 특징으로 하는 리드 프레임 제조방법.
KR1019970043176A 1996-11-06 1997-08-29 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치 KR100271992B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/744,681 1996-11-06
US08/744,681 US5773876A (en) 1996-11-06 1996-11-06 Lead frame with electrostatic discharge protection

Publications (2)

Publication Number Publication Date
KR19980041849A KR19980041849A (ko) 1998-08-17
KR100271992B1 true KR100271992B1 (ko) 2000-11-15

Family

ID=24993603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970043176A KR100271992B1 (ko) 1996-11-06 1997-08-29 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치

Country Status (3)

Country Link
US (2) US5773876A (ko)
KR (1) KR100271992B1 (ko)
DE (1) DE19737261A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219080B1 (ko) * 1996-08-09 1999-09-01 김영환 반도체 장치의 패키지용 리드프레임 및 반도체 장치
TW371371B (en) * 1998-04-10 1999-10-01 United Microelectronics Corp Electrostatic discharge protection circuit with tip discharge
KR100356928B1 (ko) * 1998-07-29 2002-12-18 내셔널 세미콘덕터 코포레이션 정전기방전보호를갖는회로보드
KR100537893B1 (ko) * 1998-11-04 2006-02-28 삼성전자주식회사 리드 프레임과 이를 이용한 적층 칩 패키지
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US6068130A (en) 1999-02-05 2000-05-30 Lucent Technologies Inc. Device and method for protecting electronic component
US6310390B1 (en) 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
US6787388B1 (en) * 2000-09-07 2004-09-07 Stmicroelectronics, Inc. Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device
US6448107B1 (en) * 2000-11-28 2002-09-10 National Semiconductor Corporation Pin indicator for leadless leadframe packages
US20040232530A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040245611A1 (en) * 2003-05-23 2004-12-09 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040238925A1 (en) * 2003-05-23 2004-12-02 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
TWM269568U (en) * 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
US20160172274A1 (en) * 2014-12-16 2016-06-16 Qualcomm Incorporated System, apparatus, and method for semiconductor package grounds
US11380631B2 (en) * 2019-11-27 2022-07-05 Texas Instruments Incorporated Lead frame for multi-chip modules with integrated surge protection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7112560A (ko) * 1970-09-28 1972-03-30
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
DE3130324A1 (de) * 1981-07-31 1983-02-17 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
FR2527039A1 (fr) * 1982-05-14 1983-11-18 Inf Milit Spatiale Aeronaut Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
BR8601387A (pt) * 1985-03-29 1986-12-02 Raychem Ltd Dispositivo para proteger um circuito eletrico,circuito eletrico,componente eletrico e uso de uma composicao amorfa
US5147822A (en) * 1988-08-26 1992-09-15 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method for improving a package of a semiconductor device
US5061988A (en) * 1990-07-30 1991-10-29 Mcdonnell Douglas Corporation Integrated circuit chip interconnect
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
US5424896A (en) * 1993-08-12 1995-06-13 Lsi Logic Corporation Semiconductor package electrostatic discharge damage protection
US5444593A (en) * 1993-09-30 1995-08-22 Allina; Edward F. Thick-film varistors for TVSS
US5457299A (en) * 1993-10-29 1995-10-10 International Business Machines Corporation Semiconductor chip packaging method which heat cures an encapsulant deposited on a chip using a laser beam to heat the back side of the chip
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
US5644167A (en) * 1996-03-01 1997-07-01 National Semiconductor Corporation Integrated circuit package assemblies including an electrostatic discharge interposer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same

Also Published As

Publication number Publication date
DE19737261A1 (de) 1998-05-07
US5773876A (en) 1998-06-30
US5891760A (en) 1999-04-06
KR19980041849A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US5796570A (en) Electrostatic discharge protection package
KR100271992B1 (ko) 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치
US6130459A (en) Over-voltage protection device for integrated circuits
US6693508B2 (en) Protection of electrical devices with voltage variable materials
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
US5904497A (en) Method and apparatus for semiconductor assembly which includes testing of chips and replacement of bad chips prior to final assembly
US6246566B1 (en) Electrostatic discharge protection package and method
JP3149017B2 (ja) 非オーミック特性物質を使用する半導体装置
US20020074627A1 (en) Molded plastic package with heat sink and enhanced electrical performance
JP2003163314A (ja) 半導体装置
US20230298979A1 (en) Isolated temperature sensor device package
US5278101A (en) Semiconductor device and method for manufacturing the same
JPH08125071A (ja) 半導体装置
US6204563B1 (en) Semiconductor device
US6078092A (en) Resettable fuse integrated circuit package
KR100356928B1 (ko) 정전기방전보호를갖는회로보드
US20050024800A1 (en) Voltage protection device
JP2004289017A (ja) 樹脂封止型半導体装置
EP0410116B1 (en) Method of manufacturing a wire-bonded semiconductor device
JPH0511660B2 (ko)
JPH0870066A (ja) 半導体装置
JPH0567708A (ja) 半導体集積回路のパツケージ方法
KR100192970B1 (ko) 고내압 절연 구조를 가지는 스위치 모드 전원장치
KR200167586Y1 (ko) 반도체 장치
JPH05267500A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee