JPH0870066A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0870066A JPH0870066A JP6204987A JP20498794A JPH0870066A JP H0870066 A JPH0870066 A JP H0870066A JP 6204987 A JP6204987 A JP 6204987A JP 20498794 A JP20498794 A JP 20498794A JP H0870066 A JPH0870066 A JP H0870066A
- Authority
- JP
- Japan
- Prior art keywords
- case
- circuit board
- covered
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Abstract
(57)【要約】
【目的】 回路基板に固着された半導体素子に対する応
力を防止する。 【構成】 本発明による半導体装置は、回路基板２に形
成された配線導体６に突起状電極７を介して離間して半
導体素子３を電気的に接続し、前記回路基板２に固着し
た絶縁性のケース１１により前記半導体素子３を覆い、
前記ケース１１及び前記ケース１１に覆われていない前
記回路基板２の領域を樹脂封止体４で被覆している。ケ
ース１１で覆われた半導体素子３には樹脂封止体４の熱
応力及び外部応力が直接加わらず、多数のヒートサイク
ルが反復して加わる厳しい条件下及び外部応力が加えら
れる環境下でも常に安定して半導体装置を動作させるこ
とができる。
力を防止する。 【構成】 本発明による半導体装置は、回路基板２に形
成された配線導体６に突起状電極７を介して離間して半
導体素子３を電気的に接続し、前記回路基板２に固着し
た絶縁性のケース１１により前記半導体素子３を覆い、
前記ケース１１及び前記ケース１１に覆われていない前
記回路基板２の領域を樹脂封止体４で被覆している。ケ
ース１１で覆われた半導体素子３には樹脂封止体４の熱
応力及び外部応力が直接加わらず、多数のヒートサイク
ルが反復して加わる厳しい条件下及び外部応力が加えら
れる環境下でも常に安定して半導体装置を動作させるこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に回路
基板に固着された半導体素子を応力の影響から保護でき
る半導体装置に関連する。
基板に固着された半導体素子を応力の影響から保護でき
る半導体装置に関連する。
【０００２】
【従来の技術】例えば米国特許第５,３００,４５９号に
開示されるように、回路基板に半導体素子を固着し、樹
脂封止体により全体を被覆した半導体装置は公知であ
る。この半導体装置は、図６に示すように、支持板１、
回路基板２、半導体素子としてのフリップチップ３及び
樹脂封止体４を有する。フリップチップ３の周辺及び回
路基板２の上面はシリカゲルから成る保護樹脂５で被覆
され、樹脂封止体４の熱収縮による応力からフリップチ
ップ３を保護する。
開示されるように、回路基板に半導体素子を固着し、樹
脂封止体により全体を被覆した半導体装置は公知であ
る。この半導体装置は、図６に示すように、支持板１、
回路基板２、半導体素子としてのフリップチップ３及び
樹脂封止体４を有する。フリップチップ３の周辺及び回
路基板２の上面はシリカゲルから成る保護樹脂５で被覆
され、樹脂封止体４の熱収縮による応力からフリップチ
ップ３を保護する。
【０００３】
【発明が解決しようとする課題】しかしながら、保護樹
脂５による応力緩和効果は十分ではなく、半導体装置に
多数のヒートサイクルが反復して加わる厳しい使用条件
下では、樹脂封止体４からの熱応力によりフリップチッ
プ３が影響を受け、動作特性が低下する問題があった。
脂５による応力緩和効果は十分ではなく、半導体装置に
多数のヒートサイクルが反復して加わる厳しい使用条件
下では、樹脂封止体４からの熱応力によりフリップチッ
プ３が影響を受け、動作特性が低下する問題があった。
【０００４】そこで、本発明は、半導体素子（フリップ
チップ）に対する熱応力による影響をほぼ完全に回避で
きる半導体装置を提供することを目的とする。
チップ）に対する熱応力による影響をほぼ完全に回避で
きる半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による半導体装置
は、回路基板に形成された配線導体に突起状電極を介し
て離間して半導体素子を電気的に接続し、前記回路基板
に固着した絶縁性のケースにより前記半導体素子を覆
い、前記ケース及び前記ケースに覆われていない前記回
路基板の領域を樹脂封止体で被覆している。前記ケース
に複数の貫通孔を設けてもよく、前記ケース内に軟質樹
脂を充填してもよい。また、前記ケースに覆われていな
い前記回路基板の領域を保護樹脂で被覆し、更に前記保
護樹脂及び前記ケースを樹脂封止体で被覆してもよい。
は、回路基板に形成された配線導体に突起状電極を介し
て離間して半導体素子を電気的に接続し、前記回路基板
に固着した絶縁性のケースにより前記半導体素子を覆
い、前記ケース及び前記ケースに覆われていない前記回
路基板の領域を樹脂封止体で被覆している。前記ケース
に複数の貫通孔を設けてもよく、前記ケース内に軟質樹
脂を充填してもよい。また、前記ケースに覆われていな
い前記回路基板の領域を保護樹脂で被覆し、更に前記保
護樹脂及び前記ケースを樹脂封止体で被覆してもよい。
【０００６】
【作用】ケースで覆われた半導体素子（フリップチッ
プ）には樹脂封止体の熱応力及び外部応力が直接加わら
ず、多数のヒートサイクルが反復して加わる厳しい条件
下及び外部応力が加えられる環境下でも常に安定して半
導体装置を動作させることができる。
プ）には樹脂封止体の熱応力及び外部応力が直接加わら
ず、多数のヒートサイクルが反復して加わる厳しい条件
下及び外部応力が加えられる環境下でも常に安定して半
導体装置を動作させることができる。
【０００７】
【実施例】以下、電力用ハイブリッドＩＣに適用した本
発明による半導体装置の実施例を図１〜図５について説
明する。
発明による半導体装置の実施例を図１〜図５について説
明する。
【０００８】図１及び図２に示す電力用ハイブリッドＩ
Ｃは、支持板１、回路基板２、半導体素子としてのフリ
ップチップ３、樹脂封止体４、リード細線８、外部リー
ド９、電力用半導体チップ１０及び絶縁性のケース１１
を有する。支持板１及び外部リード９は金属板材のプレ
ス打抜きにより一体成形される。支持板１の主面１ａに
は回路基板２と電力用半導体チップ１０がそれぞれ接着
剤及び半田を介して固着される。支持板１は回路基板２
と電力用半導体チップ１０の放熱板として機能する。回
路基板２の主面２ａには配線導体６が形成され、フリッ
プチップ３の主面３ａには突起状電極（半田バンプ）７
が形成される。回路基板２の主面２ａとフリップチップ
３の主面３ａとは離間して対向し、フリップチップ３は
配線導体６に半田バンプ７を介して電気的に接続され
る。また、回路基板２の配線導体６と電力用半導体チッ
プ１０とはリード細線８により電気的に接続される。
Ｃは、支持板１、回路基板２、半導体素子としてのフリ
ップチップ３、樹脂封止体４、リード細線８、外部リー
ド９、電力用半導体チップ１０及び絶縁性のケース１１
を有する。支持板１及び外部リード９は金属板材のプレ
ス打抜きにより一体成形される。支持板１の主面１ａに
は回路基板２と電力用半導体チップ１０がそれぞれ接着
剤及び半田を介して固着される。支持板１は回路基板２
と電力用半導体チップ１０の放熱板として機能する。回
路基板２の主面２ａには配線導体６が形成され、フリッ
プチップ３の主面３ａには突起状電極（半田バンプ）７
が形成される。回路基板２の主面２ａとフリップチップ
３の主面３ａとは離間して対向し、フリップチップ３は
配線導体６に半田バンプ７を介して電気的に接続され
る。また、回路基板２の配線導体６と電力用半導体チッ
プ１０とはリード細線８により電気的に接続される。
【０００９】底面が開口したプラスチック製のケース１
１はフリップチップ３と離間してフリップチップ３を覆
い、ケース１１の底部は接着剤で回路基板２に固着され
る。電力用半導体チップ１０は保護樹脂５で被覆され
る。支持板１の全面、外部リード９の端部、回路基板２
の主面２ａのうちケース１１に覆われていない領域、ケ
ース１１及び保護樹脂５はトランスファモールド法によ
りエポキシ樹脂から成る樹脂封止体４で被覆される。フ
リップチップ３がケース１１で覆われるので、樹脂封止
体４の熱膨張及び熱収縮に起因する応力がフリップチッ
プ３に直接加わらず、常に安定して半導体装置を動作さ
せることができる。
１はフリップチップ３と離間してフリップチップ３を覆
い、ケース１１の底部は接着剤で回路基板２に固着され
る。電力用半導体チップ１０は保護樹脂５で被覆され
る。支持板１の全面、外部リード９の端部、回路基板２
の主面２ａのうちケース１１に覆われていない領域、ケ
ース１１及び保護樹脂５はトランスファモールド法によ
りエポキシ樹脂から成る樹脂封止体４で被覆される。フ
リップチップ３がケース１１で覆われるので、樹脂封止
体４の熱膨張及び熱収縮に起因する応力がフリップチッ
プ３に直接加わらず、常に安定して半導体装置を動作さ
せることができる。
【００１０】本発明の実施態様は前記の実施例に限定さ
れず、変更が可能である。例えば、図３に示すように、
ケース１１を回路基板２に接着し熱処理する際に、高温
高圧になるケース１１の内部の空気の抜け穴となる複数
の貫通孔１２をケース１１に設けてもよい。貫通孔１２
の開口大きさは、樹脂封止体４をトランスファモールド
法で形成するときエポキシ樹脂がケース１１の内部に侵
入しない程度に小さく且つ複数の貫通孔１２の開口の総
面積が空気抜けを十分に達成できるように設定されてい
る。尚、貫通孔１２は単数でもよいが、目詰まりの恐れ
があるので複数個設けるのが望ましい。また、図１〜図
３ではケース１１の内部とフリップチップ３との間に空
隙が形成されるが、図４に示すように、ケース１１の内
部に軟質樹脂１３を充填することもできる。また、図５
に示すように、回路基板２の一方の主面２ａのうちケー
ス１１に覆われていない領域を保護樹脂５で被覆するこ
とにより、樹脂封止体４の応力から回路基板を保護する
ことも可能である。
れず、変更が可能である。例えば、図３に示すように、
ケース１１を回路基板２に接着し熱処理する際に、高温
高圧になるケース１１の内部の空気の抜け穴となる複数
の貫通孔１２をケース１１に設けてもよい。貫通孔１２
の開口大きさは、樹脂封止体４をトランスファモールド
法で形成するときエポキシ樹脂がケース１１の内部に侵
入しない程度に小さく且つ複数の貫通孔１２の開口の総
面積が空気抜けを十分に達成できるように設定されてい
る。尚、貫通孔１２は単数でもよいが、目詰まりの恐れ
があるので複数個設けるのが望ましい。また、図１〜図
３ではケース１１の内部とフリップチップ３との間に空
隙が形成されるが、図４に示すように、ケース１１の内
部に軟質樹脂１３を充填することもできる。また、図５
に示すように、回路基板２の一方の主面２ａのうちケー
ス１１に覆われていない領域を保護樹脂５で被覆するこ
とにより、樹脂封止体４の応力から回路基板を保護する
ことも可能である。
【００１１】
【発明の効果】本発明によれば、フリップチップがケー
スにより覆われているので、フリップチップに樹脂封止
体の熱応力及び外部応力が加わらず、半導体装置を常に
安定して動作させることができる。
スにより覆われているので、フリップチップに樹脂封止
体の熱応力及び外部応力が加わらず、半導体装置を常に
安定して動作させることができる。
【図１】 本発明による半導体装置の第１の実施例を示
す断面図
す断面図
【図２】 図１の要部を示す拡大断面図
【図３】 本発明による半導体装置の第２の実施例の要
部を示す拡大断面図
部を示す拡大断面図
【図４】 本発明による半導体装置の第３の実施例の要
部を示す拡大断面図
部を示す拡大断面図
【図５】 本発明による半導体装置の第４の実施例を示
す断面図
す断面図
【図６】 従来の半導体装置を示す断面図
２・・・回路基板、３・・・半導体素子（フリップチッ
プ）、４・・・樹脂封止体、５・・・保護樹脂、６・・
・配線導体、７・・・突起状電極（半田バンプ）、１１
・・・ケース、１２・・・複数の貫通孔、１３・・・軟
質樹脂
プ）、４・・・樹脂封止体、５・・・保護樹脂、６・・
・配線導体、７・・・突起状電極（半田バンプ）、１１
・・・ケース、１２・・・複数の貫通孔、１３・・・軟
質樹脂
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31
Claims (4)
- 【請求項１】 回路基板に形成された配線導体に突起状
電極を介して離間して半導体素子を電気的に接続した半
導体装置において、 前記回路基板に固着した絶縁性のケースにより前記半導
体素子を覆い、前記ケース及び前記ケースに覆われてい
ない前記回路基板の領域を樹脂封止体で被覆したことを
特徴とする半導体装置。 - 【請求項２】 前記ケースは複数の貫通孔を有する「請
求項１」に記載の半導体装置。 - 【請求項３】 前記ケース内に軟質樹脂を充填した「請
求項１」又は「請求項２」に記載の半導体装置。 - 【請求項４】 前記ケースに覆われていない前記回路基
板の領域を保護樹脂で被覆し、更に前記保護樹脂及び前
記ケースを樹脂封止体で被覆した「請求項１」〜「請求
項３」のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204987A JPH0870066A (ja) | 1994-08-30 | 1994-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204987A JPH0870066A (ja) | 1994-08-30 | 1994-08-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870066A true JPH0870066A (ja) | 1996-03-12 |
Family
ID=16499605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6204987A Pending JPH0870066A (ja) | 1994-08-30 | 1994-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870066A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417873B2 (en) | 2005-01-04 | 2008-08-26 | Hitachi, Ltd. | Electronic control unit and method thereof |
| JP2012524987A (ja) * | 2009-04-21 | 2012-10-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 吸収層を備える基板のためのカプセル化された回路装置及び該回路装置を製造する方法 |
| JP2015130492A (ja) * | 2013-12-05 | 2015-07-16 | ローム株式会社 | 半導体モジュール |
| US11037845B2 (en) | 2019-03-06 | 2021-06-15 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
-
1994
- 1994-08-30 JP JP6204987A patent/JPH0870066A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417873B2 (en) | 2005-01-04 | 2008-08-26 | Hitachi, Ltd. | Electronic control unit and method thereof |
| JP2012524987A (ja) * | 2009-04-21 | 2012-10-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 吸収層を備える基板のためのカプセル化された回路装置及び該回路装置を製造する方法 |
| JP2015130492A (ja) * | 2013-12-05 | 2015-07-16 | ローム株式会社 | 半導体モジュール |
| US11037845B2 (en) | 2019-03-06 | 2021-06-15 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6657296B2 (en) | Semicondctor package | |
| US4684975A (en) | Molded semiconductor package having improved heat dissipation | |
| US6939739B2 (en) | Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit | |
| KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
| KR19980702651A (ko) | 복수의 반도체 다이를 수용한 패키지 | |
| US20020027281A1 (en) | Semiconductor device | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JP2611671B2 (ja) | 半導体装置 | |
| JPH0870066A (ja) | 半導体装置 | |
| KR100352118B1 (ko) | 반도체패키지구조 | |
| JPH06326236A (ja) | 樹脂封止型半導体装置 | |
| JPS6219063B2 (ja) | ||
| KR100352116B1 (ko) | 열방출이용이한반도체패키지구조 | |
| KR100352117B1 (ko) | 반도체패키지구조 | |
| JPS618959A (ja) | 半導体装置 | |
| JP2680969B2 (ja) | 半導体記憶装置 | |
| JP2626631B2 (ja) | 半導体装置 | |
| JPS63107147A (ja) | 半導体装置 | |
| JPH11219969A (ja) | 半導体装置 | |
| JPH10107086A (ja) | 半導体素子を含む電子回路装置 | |
| KR100753793B1 (ko) | 전력 반도체 패키지 및 그 제조방법 | |
| JPH06236944A (ja) | 半導体実装における放熱装置 |