JP3893301B2 - 半導体装置の製造方法および半導体モジュールの製造方法 - Google Patents

半導体装置の製造方法および半導体モジュールの製造方法 Download PDF

Info

Publication number
JP3893301B2
JP3893301B2 JP2002083366A JP2002083366A JP3893301B2 JP 3893301 B2 JP3893301 B2 JP 3893301B2 JP 2002083366 A JP2002083366 A JP 2002083366A JP 2002083366 A JP2002083366 A JP 2002083366A JP 3893301 B2 JP3893301 B2 JP 3893301B2
Authority
JP
Japan
Prior art keywords
sealing
circuit board
wiring
conductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002083366A
Other languages
English (en)
Other versions
JP2003282797A (ja
Inventor
誠司 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002083366A priority Critical patent/JP3893301B2/ja
Priority to US10/259,443 priority patent/US6773966B2/en
Publication of JP2003282797A publication Critical patent/JP2003282797A/ja
Application granted granted Critical
Publication of JP3893301B2 publication Critical patent/JP3893301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置および半導体モジュールの製造方法に関し、特に、表面に配線等が形成された回路基板上に半導体チップが直接搭載される半導体装置およびその半導体装置が用いられる半導体モジュールの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器分野においては、機器の小型化、軽量化、薄型化等のニーズが日々高まっており、それに伴い、これらの電子機器を構成する半導体装置においても、半導体装置の小型化、軽量化および薄型化が求められるようになってきている。
【０００３】
これらの要求を満たす半導体装置の実装技術の１つとして、現在、半導体チップを配線等が形成された回路基板上に直接搭載する、ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）と呼ばれる実装技術が実用化されている。
【０００４】
以下に、従来のＣＯＢ実装技術を用いたＣＯＢパッケージについて説明する。
【０００５】
従来のＣＯＢパッケージは、表面に配線が形成された回路基板と、回路基板上に配置された半導体チップと、半導体チップの電極と回路基板表面上の配線とを電気的に接続する導体であるワイヤと、回路基板上に設けられ、ワイヤおよびそのワイヤが接続された配線の一部と半導体チップとを含む領域を囲む封止枠と、封止枠内に注入される樹脂等よりなる封止体とによって構成されている。
【０００６】
回路基板上に設けられた封止枠は、枠内に注入される樹脂等の封止体の流れ出しを防止するダムの働きを有するものである。この構成により、保護の必要となる、ワイヤおよびそのワイヤが接続された配線の一部と半導体チップが封止体により確実に保護される。
【０００７】
従来におけるＣＯＢパッケージの製造方法においては、まず回路基板等の上に、例えばシリコンウエハより製造された半導体チップを配置し、そして、半導体チップの電極と回路基板上の配線とをワイヤボンディング法等の公知の技術を用いて互いに電気的に接続する。
【０００８】
次に、回路基板上に搭載された半導体チップ、ワイヤおよびワイヤが接続された配線の一部を封止樹脂等の封止体により封止する。半導体チップの封止は、回路基板上に搭載された半導体チップ、半導体チップの電極と回路基板の配線とを電気的に接続するワイヤ、そしてワイヤの一端が接続された配線の一部とを含む領域を規定する封止枠を公知の印刷法や搭載法を用いて、回路基板上の所定位置に設けた後、その封止枠内に流動性のある封止樹脂を注入することで行われている。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の製造方法によるＣＯＢ実装の半導体装置では、封止体の流れ出しを防止する封止枠を半導体装置毎に設け、そして、その封止枠内に封止体を注入することで半導体チップの封止を行っている。そのため、個々の半導体装置の外形寸法が、回路基板上に設けられた封止枠により制御されてしまい、半導体装置の小型化が困難となっていた。また、従来の製造方法では、個々の半導体装置を形成する毎に封止枠が設けられるため、コストおよび製造時間が増大するという課題も生じていた。
【００１０】
また、従来の製造方法を用いたＣＯＢ実装の半導体装置を含む半導体モジュールの場合、ＣＯＢ実装に用いられる封止枠は、ＣＯＢ実装の半導体装置と、それに隣接して実装される半導体装置間に形成されたソルダーレジスト上に配置されている。そのため、回路基板上に実装されたＣＯＢ実装の半導体装置と、それに隣接して実装される半導体装置との間に設けられるソルダーレジストの距離は、封止枠の幅およびソルダーレジストのマスクずれ等によって制御されてしまうので、各半導体装置間の距離を一定以上近づけることができず、半導体モジュールの小型化を図ることが困難となっていた。
【００１１】
そこで、本発明においては、コストの削減および製造時間の短縮を可能とし、かつ、小型化されたＣＯＢ実装の半導体装置および半導体モジュールの製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る半導体装置の製造方法の１つは、少なくとも一つの表面に半導体素子と、配線と、一端が半導体素子に他端が配線にそれぞれ接続される導体とが設けられた回路基板上に、半導体素子、導体、および導体の他端が接続された配線の一部を含む領域を規定する、高い熱収縮性材料により形成されたダムを配置する工程と、ダムにより規定された領域内に封止体を導入し、半導体素子、導体および導体の他端が接続された配線の一部とを封止体により封止する工程と、ダムを冷却することで、ダムを封止体から剥離させる工程とから構成されるものである。
【００１３】
また、本発明に係るその他の半導体装置の製造方法は、少なくとも一つの第１表面に第１半導体素子と、第１配線と、一端が第１半導体素子に他端が第１配線にそれぞれ接続される第１導体とが設けられた第１回路基板上に、第１半導体素子、第１導体、および第１導体の他端が接続された第１配線の一部を含む領域を規定する、高い熱収縮性材料により形成されたダムを配置する工程と、ダムにより規定された領域内に封止体を導入し、第１半導体素子、第１導体および第１配線の一部とを前記封止体により封止する工程と、ダムを冷却することで、ダムを封止体から剥離させる工程と、少なくとも一つの第２表面に第２半導体素子と、第２配線と、一端が第２半導体素子に他端が第２配線にそれぞれ接続される第２導体とが設けられた第２回路基板上に、剥離されたダムを配置し、第２回路基板上に配置された剥離されたダムに封止体を導入することで、第２半導体素子と、第２導体と、第２導体の他端が接続された第２配線の一部とを封止体により封止する工程とから構成されるものである。
【００１４】
加えて、本発明に係る半導体モジュールの製造方法の１つは、少なくとも一つの表面に半導体素子と、配線と、一端が半導体素子に他端が配線にそれぞれ接続される導体とが設けられた回路基板上に、半導体素子、導体、および導体の他端が接続された配線の一部を含む領域を規定する、高い熱収縮性材料により形成されたダムを配置する工程と、ダムにより規定された領域内に封止体を導入し、半導体素子、導体および配線の一部とを封止体により封止する工程と、ダムを冷却し、ダムを封止体から剥離させることで、回路基板上に搭載される第１半導体装置を形成する工程と、回路基板上に、第１半導体装置とは所定距離離間して配置される第２半導体装置を搭載する工程ととから構成されるものである。
【００１５】
【発明の実施の形態】
以下、本発明の第１の実施形態について図面を参照して詳細に説明する。
【００１６】
図１（ａ）〜図１（ｄ）は、本発明における半導体装置の製造方法における各工程の断面図であり、図２は、本発明における封止枠のもう一つの構成を説明する封止枠要部の拡大図である。
【００１７】
図１（ａ）に示すように、まず、ガラスエポキシ樹脂等よりなる回路基板１０１を準備する。
【００１８】
この回路基板１０１の表面および裏面には、銅（Ｃｕ）等の導電性膜よりなる配線１０２が形成されており、本実施形態では、回路基板１０１の表面に形成された配線１０２ａと裏面に形成された配線１０２ｂとが回路基板１０１内に形成されたスルーホール１０４によって電気的に接続されている。
【００１９】
また、回路基板１０１表面の配線１０２のうち、回路基板１０１上に搭載された半導体素子１０６の電極との間を電気的に接続する、例えばボンディングワイヤ１０７等の導体が接続される一部以外の配線１０２上には、回路基板１０１上の配線１０２を保護する導体保護層のソルダーレジスト１０３が形成されている。
【００２０】
さらに、本実施形態の回路基板１０１では、半導体素子１０６の搭載予定領域の回路基板１０１表面に、回路基板１０１上の配線１０２が形成されている面よりも低い底面を有する凹部１０５が設けられた構造をしている。
【００２１】
本実施形態における半導体装置の製造方法においては、この凹部１０５内の底面に、例えば銀（Ａｇ）ペーストや絶縁ペースト等からなる固定部材１０８を配置し、この固定部材１０８によって、回路基板１０１上へ半導体素子１０６を固定する。
【００２２】
このため、凹部１０５を有する回路基板１０１を用いる本実施形態によると、配線１０２が形成された面よりも一段低い凹部１０５の底面に半導体素子１０６が搭載され、結果として、凹部１０５を有しない回路基板１０１に搭載されて形成された半導体装置よりも、さらに薄型化した半導体装置を提供することを可能としている。例えば、回路基板１０１表面に形成される凹部１０５の底面が、基板表面の高さから約０．１５ｍｍ程度低い位置にある場合、完成した半導体装置の配線１０２が形成された回路基板１０１表面からの総厚を約０．３ｍｍ程度以内に抑えることが可能である。
【００２３】
このようにして回路基板１０１に半導体素子１０６を搭載した後、半導体素子１０６上の電極と回路基板１０１上の配線１０２とを金（Ａｕ）よりなるボンディングワイヤ１０７等の導体により電気的に接続する。この際、半導体素子１０６の電極と回路基板１０１上の配線１０２とは、周知のワイヤボンディング法によって接続される。
【００２４】
次に、図１（ｂ）に示すように、半導体素子１０６およびボンディングワイヤ１０７、そしてワイヤボンディング１０７が接続される配線１０２の一部を含む領域の周囲、望ましくは封止枠１０９の内壁が配線１０２に接続されたワイヤボンディング１０７の端部から約０．３５ｍｍ以上離間して位置するよう、後工程にて内部に注入される封止体１１０の流れ出しを防止する封止体流出防止ダムの封止枠１０９を回路基板１０１上に設ける。
【００２５】
この回路基板１０１上に設けられる封止枠１０９は、幅が約０．４ｍｍ以上、高さが約０．０８ｍｍ以上であり、後工程で使用される封止体１１０よりも熱収縮性に優れた材料によって形成されていればよい。
【００２６】
本実施形態において、公知のエポキシ樹脂を用いる封止方法を採用する場合においては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）等の金属、または高い粘性を有し、かつ、熱収縮性を高めた樹脂、例えば高粘度のエポキシ樹脂やポリイミド樹脂等により構成される封止枠１０９を使用することができる。
【００２７】
本実施形態では、予め金型等を用いて封止枠１０９を形成し、回路基板１０１の所定の位置に封止枠１０９を固定することで、Ｃｕよりなる封止枠１０９を回路基板１０１上の所定位置に設けている。
【００２８】
この他の封止枠１０９の形成方法としては、封止を行う際に使用される封止体１１０の粘度よりも高い粘度を有する樹脂等を用いて、メタルマスクに開口部を設け、その開口部より封止枠材料を半導体素子１０６の周囲に印刷塗布する公知のスクリーン印刷法や、エアー圧力を利用して封止枠材料を半導体素子１０６の周囲に沿って軌跡を描くように定量吐出して封止枠を形成するディスペンス法等があり、これらの方法を用いて本実施形態の封止枠１０９を形成しても構わない。
【００２９】
次に、回路基板１０１上の所定位置に封止枠１０９を設けた後、封止枠１０９内部に封止体１１０を注入し、封止枠１０９により規定された領域内にある、半導体素子１０６、ボンディングワイヤ１０７および配線１０２の一部を封止体１１０で被覆し、封止を行う。
【００３０】
そして、封止体１１０に対して、約１００〜１８０℃、１〜６時間程度の加熱を行い、封止枠１０９内の封止体１１０を硬化させて、半導体素子１０６等の保護を行う。
【００３１】
なお、本発明の半導体装置の製造方法では、熱収縮性の高い、つまり熱膨張し易い材料によって封止枠１０９を構成している。そのため、回路基板１０１上に予め設けられた本実施形態の封止枠１０９は、この封止体１１０の硬化を行う加熱工程により、外向きの応力を生じ膨張している。
【００３２】
このような封止工程の後、半導体素子１０６が搭載された回路基板１０１は常温（約１８〜３６℃）に戻され、冷却される。
【００３３】
この冷却によって、先の加熱工程で膨張していた封止枠１０９は、内部に注入され硬化された封止体１１０よりも速い速度で収縮する。つまり、封止枠１０９内には外側から内側方向へと向かう応力が生じることとなる。
【００３４】
結果として、封止枠１０９と封止体１１０、および封止枠１０９と回路基板１０１との界面には亀裂が生じ、封止枠１０９が除去される。
【００３５】
これは、封止枠１０９内に注入され硬化される封止体１１０を構成する材料が有する熱収縮性よりも、高い熱収縮性を有する材料にて封止枠１０９を構成し、封止体１１０の注入前に、封止枠１０９を膨張させることで、冷却時に封止枠１０９と封止体１１０との間に生じる応力の差を利用するためである。
【００３６】
以上の工程により、封止枠１０９を持たない、小型化された半導体装置が提供される。
【００３７】
本実施形態における半導体装置の製造方法では、封止体１１０を硬化させる加熱工程を利用し、半導体素子１０６が搭載された回路基板１０１の冷却により生じる、互いに隣接する封止枠１０９と封止体１１０、また封止枠１０９と回路基板１０１との応力の差を用いることで、封止枠１０９と封止体１１０との界面に亀裂を生じさせ、結果、外形寸法を規定する封止枠１０９の除去を行っている。すなわち、本実施形態の半導体装置の製造方法を用いれば、新たな封止枠１０９の除去工程を加えることなく、封止枠１０９を持たない、より小型化された半導体装置を提供することが可能となる。
【００３８】
また、本実施形態により製造される半導体装置では、配線１０２、半導体素子１０６およびボンディングワイヤ１０７、特に、外力の影響を受け易いボンディングワイヤ１０７のうち、回路基板１０１上の配線１０２に接続される部分から半導体素子１０６の電極に接続される部分までが、１つの材料より構成される封止体１１０によって覆われ保護される。
【００３９】
この構成により、本実施形態での半導体装置では、従来の半導体装置において、更なる小型化を図る目的で、配線、半導体素子およびボンディングワイヤを、互いに異なる構成材料で形成した封止枠と封止体とで保護する場合では、封止枠と封止体とで生じる応力の差によって引き起こされる恐れのあった、ボンディングワイヤ１０７の切断や脱離を防止することが可能となる。この結果、小型化を図りつつ、より信頼性の高い半導体装置を提供することが可能となる。
【００４０】
加えて、本実施形態における半導体装置の製造方法のうち、Ｃｕ等により構成される封止枠１０９を回路基板１０１上に搭載して設ける製造方法においては、従来、個々の半導体装置毎に準備される必要のあった封止枠１０９を複数の半導体装置に対して繰り返し使用することが可能となる。結果として、より低いコストで半導体装置を製造することが可能となる。
【００４１】
つまり、本発明における半導体装置の製造方法によれば、コストの削減および製造時間の短縮を可能とし、かつ、小型化されたＣＯＢ実装の半導体装置を提供することが可能となる。
【００４２】
本実施形態の半導体装置の製造方法では、封止体１１０の硬化を行う加熱工程により封止枠１０９を膨張させる方法を例に挙げて説明を行ったが、封止体１１０を硬化させる前であれば、封止枠１０９を膨張させるための加熱はいつ行われてもよい。
【００４３】
また、本実施形態においては、回路基板１０１の加熱を行い、加熱を止めた後、回路基板１０１を常温に戻して封止枠１０９の除去を行ったが、常温にて封止体１１０の硬化までを行い、その後、回路基板１０１を常温以下に冷却することで封止枠１０９に応力を生じさせ封止枠１０９の除去を行ってもよい。
【００４４】
なお、本実施形態においては、封止体１１０の流れ出しを防止する封止枠１０９を１つの部材により構成する場合を例に挙げて説明を行ったが、封止枠１０９の構成については、これに限られるものではない。
【００４５】
本実施形態におけるこの他の封止枠１０９としては、図２に示すように、回路基板１０１と封止体１１０とに接する第１部材２０１、そして、回路基板１０１および封止体１１０とは離間し、かつ、第１部材２０１には接して配置される第２部材２０２といった複数の部材より構成された封止枠１０９を使用することも可能である。
【００４６】
但し、外壁側に設けられた第２部材２０２は、内壁側に設けられた第１部材２０１の熱収縮性よりも小さい熱収縮性を有する材料によって形成されていることが好ましい。
【００４７】
各部材に用いられる材料の具体例としては、内壁側に設けられる第１部材をＡｌとする場合、封止枠１０９の冷却時における第１部材２０１と第２部材２０２との界面に加わる応力を考慮して、第２部材の材料としてはＣｕ等を用いることが望ましい。
【００４８】
このように、単一部材ではなく、複数の異なる熱収縮性を有した部材からなる多重構造の封止枠１０９を使用することで、回路基板１０１を冷却した際、封止枠１０９内部に生じる応力の方向を制御することが可能となる。つまり、熱収縮性の高い第１部材から熱収縮性の低い第２部材の方向へ、封止枠１０９を回路基板１０１および封止体１１０から脱離する方向へ応力の方向が制御される。
【００４９】
結果として、回路基板１０１および封止体１１０の接着界面で、封止枠１０９が更に確実に剥離されるようになる。
【００５０】
次に、図３（ａ）〜（ｄ）を用いて、本発明における半導体モジュールの製造方法を説明する。
【００５１】
図３（ａ）〜（ｂ）は、本発明における半導体モジュールの製造方法における各工程の断面図である。また、第１の実施形態で示した記号と同一記号は同一物、若しくは相当部分を示すものである。
【００５２】
まず、図３（ａ）に示すように、先に説明した半導体装置の製造方法の場合と同様、表面に配線１０２が形成され、配線１０２を保護するソルダーレジスト１０３と凹部１０５とが形成された回路基板１０１を準備し、凹部１０５内の所定の位置に半導体素子１０６を搭載する。その後、半導体素子１０５の電極と、回路基板１０１上の配線１０２とをワイヤボンディング法等を用いて電気的に接続する。
【００５３】
半導体モジュールを製造する場合、回路基板１０２上には、ＣＯＢ半導体装置を搭載する所定領域に隣接して、例えば、リードフレーム等を有する、ＱＦＰ、ＳＯＰといった表面実装型の半導体装置３０２が搭載されるべき領域３０１がソルダーレジスト１０３が除去されて設けられている。領域３０１においては、半導体装置３０２と電気的に接続される回路基板１０１上の配線１０２がソルダーレジスト１０３より露出されて配置されている。
【００５４】
ここで、本実施形態においては、回路基板１０１上に設けられる、互いに隣接する２つの半導体装置１０６，３０２の搭載予定領域間の距離は、０．２ｍｍ程度以上離間していることが望ましい。
【００５５】
これは、それぞれの領域を形成するためのソルダーレジストの除去時のマスクずれや、表面実装型半導体装置を搭載する際の半導体装置の搭載位置のずれを加味して決定されるものであり、半導体モジュールを構成する半導体装置により適宜決められるものである。
【００５６】
次に、図３（ｂ）に示すように、回路基板１０２上の所定位置に搭載された半導体素子１０６およびボンディングワイヤ１０７、配線１０２の一部の周囲に、封止体１１０の流れ出しを防止する封止枠１０９を回路基板１０１上に配置する。
【００５７】
このとき、回路基板１０１上に設けられる封止枠１０９は、先の半導体装置の製造方法の場合と同様に、後工程で内部に注入される封止体１１０よりも高い熱収縮性を有する材料にて形成されている。また、封止枠１０９の高さ、および幅についても、先の場合と同様、高さ０．３ｍｍ程度、幅１ｍｍ程度である。
【００５８】
本発明の半導体モジュールの製造方法における封止枠１０９の形成方法では、先に説明したような搭置法や印刷法、ディスペンス法等の形成方法を採用することができる。但し、図３（ｂ）に示すように、隣接する搭載予定領域間の距離が短く、封止枠１０９の設置位置にソルダーレジストによる段差が生じる場合等においては、印刷法、およびディスペンス法といった段差被覆性の高い封止枠１０９形成方法を採用することが望ましい。
【００５９】
このようにして封止枠１０９を設置した後、図３（ｃ）に示すように、封止枠１０９内部に封止体１１０を注入し、封止枠１０９によって規定された領域内の、半導体素子１０６、ボンディングワイヤ１０７および配線１０２の一部を封止体１１０で被覆する。
【００６０】
そして、封止体１１０に対して、約１００〜１８０℃、１〜６時間程度の加熱を行い、封止体１１０を硬化させる。これにより、半導体素子１０６等の保護を行う。
【００６１】
なお、本半導体モジュールの製造方法においても、封止体１１０の硬化を行う加熱工程により、熱収縮性の高い封止枠１０９が膨張している。そのため、加熱工程後に行われる回路基板１０１の冷却時に封止枠１０９内部に応力が生じ、結果として、封止枠１０９と封止体１１０とが剥離され、封止枠１０９が回路基板１０１より除去される。
【００６２】
このようにして回路基板１０１に、半導体モジュールを構成する１つの半導体装置が搭載される。
【００６３】
ＣＯＢ半導体装置の搭載後、本半導体モジュールの製造方法では、図３（ｄ）に示すように、隣接するもう１つの半導体装置の搭載予定領域に、例えば、ＱＦＰやＳＯＰといったリードフレームタイプの表面実装型の半導体装置３０２を搭載し、所望の半導体モジュールを完成させる。
【００６４】
このような本発明における半導体モジュールの製造方法によれば、先に回路基板１０１上に搭載されるＣＯＢ半導体装置の封止を行う際に用いられる封止枠１０９の一部が隣接して搭載される半導体装置の搭載予定領域３０１に掛かる場合においても、封止体１１０を硬化するための加熱、および冷却工程により、封止体１１０よりも高い熱収縮性を有する材料にて形成された封止枠１０９は回路基板１０１より除去される。そのため、封止枠１０９のための幅を考慮する必要がなくなり、結果として、半導体モジュールを構成するＣＯＢ半導体装置とその他の半導体装置との間の距離を最小に設定することが可能となる。つまり、半導体モジュール全体の占有面積を縮小することが可能となる。
【００６５】
つまり、先に説明した半導体装置の製造方法同様、本発明における半導体モジュールの製造方法によれば、コストの削減および製造時間の短縮を可能とし、かつ、小型化されたＣＯＢ実装を含む半導体モジュールを提供することが可能となる。
【００６６】
【発明の効果】
以上説明したように、本発明における半導体装置の製造方法では、封止体１１０を硬化させる加熱工程を利用し、半導体素子１０６が搭載された回路基板１０１の冷却により生じる、互いに隣接する封止枠１０９と封止体１１０との応力の差を用いることで、新たな封止枠１０９の除去工程を加えることなく、封止枠１０９を持たない、より小型化された半導体装置および半導体モジュールを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の各工程を示す断面図である。
【図２】本発明の半導体装置の製造方法における封止枠のもう１つの構成例を示す断面図である。
【図３】本発明の半導体モジュールの製造方法における各工程を示す断面図である。
【符号の説明】
１０１ 回路基板
１０２ａ，１０２ｂ パターン配線
１０３ ソルダーレジスト
１０４ スルーホール
１０５ 凹部
１０６ 半導体素子
１０７ ボンディングワイヤ
１０８ 接着部材
１０９ 封止枠
１１０ 封止体

Claims (14)

  1. 少なくとも１つの表面に半導体素子と、配線と、一端が前記半導体素子に他端が前記配線にそれぞれ接続される導体とが設けられた回路基板上に、前記半導体素子、前記導体、および前記導体の他端が接続された前記配線の一部を含む領域を規定する、第１の熱収縮性を有する材料により形成された封止枠を配置する工程と、
    前記封止枠により規定された領域内に前記第１の熱収縮性よりも小さい第２の熱収縮性を有する封止体を導入し、前記半導体素子、前記導体および前記導体の他端が接続された前記配線の一部とを前記封止体により封止する工程と、
    前記封止枠および前記封止体とを冷却することで、該封止枠と該封止体とを離間させる工程と、
    前記封止枠を前記回路基板から剥離させる工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記離間させる工程は、前記封止体と前記封止枠とに生じる応力の差を利用することを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記封止体を導入し、前記配線の一部、前記導体および前記半導体素子とを前記封止体により封止する工程は、前記回路基板および前記封止枠を加熱して行われることを特徴とする半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、前記回路基板および前記封止枠は、１００℃以上加熱されていることを特徴とする半導体装置の製造方法。
  5. 請求項３記載の半導体装置の製造方法において、前記封止枠を剥離させる工程は、１８〜３６℃で行われることを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、前記封止枠は、金属により形成されていることを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、前記回路基板の表面には凹部が形成されており、前記半導体素子は前記凹部の底面上に配置されていることを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、前記封止枠は、前記回路基板および前記封止体に接する第１部材と、前記第１部材に接する第２部材とから構成されており、前記第１部材は前記第２部材の熱収縮性よりも高い熱収縮性を有する材料により形成されていることを特徴とする半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、前記封止体は熱硬化性を有するエポキシ樹脂であることを特徴とする半導体装置の製造方法。
  10. 請求項１記載の半導体装置の製造方法において、前記封止枠が配置される前記回路基板の表面からの該封止枠の高さは、１．０ｍｍ以内であることを特徴とする半導体装置の製造方法。
  11. 請求項１記載の半導体装置の製造方法において、前記封止枠は前記半導体素子の周囲を取り囲むように配置されていることを特徴とする半導体装置の製造方法。
  12. 第１表面を有する第１回路基板であって、前記第１表面に第１半導体素子と、第１配線と、一端が前記第１半導体素子に他端が前記第１配線にそれぞれ接続される第１導体とが設けられた第１回路基板上に、前記第１半導体素子、前記第１導体、および前記第１導体の他端が接続された前記第１配線の一部を含む領域を規定する、第１の熱収縮性を有する材料により形成された封止枠を配置する工程と、
    前記封止枠により規定された領域内に前記第１の熱収縮性よりも小さい第２の熱収縮性を有する封止体を導入し、前記第１半導体素子、前記第１導体および前記第１配線の一部とを前記封止体により封止する工程と、
    前記封止枠および前記封止体とを冷却することで、該封止枠と該封止体とを剥離させる工程と、
    前記封止枠を前記第１回路基板から剥離させる工程と、
    第２表面を有し、前記第１回路基板とは異なる第２回路基板であって、該第２表面に第２半導体素子と、第２配線と、一端が第２半導体素子に他端が第２配線にそれぞれ接続される第２導体とが設けられた前記第２回路基板上に、前記剥離された封止枠を配置し、前記第２回路基板上に配置された前記剥離された封止枠に封止体を導入することで、前記第２半導体素子と、前記第２導体と、前記第２導体の他端が接続された前記第２配線の一部とを前記封止体により封止する工程とを有することを特徴とする半導体装置の製造方法。
  13. 複数の半導体素子が設けられる回路基板であって、第１半導体素子と、第１配線と、一端が前記第１半導体素子に他端が前記第１配線にそれぞれ接続される第１導体とが設けられた前記回路基板上に、前記第１半導体素子、前記第１導体、および前記第１導体の他端が接続された前記第１配線の一部を含む領域を規定する、第１の熱収縮性を有する材料により形成された封止枠を配置する工程と、
    前記封止枠により規定された領域内に前記第１の熱収縮性よりも小さい第２の熱収縮性を有する封止体を導入し、前記第１半導体素子、前記第１導体および前記第１配線の一部とを前記封止体により封止する工程と、
    前記封止枠および前記封止体とを冷却することで、該封止枠と該封止体とを剥離させる工程と、
    前記封止枠を前記回路基板から剥離させる工程と、
    前記第１半導体素子とは異なる第２半導体素子と、第２配線と、一端が第２半導体素子に他端が第２配線にそれぞれ接続される第２導体とが設けられた前記回路基板上に、前記剥離された封止枠を配置し、前記回路基板上に配置された前記剥離された封止枠に封止体を導入することで、前記第２半導体素子と、前記第２導体と、前記第２導体の他端が接続された前記第２配線の一部とを前記封止体により封止する工程とを有することを特徴とする半導体装置の製造方法。
  14. 少なくとも一つの表面に半導体素子と、配線と、一端が前記半導体素子に他端が前記配線にそれぞれ接続される導体とが設けられた回路基板上に前記半導体素子、前記導体、および前記導体の他端が接続された前記配線の一部を含む領域を規定する、第１の熱収縮性を有する材料により形成された封止枠を配置する工程と、
    前記封止枠により規定された領域内に前記第１の熱収縮性よりも小さい第２の熱収縮性を有する封止体を導入し、前記半導体素子、前記導体および前記配線の一部とを前記封止体により封止する工程と、
    前記封止枠および前記封止体を冷却して該封止枠と該封止体とを離間させる工程と、
    前記封止枠を前記回路基板から剥離させることで、該回路基板上に搭載される第１半導体装置を形成する工程と、
    前記回路基板上に、前記第１半導体装置とは所定距離離間して配置される第２半導体装置を搭載する工程とを有することを特徴とする半導体モジュールの製造方法。
JP2002083366A 2002-03-25 2002-03-25 半導体装置の製造方法および半導体モジュールの製造方法 Expired - Fee Related JP3893301B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002083366A JP3893301B2 (ja) 2002-03-25 2002-03-25 半導体装置の製造方法および半導体モジュールの製造方法
US10/259,443 US6773966B2 (en) 2002-03-25 2002-09-30 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002083366A JP3893301B2 (ja) 2002-03-25 2002-03-25 半導体装置の製造方法および半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2003282797A JP2003282797A (ja) 2003-10-03
JP3893301B2 true JP3893301B2 (ja) 2007-03-14

Family

ID=28035789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002083366A Expired - Fee Related JP3893301B2 (ja) 2002-03-25 2002-03-25 半導体装置の製造方法および半導体モジュールの製造方法

Country Status (2)

Country Link
US (1) US6773966B2 (ja)
JP (1) JP3893301B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998077B (zh) * 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
JP2006100489A (ja) * 2004-09-29 2006-04-13 Ricoh Co Ltd プリント基板及びそのプリント基板を用いた電子ユニット並びに樹脂流出防止用ダムの形成方法
CN100463157C (zh) * 2006-07-10 2009-02-18 南茂科技股份有限公司 防止粘晶胶污染芯片焊垫的封装构造及其基板
JP4978244B2 (ja) * 2007-03-08 2012-07-18 富士通株式会社 半導体装置及びその製造方法
JP4438006B2 (ja) * 2007-03-30 2010-03-24 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
CN104392968B (zh) * 2008-11-21 2018-05-18 先进封装技术私人有限公司 半导体基板
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
US9406596B2 (en) 2013-02-21 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Molding compound structure
CN109742034A (zh) * 2014-01-26 2019-05-10 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
CN103794576A (zh) * 2014-01-26 2014-05-14 清华大学 一种封装结构及封装方法
CN106449561B (zh) * 2016-11-27 2018-09-28 乐清市风杰电子科技有限公司 一种具有散热结构的晶圆封装
JP7313315B2 (ja) * 2020-05-19 2023-07-24 三菱電機株式会社 半導体装置の製造方法及び電力制御回路の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5245198A (en) * 1990-10-12 1993-09-14 Sharp Kabushiki Kaisha Optoelectronic device, metal mold for manufacturing the device and manufacturing method of the device using the metal mold
US6359335B1 (en) * 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5780924A (en) * 1996-05-07 1998-07-14 Lsi Logic Corporation Integrated circuit underfill reservoir
US6083768A (en) * 1996-09-06 2000-07-04 Micron Technology, Inc. Gravitationally-assisted control of spread of viscous material applied to semiconductor assembly components
US5936310A (en) * 1996-11-12 1999-08-10 Micron Technology, Inc. De-wetting material for glob top applications
NL1004651C2 (nl) * 1996-11-29 1998-06-03 Nedcard Werkwijze voor het inkapselen van een chip op een drager.
JP2000012609A (ja) * 1998-06-17 2000-01-14 Shinko Electric Ind Co Ltd 回路基板への半導体チップの実装方法
JP2000031339A (ja) 1998-07-16 2000-01-28 Matsushita Electric Ind Co Ltd 耐雷型伝送体及びそれを搭載した端末網制御装置
US6627478B2 (en) * 1999-05-24 2003-09-30 Tessera, Inc. Method of making a microelectronic assembly with multiple lead deformation using differential thermal expansion/contraction
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods

Also Published As

Publication number Publication date
US6773966B2 (en) 2004-08-10
JP2003282797A (ja) 2003-10-03
US20030178709A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
JP3398721B2 (ja) 半導体パッケージ及びその製造方法
KR100596549B1 (ko) 반도체장치와그제조방법및반도체패키지
KR100336329B1 (ko) 반도체장치의제조방법
US7268436B2 (en) Electronic device with cavity and a method for producing the same
JP3416737B2 (ja) 半導体パッケージの製造方法
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
JP2000323616A (ja) 半導体パッケージ及びその製造方法
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
WO2013078751A1 (en) No-exposed-pad ball grid array (bga) packaging structures and method for manufacturing the same
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
US6329228B1 (en) Semiconductor device and method of fabricating the same
KR20080075482A (ko) 반도체 장치의 제조 방법
KR20060042872A (ko) 반도체장치의 실장 방법
WO2013075384A1 (en) Ball grid array (bga) packaging structures and method for manufacruring the same
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
US6281045B1 (en) Semiconductor apparatus, manufacturing method thereof and electronic apparatus
KR20000050486A (ko) 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
US20040173903A1 (en) Thin type ball grid array package
JPH11186304A (ja) 混成集積回路装置の製造方法
JP2002270627A (ja) 半導体装置の製造方法
JP2008060160A (ja) 樹脂封止型半導体装置の製造方法
JP2008235615A (ja) 配線基板、それを用いた半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060630

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees