JP2003282797A - 半導体装置および半導体モジュールの製造方法 - Google Patents
半導体装置および半導体モジュールの製造方法Info
- Publication number
- JP2003282797A JP2003282797A JP2002083366A JP2002083366A JP2003282797A JP 2003282797 A JP2003282797 A JP 2003282797A JP 2002083366 A JP2002083366 A JP 2002083366A JP 2002083366 A JP2002083366 A JP 2002083366A JP 2003282797 A JP2003282797 A JP 2003282797A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- wiring
- dam
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 187
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 238000007789 sealing Methods 0.000 claims abstract description 176
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000001816 cooling Methods 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000002654 heat shrinkable material Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000000565 sealant Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 6
- 238000007639 printing Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 回路基板に直接実装されるＣＯＢ実装型の半
導体装置、およびそれらを含む半導体モジュールににお
いて、コストの削減および製造時間の短縮を可能とし、
かつ、小型化されたＣＯＢ実装の半導体装置および半導
体モジュールの製造方法を提供することを目的とする。 【構成】 回路基板１０１上に搭載された半導体素子１
０６と、回路基板１０１の表面上に形成された配線１０
２と、半導体素子１０６と配線１０２とを電気的に接続
する導体１０７とを有し、半導体素子１０６、導体１０
７、および導体１０７の一端が接続された配線１０２の
一部を含む領域を規定する、高い熱収縮性材料により形
成されたダム１０９を回路基板１０１表面上に配置する
工程と、ダム１０９により規定された領域内に封止体１
１０を導入し、半導体素子１０６、導体１０７および導
体１０７の一端が接続された配線１０２の一部とを封止
体１１０により封止する工程と、ダム１０９を冷却する
ことで、ダム１０９を剥離させる工程とにより構成され
る。
導体装置、およびそれらを含む半導体モジュールににお
いて、コストの削減および製造時間の短縮を可能とし、
かつ、小型化されたＣＯＢ実装の半導体装置および半導
体モジュールの製造方法を提供することを目的とする。 【構成】 回路基板１０１上に搭載された半導体素子１
０６と、回路基板１０１の表面上に形成された配線１０
２と、半導体素子１０６と配線１０２とを電気的に接続
する導体１０７とを有し、半導体素子１０６、導体１０
７、および導体１０７の一端が接続された配線１０２の
一部を含む領域を規定する、高い熱収縮性材料により形
成されたダム１０９を回路基板１０１表面上に配置する
工程と、ダム１０９により規定された領域内に封止体１
１０を導入し、半導体素子１０６、導体１０７および導
体１０７の一端が接続された配線１０２の一部とを封止
体１１０により封止する工程と、ダム１０９を冷却する
ことで、ダム１０９を剥離させる工程とにより構成され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
半導体モジュールの製造方法に関し、特に、表面に配線
等が形成された回路基板上に半導体チップが直接搭載さ
れる半導体装置およびその半導体装置が用いられる半導
体モジュールの製造方法に関する。
半導体モジュールの製造方法に関し、特に、表面に配線
等が形成された回路基板上に半導体チップが直接搭載さ
れる半導体装置およびその半導体装置が用いられる半導
体モジュールの製造方法に関する。
【０００２】
【従来の技術】近年、電子機器分野においては、機器の
小型化、軽量化、薄型化等のニーズが日々高まってお
り、それに伴い、これらの電子機器を構成する半導体装
置においても、半導体装置の小型化、軽量化および薄型
化が求められるようになってきている。
小型化、軽量化、薄型化等のニーズが日々高まってお
り、それに伴い、これらの電子機器を構成する半導体装
置においても、半導体装置の小型化、軽量化および薄型
化が求められるようになってきている。
【０００３】これらの要求を満たす半導体装置の実装技
術の１つとして、現在、半導体チップを配線等が形成さ
れた回路基板上に直接搭載する、ＣＯＢ（Ｃｈｉｐ Ｏ
ｎ Ｂｏａｒｄ）と呼ばれる実装技術が実用化されてい
る。
術の１つとして、現在、半導体チップを配線等が形成さ
れた回路基板上に直接搭載する、ＣＯＢ（Ｃｈｉｐ Ｏ
ｎ Ｂｏａｒｄ）と呼ばれる実装技術が実用化されてい
る。
【０００４】以下に、従来のＣＯＢ実装技術を用いたＣ
ＯＢパッケージについて説明する。
ＯＢパッケージについて説明する。
【０００５】従来のＣＯＢパッケージは、表面に配線が
形成された回路基板と、回路基板上に配置された半導体
チップと、半導体チップの電極と回路基板表面上の配線
とを電気的に接続する導体であるワイヤと、回路基板上
に設けられ、ワイヤおよびそのワイヤが接続された配線
の一部と半導体チップとを含む領域を囲む封止枠と、封
止枠内に注入される樹脂等よりなる封止体とによって構
成されている。
形成された回路基板と、回路基板上に配置された半導体
チップと、半導体チップの電極と回路基板表面上の配線
とを電気的に接続する導体であるワイヤと、回路基板上
に設けられ、ワイヤおよびそのワイヤが接続された配線
の一部と半導体チップとを含む領域を囲む封止枠と、封
止枠内に注入される樹脂等よりなる封止体とによって構
成されている。
【０００６】回路基板上に設けられた封止枠は、枠内に
注入される樹脂等の封止体の流れ出しを防止するダムの
働きを有するものである。この構成により、保護の必要
となる、ワイヤおよびそのワイヤが接続された配線の一
部と半導体チップが封止体により確実に保護される。
注入される樹脂等の封止体の流れ出しを防止するダムの
働きを有するものである。この構成により、保護の必要
となる、ワイヤおよびそのワイヤが接続された配線の一
部と半導体チップが封止体により確実に保護される。
【０００７】従来におけるＣＯＢパッケージの製造方法
においては、まず回路基板等の上に、例えばシリコンウ
エハより製造された半導体チップを配置し、そして、半
導体チップの電極と回路基板上の配線とをワイヤボンデ
ィング法等の公知の技術を用いて互いに電気的に接続す
る。
においては、まず回路基板等の上に、例えばシリコンウ
エハより製造された半導体チップを配置し、そして、半
導体チップの電極と回路基板上の配線とをワイヤボンデ
ィング法等の公知の技術を用いて互いに電気的に接続す
る。
【０００８】次に、回路基板上に搭載された半導体チッ
プ、ワイヤおよびワイヤが接続された配線の一部を封止
樹脂等の封止体により封止する。半導体チップの封止
は、回路基板上に搭載された半導体チップ、半導体チッ
プの電極と回路基板の配線とを電気的に接続するワイ
ヤ、そしてワイヤの一端が接続された配線の一部とを含
む領域を規定する封止枠を公知の印刷法や搭載法を用い
て、回路基板上の所定位置に設けた後、その封止枠内に
流動性のある封止樹脂を注入することで行われている。
プ、ワイヤおよびワイヤが接続された配線の一部を封止
樹脂等の封止体により封止する。半導体チップの封止
は、回路基板上に搭載された半導体チップ、半導体チッ
プの電極と回路基板の配線とを電気的に接続するワイ
ヤ、そしてワイヤの一端が接続された配線の一部とを含
む領域を規定する封止枠を公知の印刷法や搭載法を用い
て、回路基板上の所定位置に設けた後、その封止枠内に
流動性のある封止樹脂を注入することで行われている。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
製造方法によるＣＯＢ実装の半導体装置では、封止体の
流れ出しを防止する封止枠を半導体装置毎に設け、そし
て、その封止枠内に封止体を注入することで半導体チッ
プの封止を行っている。そのため、個々の半導体装置の
外形寸法が、回路基板上に設けられた封止枠により制御
されてしまい、半導体装置の小型化が困難となってい
た。また、従来の製造方法では、個々の半導体装置を形
成する毎に封止枠が設けられるため、コストおよび製造
時間が増大するという課題も生じていた。
製造方法によるＣＯＢ実装の半導体装置では、封止体の
流れ出しを防止する封止枠を半導体装置毎に設け、そし
て、その封止枠内に封止体を注入することで半導体チッ
プの封止を行っている。そのため、個々の半導体装置の
外形寸法が、回路基板上に設けられた封止枠により制御
されてしまい、半導体装置の小型化が困難となってい
た。また、従来の製造方法では、個々の半導体装置を形
成する毎に封止枠が設けられるため、コストおよび製造
時間が増大するという課題も生じていた。
【００１０】また、従来の製造方法を用いたＣＯＢ実装
の半導体装置を含む半導体モジュールの場合、ＣＯＢ実
装に用いられる封止枠は、ＣＯＢ実装の半導体装置と、
それに隣接して実装される半導体装置間に形成されたソ
ルダーレジスト上に配置されている。そのため、回路基
板上に実装されたＣＯＢ実装の半導体装置と、それに隣
接して実装される半導体装置との間に設けられるソルダ
ーレジストの距離は、封止枠の幅およびソルダーレジス
トのマスクずれ等によって制御されてしまうので、各半
導体装置間の距離を一定以上近づけることができず、半
導体モジュールの小型化を図ることが困難となってい
た。
の半導体装置を含む半導体モジュールの場合、ＣＯＢ実
装に用いられる封止枠は、ＣＯＢ実装の半導体装置と、
それに隣接して実装される半導体装置間に形成されたソ
ルダーレジスト上に配置されている。そのため、回路基
板上に実装されたＣＯＢ実装の半導体装置と、それに隣
接して実装される半導体装置との間に設けられるソルダ
ーレジストの距離は、封止枠の幅およびソルダーレジス
トのマスクずれ等によって制御されてしまうので、各半
導体装置間の距離を一定以上近づけることができず、半
導体モジュールの小型化を図ることが困難となってい
た。
【００１１】そこで、本発明においては、コストの削減
および製造時間の短縮を可能とし、かつ、小型化された
ＣＯＢ実装の半導体装置および半導体モジュールの製造
方法を提供することを目的とする。
および製造時間の短縮を可能とし、かつ、小型化された
ＣＯＢ実装の半導体装置および半導体モジュールの製造
方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体装置の製造方法の１つは、少な
くとも一つの表面に半導体素子と、配線と、一端が半導
体素子に他端が配線にそれぞれ接続される導体とが設け
られた回路基板上に、半導体素子、導体、および導体の
他端が接続された配線の一部を含む領域を規定する、高
い熱収縮性材料により形成されたダムを配置する工程
と、ダムにより規定された領域内に封止体を導入し、半
導体素子、導体および導体の他端が接続された配線の一
部とを封止体により封止する工程と、ダムを冷却するこ
とで、ダムを封止体から剥離させる工程とから構成され
るものである。
に、本発明に係る半導体装置の製造方法の１つは、少な
くとも一つの表面に半導体素子と、配線と、一端が半導
体素子に他端が配線にそれぞれ接続される導体とが設け
られた回路基板上に、半導体素子、導体、および導体の
他端が接続された配線の一部を含む領域を規定する、高
い熱収縮性材料により形成されたダムを配置する工程
と、ダムにより規定された領域内に封止体を導入し、半
導体素子、導体および導体の他端が接続された配線の一
部とを封止体により封止する工程と、ダムを冷却するこ
とで、ダムを封止体から剥離させる工程とから構成され
るものである。
【００１３】また、本発明に係るその他の半導体装置の
製造方法は、少なくとも一つの第１表面に第１半導体素
子と、第１配線と、一端が第１半導体素子に他端が第１
配線にそれぞれ接続される第１導体とが設けられた第１
回路基板上に、第１半導体素子、第１導体、および第１
導体の他端が接続された第１配線の一部を含む領域を規
定する、高い熱収縮性材料により形成されたダムを配置
する工程と、ダムにより規定された領域内に封止体を導
入し、第１半導体素子、第１導体および第１配線の一部
とを前記封止体により封止する工程と、ダムを冷却する
ことで、ダムを封止体から剥離させる工程と、少なくと
も一つの第２表面に第２半導体素子と、第２配線と、一
端が第２半導体素子に他端が第２配線にそれぞれ接続さ
れる第２導体とが設けられた第２回路基板上に、剥離さ
れたダムを配置し、第２回路基板上に配置された剥離さ
れたダムに封止体を導入することで、第２半導体素子
と、第２導体と、第２導体の他端が接続された第２配線
の一部とを封止体により封止する工程とから構成される
ものである。
製造方法は、少なくとも一つの第１表面に第１半導体素
子と、第１配線と、一端が第１半導体素子に他端が第１
配線にそれぞれ接続される第１導体とが設けられた第１
回路基板上に、第１半導体素子、第１導体、および第１
導体の他端が接続された第１配線の一部を含む領域を規
定する、高い熱収縮性材料により形成されたダムを配置
する工程と、ダムにより規定された領域内に封止体を導
入し、第１半導体素子、第１導体および第１配線の一部
とを前記封止体により封止する工程と、ダムを冷却する
ことで、ダムを封止体から剥離させる工程と、少なくと
も一つの第２表面に第２半導体素子と、第２配線と、一
端が第２半導体素子に他端が第２配線にそれぞれ接続さ
れる第２導体とが設けられた第２回路基板上に、剥離さ
れたダムを配置し、第２回路基板上に配置された剥離さ
れたダムに封止体を導入することで、第２半導体素子
と、第２導体と、第２導体の他端が接続された第２配線
の一部とを封止体により封止する工程とから構成される
ものである。
【００１４】加えて、本発明に係る半導体モジュールの
製造方法の１つは、少なくとも一つの表面に半導体素子
と、配線と、一端が半導体素子に他端が配線にそれぞれ
接続される導体とが設けられた回路基板上に、半導体素
子、導体、および導体の他端が接続された配線の一部を
含む領域を規定する、高い熱収縮性材料により形成され
たダムを配置する工程と、ダムにより規定された領域内
に封止体を導入し、半導体素子、導体および配線の一部
とを封止体により封止する工程と、ダムを冷却し、ダム
を封止体から剥離させることで、回路基板上に搭載され
る第１半導体装置を形成する工程と、回路基板上に、第
１半導体装置とは所定距離離間して配置される第２半導
体装置を搭載する工程ととから構成されるものである。
製造方法の１つは、少なくとも一つの表面に半導体素子
と、配線と、一端が半導体素子に他端が配線にそれぞれ
接続される導体とが設けられた回路基板上に、半導体素
子、導体、および導体の他端が接続された配線の一部を
含む領域を規定する、高い熱収縮性材料により形成され
たダムを配置する工程と、ダムにより規定された領域内
に封止体を導入し、半導体素子、導体および配線の一部
とを封止体により封止する工程と、ダムを冷却し、ダム
を封止体から剥離させることで、回路基板上に搭載され
る第１半導体装置を形成する工程と、回路基板上に、第
１半導体装置とは所定距離離間して配置される第２半導
体装置を搭載する工程ととから構成されるものである。
【００１５】
【発明の実施の形態】以下、本発明の第１の実施形態に
ついて図面を参照して詳細に説明する。
ついて図面を参照して詳細に説明する。
【００１６】図１（ａ）〜図１（ｄ）は、本発明におけ
る半導体装置の製造方法における各工程の断面図であ
り、図２は、本発明における封止枠のもう一つの構成を
説明する封止枠要部の拡大図である。
る半導体装置の製造方法における各工程の断面図であ
り、図２は、本発明における封止枠のもう一つの構成を
説明する封止枠要部の拡大図である。
【００１７】図１（ａ）に示すように、まず、ガラスエ
ポキシ樹脂等よりなる回路基板１０１を準備する。
ポキシ樹脂等よりなる回路基板１０１を準備する。
【００１８】この回路基板１０１の表面および裏面に
は、銅（Ｃｕ）等の導電性膜よりなる配線１０２が形成
されており、本実施形態では、回路基板１０１の表面に
形成された配線１０２ａと裏面に形成された配線１０２
ｂとが回路基板１０１内に形成されたスルーホール１０
４によって電気的に接続されている。
は、銅（Ｃｕ）等の導電性膜よりなる配線１０２が形成
されており、本実施形態では、回路基板１０１の表面に
形成された配線１０２ａと裏面に形成された配線１０２
ｂとが回路基板１０１内に形成されたスルーホール１０
４によって電気的に接続されている。
【００１９】また、回路基板１０１表面の配線１０２の
うち、回路基板１０１上に搭載された半導体素子１０６
の電極との間を電気的に接続する、例えばボンディング
ワイヤ１０７等の導体が接続される一部以外の配線１０
２上には、回路基板１０１上の配線１０２を保護する導
体保護層のソルダーレジスト１０３が形成されている。
うち、回路基板１０１上に搭載された半導体素子１０６
の電極との間を電気的に接続する、例えばボンディング
ワイヤ１０７等の導体が接続される一部以外の配線１０
２上には、回路基板１０１上の配線１０２を保護する導
体保護層のソルダーレジスト１０３が形成されている。
【００２０】さらに、本実施形態の回路基板１０１で
は、半導体素子１０６の搭載予定領域の回路基板１０１
表面に、回路基板１０１上の配線１０２が形成されてい
る面よりも低い底面を有する凹部１０５が設けられた構
造をしている。
は、半導体素子１０６の搭載予定領域の回路基板１０１
表面に、回路基板１０１上の配線１０２が形成されてい
る面よりも低い底面を有する凹部１０５が設けられた構
造をしている。
【００２１】本実施形態における半導体装置の製造方法
においては、この凹部１０５内の底面に、例えば銀（Ａ
ｇ）ペーストや絶縁ペースト等からなる固定部材１０８
を配置し、この固定部材１０８によって、回路基板１０
１上へ半導体素子１０６を固定する。
においては、この凹部１０５内の底面に、例えば銀（Ａ
ｇ）ペーストや絶縁ペースト等からなる固定部材１０８
を配置し、この固定部材１０８によって、回路基板１０
１上へ半導体素子１０６を固定する。
【００２２】このため、凹部１０５を有する回路基板１
０１を用いる本実施形態によると、配線１０２が形成さ
れた面よりも一段低い凹部１０５の底面に半導体素子１
０６が搭載され、結果として、凹部１０５を有しない回
路基板１０１に搭載されて形成された半導体装置より
も、さらに薄型化した半導体装置を提供することを可能
としている。例えば、回路基板１０１表面に形成される
凹部１０５の底面が、基板表面の高さから約０．１５ｍ
ｍ程度低い位置にある場合、完成した半導体装置の配線
１０２が形成された回路基板１０１表面からの総厚を約
０．３ｍｍ程度以内に抑えることが可能である。
０１を用いる本実施形態によると、配線１０２が形成さ
れた面よりも一段低い凹部１０５の底面に半導体素子１
０６が搭載され、結果として、凹部１０５を有しない回
路基板１０１に搭載されて形成された半導体装置より
も、さらに薄型化した半導体装置を提供することを可能
としている。例えば、回路基板１０１表面に形成される
凹部１０５の底面が、基板表面の高さから約０．１５ｍ
ｍ程度低い位置にある場合、完成した半導体装置の配線
１０２が形成された回路基板１０１表面からの総厚を約
０．３ｍｍ程度以内に抑えることが可能である。
【００２３】このようにして回路基板１０１に半導体素
子１０６を搭載した後、半導体素子１０６上の電極と回
路基板１０１上の配線１０２とを金（Ａｕ）よりなるボ
ンディングワイヤ１０７等の導体により電気的に接続す
る。この際、半導体素子１０６の電極と回路基板１０１
上の配線１０２とは、周知のワイヤボンディング法によ
って接続される。
子１０６を搭載した後、半導体素子１０６上の電極と回
路基板１０１上の配線１０２とを金（Ａｕ）よりなるボ
ンディングワイヤ１０７等の導体により電気的に接続す
る。この際、半導体素子１０６の電極と回路基板１０１
上の配線１０２とは、周知のワイヤボンディング法によ
って接続される。
【００２４】次に、図１（ｂ）に示すように、半導体素
子１０６およびボンディングワイヤ１０７、そしてワイ
ヤボンディング１０７が接続される配線１０２の一部を
含む領域の周囲、望ましくは封止枠１０９の内壁が配線
１０２に接続されたワイヤボンディング１０７の端部か
ら約０．３５ｍｍ以上離間して位置するよう、後工程に
て内部に注入される封止体１１０の流れ出しを防止する
封止体流出防止ダムの封止枠１０９を回路基板１０１上
に設ける。
子１０６およびボンディングワイヤ１０７、そしてワイ
ヤボンディング１０７が接続される配線１０２の一部を
含む領域の周囲、望ましくは封止枠１０９の内壁が配線
１０２に接続されたワイヤボンディング１０７の端部か
ら約０．３５ｍｍ以上離間して位置するよう、後工程に
て内部に注入される封止体１１０の流れ出しを防止する
封止体流出防止ダムの封止枠１０９を回路基板１０１上
に設ける。
【００２５】この回路基板１０１上に設けられる封止枠
１０９は、幅が約０．４ｍｍ以上、高さが約０．０８ｍ
ｍ以上であり、後工程で使用される封止体１１０よりも
熱収縮性に優れた材料によって形成されていればよい。
１０９は、幅が約０．４ｍｍ以上、高さが約０．０８ｍ
ｍ以上であり、後工程で使用される封止体１１０よりも
熱収縮性に優れた材料によって形成されていればよい。
【００２６】本実施形態において、公知のエポキシ樹脂
を用いる封止方法を採用する場合においては、銅（Ｃ
ｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）等の金属、ま
たは高い粘性を有し、かつ、熱収縮性を高めた樹脂、例
えば高粘度のエポキシ樹脂やポリイミド樹脂等により構
成される封止枠１０９を使用することができる。
を用いる封止方法を採用する場合においては、銅（Ｃ
ｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）等の金属、ま
たは高い粘性を有し、かつ、熱収縮性を高めた樹脂、例
えば高粘度のエポキシ樹脂やポリイミド樹脂等により構
成される封止枠１０９を使用することができる。
【００２７】本実施形態では、予め金型等を用いて封止
枠１０９を形成し、回路基板１０１の所定の位置に封止
枠１０９を固定することで、Ｃｕよりなる封止枠１０９
を回路基板１０１上の所定位置に設けている。
枠１０９を形成し、回路基板１０１の所定の位置に封止
枠１０９を固定することで、Ｃｕよりなる封止枠１０９
を回路基板１０１上の所定位置に設けている。
【００２８】この他の封止枠１０９の形成方法として
は、封止を行う際に使用される封止体１１０の粘度より
も高い粘度を有する樹脂等を用いて、メタルマスクに開
口部を設け、その開口部より封止枠材料を半導体素子１
０６の周囲に印刷塗布する公知のスクリーン印刷法や、
エアー圧力を利用して封止枠材料を半導体素子１０６の
周囲に沿って軌跡を描くように定量吐出して封止枠を形
成するディスペンス法等があり、これらの方法を用いて
本実施形態の封止枠１０９を形成しても構わない。
は、封止を行う際に使用される封止体１１０の粘度より
も高い粘度を有する樹脂等を用いて、メタルマスクに開
口部を設け、その開口部より封止枠材料を半導体素子１
０６の周囲に印刷塗布する公知のスクリーン印刷法や、
エアー圧力を利用して封止枠材料を半導体素子１０６の
周囲に沿って軌跡を描くように定量吐出して封止枠を形
成するディスペンス法等があり、これらの方法を用いて
本実施形態の封止枠１０９を形成しても構わない。
【００２９】次に、回路基板１０１上の所定位置に封止
枠１０９を設けた後、封止枠１０９内部に封止体１１０
を注入し、封止枠１０９により規定された領域内にあ
る、半導体素子１０６、ボンディングワイヤ１０７およ
び配線１０２の一部を封止体１１０で被覆し、封止を行
う。
枠１０９を設けた後、封止枠１０９内部に封止体１１０
を注入し、封止枠１０９により規定された領域内にあ
る、半導体素子１０６、ボンディングワイヤ１０７およ
び配線１０２の一部を封止体１１０で被覆し、封止を行
う。
【００３０】そして、封止体１１０に対して、約１００
〜１８０℃、１〜６時間程度の加熱を行い、封止枠１０
９内の封止体１１０を硬化させて、半導体素子１０６等
の保護を行う。
〜１８０℃、１〜６時間程度の加熱を行い、封止枠１０
９内の封止体１１０を硬化させて、半導体素子１０６等
の保護を行う。
【００３１】なお、本発明の半導体装置の製造方法で
は、熱収縮性の高い、つまり熱膨張し易い材料によって
封止枠１０９を構成している。そのため、回路基板１０
１上に予め設けられた本実施形態の封止枠１０９は、こ
の封止体１１０の硬化を行う加熱工程により、外向きの
応力を生じ膨張している。
は、熱収縮性の高い、つまり熱膨張し易い材料によって
封止枠１０９を構成している。そのため、回路基板１０
１上に予め設けられた本実施形態の封止枠１０９は、こ
の封止体１１０の硬化を行う加熱工程により、外向きの
応力を生じ膨張している。
【００３２】このような封止工程の後、半導体素子１０
６が搭載された回路基板１０１は常温（約１８〜３６
℃）に戻され、冷却される。
６が搭載された回路基板１０１は常温（約１８〜３６
℃）に戻され、冷却される。
【００３３】この冷却によって、先の加熱工程で膨張し
ていた封止枠１０９は、内部に注入され硬化された封止
体１１０よりも速い速度で収縮する。つまり、封止枠１
０９内には外側から内側方向へと向かう応力が生じるこ
ととなる。
ていた封止枠１０９は、内部に注入され硬化された封止
体１１０よりも速い速度で収縮する。つまり、封止枠１
０９内には外側から内側方向へと向かう応力が生じるこ
ととなる。
【００３４】結果として、封止枠１０９と封止体１１
０、および封止枠１０９と回路基板１０１との界面には
亀裂が生じ、封止枠１０９が除去される。
０、および封止枠１０９と回路基板１０１との界面には
亀裂が生じ、封止枠１０９が除去される。
【００３５】これは、封止枠１０９内に注入され硬化さ
れる封止体１１０を構成する材料が有する熱収縮性より
も、高い熱収縮性を有する材料にて封止枠１０９を構成
し、封止体１１０の注入前に、封止枠１０９を膨張させ
ることで、冷却時に封止枠１０９と封止体１１０との間
に生じる応力の差を利用するためである。
れる封止体１１０を構成する材料が有する熱収縮性より
も、高い熱収縮性を有する材料にて封止枠１０９を構成
し、封止体１１０の注入前に、封止枠１０９を膨張させ
ることで、冷却時に封止枠１０９と封止体１１０との間
に生じる応力の差を利用するためである。
【００３６】以上の工程により、封止枠１０９を持たな
い、小型化された半導体装置が提供される。
い、小型化された半導体装置が提供される。
【００３７】本実施形態における半導体装置の製造方法
では、封止体１１０を硬化させる加熱工程を利用し、半
導体素子１０６が搭載された回路基板１０１の冷却によ
り生じる、互いに隣接する封止枠１０９と封止体１１
０、また封止枠１０９と回路基板１０１との応力の差を
用いることで、封止枠１０９と封止体１１０との界面に
亀裂を生じさせ、結果、外形寸法を規定する封止枠１０
９の除去を行っている。すなわち、本実施形態の半導体
装置の製造方法を用いれば、新たな封止枠１０９の除去
工程を加えることなく、封止枠１０９を持たない、より
小型化された半導体装置を提供することが可能となる。
では、封止体１１０を硬化させる加熱工程を利用し、半
導体素子１０６が搭載された回路基板１０１の冷却によ
り生じる、互いに隣接する封止枠１０９と封止体１１
０、また封止枠１０９と回路基板１０１との応力の差を
用いることで、封止枠１０９と封止体１１０との界面に
亀裂を生じさせ、結果、外形寸法を規定する封止枠１０
９の除去を行っている。すなわち、本実施形態の半導体
装置の製造方法を用いれば、新たな封止枠１０９の除去
工程を加えることなく、封止枠１０９を持たない、より
小型化された半導体装置を提供することが可能となる。
【００３８】また、本実施形態により製造される半導体
装置では、配線１０２、半導体素子１０６およびボンデ
ィングワイヤ１０７、特に、外力の影響を受け易いボン
ディングワイヤ１０７のうち、回路基板１０１上の配線
１０２に接続される部分から半導体素子１０６の電極に
接続される部分までが、１つの材料より構成される封止
体１１０によって覆われ保護される。
装置では、配線１０２、半導体素子１０６およびボンデ
ィングワイヤ１０７、特に、外力の影響を受け易いボン
ディングワイヤ１０７のうち、回路基板１０１上の配線
１０２に接続される部分から半導体素子１０６の電極に
接続される部分までが、１つの材料より構成される封止
体１１０によって覆われ保護される。
【００３９】この構成により、本実施形態での半導体装
置では、従来の半導体装置において、更なる小型化を図
る目的で、配線、半導体素子およびボンディングワイヤ
を、互いに異なる構成材料で形成した封止枠と封止体と
で保護する場合では、封止枠と封止体とで生じる応力の
差によって引き起こされる恐れのあった、ボンディング
ワイヤ１０７の切断や脱離を防止することが可能とな
る。この結果、小型化を図りつつ、より信頼性の高い半
導体装置を提供することが可能となる。
置では、従来の半導体装置において、更なる小型化を図
る目的で、配線、半導体素子およびボンディングワイヤ
を、互いに異なる構成材料で形成した封止枠と封止体と
で保護する場合では、封止枠と封止体とで生じる応力の
差によって引き起こされる恐れのあった、ボンディング
ワイヤ１０７の切断や脱離を防止することが可能とな
る。この結果、小型化を図りつつ、より信頼性の高い半
導体装置を提供することが可能となる。
【００４０】加えて、本実施形態における半導体装置の
製造方法のうち、Ｃｕ等により構成される封止枠１０９
を回路基板１０１上に搭載して設ける製造方法において
は、従来、個々の半導体装置毎に準備される必要のあっ
た封止枠１０９を複数の半導体装置に対して繰り返し使
用することが可能となる。結果として、より低いコスト
で半導体装置を製造することが可能となる。
製造方法のうち、Ｃｕ等により構成される封止枠１０９
を回路基板１０１上に搭載して設ける製造方法において
は、従来、個々の半導体装置毎に準備される必要のあっ
た封止枠１０９を複数の半導体装置に対して繰り返し使
用することが可能となる。結果として、より低いコスト
で半導体装置を製造することが可能となる。
【００４１】つまり、本発明における半導体装置の製造
方法によれば、コストの削減および製造時間の短縮を可
能とし、かつ、小型化されたＣＯＢ実装の半導体装置を
提供することが可能となる。
方法によれば、コストの削減および製造時間の短縮を可
能とし、かつ、小型化されたＣＯＢ実装の半導体装置を
提供することが可能となる。
【００４２】本実施形態の半導体装置の製造方法では、
封止体１１０の硬化を行う加熱工程により封止枠１０９
を膨張させる方法を例に挙げて説明を行ったが、封止体
１１０を硬化させる前であれば、封止枠１０９を膨張さ
せるための加熱はいつ行われてもよい。
封止体１１０の硬化を行う加熱工程により封止枠１０９
を膨張させる方法を例に挙げて説明を行ったが、封止体
１１０を硬化させる前であれば、封止枠１０９を膨張さ
せるための加熱はいつ行われてもよい。
【００４３】また、本実施形態においては、回路基板１
０１の加熱を行い、加熱を止めた後、回路基板１０１を
常温に戻して封止枠１０９の除去を行ったが、常温にて
封止体１１０の硬化までを行い、その後、回路基板１０
１を常温以下に冷却することで封止枠１０９に応力を生
じさせ封止枠１０９の除去を行ってもよい。
０１の加熱を行い、加熱を止めた後、回路基板１０１を
常温に戻して封止枠１０９の除去を行ったが、常温にて
封止体１１０の硬化までを行い、その後、回路基板１０
１を常温以下に冷却することで封止枠１０９に応力を生
じさせ封止枠１０９の除去を行ってもよい。
【００４４】なお、本実施形態においては、封止体１１
０の流れ出しを防止する封止枠１０９を１つの部材によ
り構成する場合を例に挙げて説明を行ったが、封止枠１
０９の構成については、これに限られるものではない。
０の流れ出しを防止する封止枠１０９を１つの部材によ
り構成する場合を例に挙げて説明を行ったが、封止枠１
０９の構成については、これに限られるものではない。
【００４５】本実施形態におけるこの他の封止枠１０９
としては、図２に示すように、回路基板１０１と封止体
１１０とに接する第１部材２０１、そして、回路基板１
０１および封止体１１０とは離間し、かつ、第１部材２
０１には接して配置される第２部材２０２といった複数
の部材より構成された封止枠１０９を使用することも可
能である。
としては、図２に示すように、回路基板１０１と封止体
１１０とに接する第１部材２０１、そして、回路基板１
０１および封止体１１０とは離間し、かつ、第１部材２
０１には接して配置される第２部材２０２といった複数
の部材より構成された封止枠１０９を使用することも可
能である。
【００４６】但し、外壁側に設けられた第２部材２０２
は、内壁側に設けられた第１部材２０１の熱収縮性より
も小さい熱収縮性を有する材料によって形成されている
ことが好ましい。
は、内壁側に設けられた第１部材２０１の熱収縮性より
も小さい熱収縮性を有する材料によって形成されている
ことが好ましい。
【００４７】各部材に用いられる材料の具体例として
は、内壁側に設けられる第１部材をＡｌとする場合、封
止枠１０９の冷却時における第１部材２０１と第２部材
２０２との界面に加わる応力を考慮して、第２部材の材
料としてはＣｕ等を用いることが望ましい。
は、内壁側に設けられる第１部材をＡｌとする場合、封
止枠１０９の冷却時における第１部材２０１と第２部材
２０２との界面に加わる応力を考慮して、第２部材の材
料としてはＣｕ等を用いることが望ましい。
【００４８】このように、単一部材ではなく、複数の異
なる熱収縮性を有した部材からなる多重構造の封止枠１
０９を使用することで、回路基板１０１を冷却した際、
封止枠１０９内部に生じる応力の方向を制御することが
可能となる。つまり、熱収縮性の高い第１部材から熱収
縮性の低い第２部材の方向へ、封止枠１０９を回路基板
１０１および封止体１１０から脱離する方向へ応力の方
向が制御される。
なる熱収縮性を有した部材からなる多重構造の封止枠１
０９を使用することで、回路基板１０１を冷却した際、
封止枠１０９内部に生じる応力の方向を制御することが
可能となる。つまり、熱収縮性の高い第１部材から熱収
縮性の低い第２部材の方向へ、封止枠１０９を回路基板
１０１および封止体１１０から脱離する方向へ応力の方
向が制御される。
【００４９】結果として、回路基板１０１および封止体
１１０の接着界面で、封止枠１０９が更に確実に剥離さ
れるようになる。
１１０の接着界面で、封止枠１０９が更に確実に剥離さ
れるようになる。
【００５０】次に、図３（ａ）〜（ｄ）を用いて、本発
明における半導体モジュールの製造方法を説明する。
明における半導体モジュールの製造方法を説明する。
【００５１】図３（ａ）〜（ｂ）は、本発明における半
導体モジュールの製造方法における各工程の断面図であ
る。また、第１の実施形態で示した記号と同一記号は同
一物、若しくは相当部分を示すものである。
導体モジュールの製造方法における各工程の断面図であ
る。また、第１の実施形態で示した記号と同一記号は同
一物、若しくは相当部分を示すものである。
【００５２】まず、図３（ａ）に示すように、先に説明
した半導体装置の製造方法の場合と同様、表面に配線１
０２が形成され、配線１０２を保護するソルダーレジス
ト１０３と凹部１０５とが形成された回路基板１０１を
準備し、凹部１０５内の所定の位置に半導体素子１０６
を搭載する。その後、半導体素子１０５の電極と、回路
基板１０１上の配線１０２とをワイヤボンディング法等
を用いて電気的に接続する。
した半導体装置の製造方法の場合と同様、表面に配線１
０２が形成され、配線１０２を保護するソルダーレジス
ト１０３と凹部１０５とが形成された回路基板１０１を
準備し、凹部１０５内の所定の位置に半導体素子１０６
を搭載する。その後、半導体素子１０５の電極と、回路
基板１０１上の配線１０２とをワイヤボンディング法等
を用いて電気的に接続する。
【００５３】半導体モジュールを製造する場合、回路基
板１０２上には、ＣＯＢ半導体装置を搭載する所定領域
に隣接して、例えば、リードフレーム等を有する、ＱＦ
Ｐ、ＳＯＰといった表面実装型の半導体装置３０２が搭
載されるべき領域３０１がソルダーレジスト１０３が除
去されて設けられている。領域３０１においては、半導
体装置３０２と電気的に接続される回路基板１０１上の
配線１０２がソルダーレジスト１０３より露出されて配
置されている。
板１０２上には、ＣＯＢ半導体装置を搭載する所定領域
に隣接して、例えば、リードフレーム等を有する、ＱＦ
Ｐ、ＳＯＰといった表面実装型の半導体装置３０２が搭
載されるべき領域３０１がソルダーレジスト１０３が除
去されて設けられている。領域３０１においては、半導
体装置３０２と電気的に接続される回路基板１０１上の
配線１０２がソルダーレジスト１０３より露出されて配
置されている。
【００５４】ここで、本実施形態においては、回路基板
１０１上に設けられる、互いに隣接する２つの半導体装
置１０６，３０２の搭載予定領域間の距離は、０．２ｍ
ｍ程度以上離間していることが望ましい。
１０１上に設けられる、互いに隣接する２つの半導体装
置１０６，３０２の搭載予定領域間の距離は、０．２ｍ
ｍ程度以上離間していることが望ましい。
【００５５】これは、それぞれの領域を形成するための
ソルダーレジストの除去時のマスクずれや、表面実装型
半導体装置を搭載する際の半導体装置の搭載位置のずれ
を加味して決定されるものであり、半導体モジュールを
構成する半導体装置により適宜決められるものである。
ソルダーレジストの除去時のマスクずれや、表面実装型
半導体装置を搭載する際の半導体装置の搭載位置のずれ
を加味して決定されるものであり、半導体モジュールを
構成する半導体装置により適宜決められるものである。
【００５６】次に、図３（ｂ）に示すように、回路基板
１０２上の所定位置に搭載された半導体素子１０６およ
びボンディングワイヤ１０７、配線１０２の一部の周囲
に、封止体１１０の流れ出しを防止する封止枠１０９を
回路基板１０１上に配置する。
１０２上の所定位置に搭載された半導体素子１０６およ
びボンディングワイヤ１０７、配線１０２の一部の周囲
に、封止体１１０の流れ出しを防止する封止枠１０９を
回路基板１０１上に配置する。
【００５７】このとき、回路基板１０１上に設けられる
封止枠１０９は、先の半導体装置の製造方法の場合と同
様に、後工程で内部に注入される封止体１１０よりも高
い熱収縮性を有する材料にて形成されている。また、封
止枠１０９の高さ、および幅についても、先の場合と同
様、高さ０．３ｍｍ程度、幅１ｍｍ程度である。
封止枠１０９は、先の半導体装置の製造方法の場合と同
様に、後工程で内部に注入される封止体１１０よりも高
い熱収縮性を有する材料にて形成されている。また、封
止枠１０９の高さ、および幅についても、先の場合と同
様、高さ０．３ｍｍ程度、幅１ｍｍ程度である。
【００５８】本発明の半導体モジュールの製造方法にお
ける封止枠１０９の形成方法では、先に説明したような
搭置法や印刷法、ディスペンス法等の形成方法を採用す
ることができる。但し、図３（ｂ）に示すように、隣接
する搭載予定領域間の距離が短く、封止枠１０９の設置
位置にソルダーレジストによる段差が生じる場合等にお
いては、印刷法、およびディスペンス法といった段差被
覆性の高い封止枠１０９形成方法を採用することが望ま
しい。
ける封止枠１０９の形成方法では、先に説明したような
搭置法や印刷法、ディスペンス法等の形成方法を採用す
ることができる。但し、図３（ｂ）に示すように、隣接
する搭載予定領域間の距離が短く、封止枠１０９の設置
位置にソルダーレジストによる段差が生じる場合等にお
いては、印刷法、およびディスペンス法といった段差被
覆性の高い封止枠１０９形成方法を採用することが望ま
しい。
【００５９】このようにして封止枠１０９を設置した
後、図３（ｃ）に示すように、封止枠１０９内部に封止
体１１０を注入し、封止枠１０９によって規定された領
域内の、半導体素子１０６、ボンディングワイヤ１０７
および配線１０２の一部を封止体１１０で被覆する。
後、図３（ｃ）に示すように、封止枠１０９内部に封止
体１１０を注入し、封止枠１０９によって規定された領
域内の、半導体素子１０６、ボンディングワイヤ１０７
および配線１０２の一部を封止体１１０で被覆する。
【００６０】そして、封止体１１０に対して、約１００
〜１８０℃、１〜６時間程度の加熱を行い、封止体１１
０を硬化させる。これにより、半導体素子１０６等の保
護を行う。
〜１８０℃、１〜６時間程度の加熱を行い、封止体１１
０を硬化させる。これにより、半導体素子１０６等の保
護を行う。
【００６１】なお、本半導体モジュールの製造方法にお
いても、封止体１１０の硬化を行う加熱工程により、熱
収縮性の高い封止枠１０９が膨張している。そのため、
加熱工程後に行われる回路基板１０１の冷却時に封止枠
１０９内部に応力が生じ、結果として、封止枠１０９と
封止体１１０とが剥離され、封止枠１０９が回路基板１
０１より除去される。
いても、封止体１１０の硬化を行う加熱工程により、熱
収縮性の高い封止枠１０９が膨張している。そのため、
加熱工程後に行われる回路基板１０１の冷却時に封止枠
１０９内部に応力が生じ、結果として、封止枠１０９と
封止体１１０とが剥離され、封止枠１０９が回路基板１
０１より除去される。
【００６２】このようにして回路基板１０１に、半導体
モジュールを構成する１つの半導体装置が搭載される。
モジュールを構成する１つの半導体装置が搭載される。
【００６３】ＣＯＢ半導体装置の搭載後、本半導体モジ
ュールの製造方法では、図３（ｄ）に示すように、隣接
するもう１つの半導体装置の搭載予定領域に、例えば、
ＱＦＰやＳＯＰといったリードフレームタイプの表面実
装型の半導体装置３０２を搭載し、所望の半導体モジュ
ールを完成させる。
ュールの製造方法では、図３（ｄ）に示すように、隣接
するもう１つの半導体装置の搭載予定領域に、例えば、
ＱＦＰやＳＯＰといったリードフレームタイプの表面実
装型の半導体装置３０２を搭載し、所望の半導体モジュ
ールを完成させる。
【００６４】このような本発明における半導体モジュー
ルの製造方法によれば、先に回路基板１０１上に搭載さ
れるＣＯＢ半導体装置の封止を行う際に用いられる封止
枠１０９の一部が隣接して搭載される半導体装置の搭載
予定領域３０１に掛かる場合においても、封止体１１０
を硬化するための加熱、および冷却工程により、封止体
１１０よりも高い熱収縮性を有する材料にて形成された
封止枠１０９は回路基板１０１より除去される。そのた
め、封止枠１０９のための幅を考慮する必要がなくな
り、結果として、半導体モジュールを構成するＣＯＢ半
導体装置とその他の半導体装置との間の距離を最小に設
定することが可能となる。つまり、半導体モジュール全
体の占有面積を縮小することが可能となる。
ルの製造方法によれば、先に回路基板１０１上に搭載さ
れるＣＯＢ半導体装置の封止を行う際に用いられる封止
枠１０９の一部が隣接して搭載される半導体装置の搭載
予定領域３０１に掛かる場合においても、封止体１１０
を硬化するための加熱、および冷却工程により、封止体
１１０よりも高い熱収縮性を有する材料にて形成された
封止枠１０９は回路基板１０１より除去される。そのた
め、封止枠１０９のための幅を考慮する必要がなくな
り、結果として、半導体モジュールを構成するＣＯＢ半
導体装置とその他の半導体装置との間の距離を最小に設
定することが可能となる。つまり、半導体モジュール全
体の占有面積を縮小することが可能となる。
【００６５】つまり、先に説明した半導体装置の製造方
法同様、本発明における半導体モジュールの製造方法に
よれば、コストの削減および製造時間の短縮を可能と
し、かつ、小型化されたＣＯＢ実装を含む半導体モジュ
ールを提供することが可能となる。
法同様、本発明における半導体モジュールの製造方法に
よれば、コストの削減および製造時間の短縮を可能と
し、かつ、小型化されたＣＯＢ実装を含む半導体モジュ
ールを提供することが可能となる。
【００６６】
【発明の効果】以上説明したように、本発明における半
導体装置の製造方法では、封止体１１０を硬化させる加
熱工程を利用し、半導体素子１０６が搭載された回路基
板１０１の冷却により生じる、互いに隣接する封止枠１
０９と封止体１１０との応力の差を用いることで、新た
な封止枠１０９の除去工程を加えることなく、封止枠１
０９を持たない、より小型化された半導体装置および半
導体モジュールを提供することが可能となる。
導体装置の製造方法では、封止体１１０を硬化させる加
熱工程を利用し、半導体素子１０６が搭載された回路基
板１０１の冷却により生じる、互いに隣接する封止枠１
０９と封止体１１０との応力の差を用いることで、新た
な封止枠１０９の除去工程を加えることなく、封止枠１
０９を持たない、より小型化された半導体装置および半
導体モジュールを提供することが可能となる。
【図１】本発明の半導体装置の製造方法の各工程を示す
断面図である。
断面図である。
【図２】本発明の半導体装置の製造方法における封止枠
のもう１つの構成例を示す断面図である。
のもう１つの構成例を示す断面図である。
【図３】本発明の半導体モジュールの製造方法における
各工程を示す断面図である。
各工程を示す断面図である。
１０１ 回路基板
１０２ａ，１０２ｂ パターン配線
１０３ ソルダーレジスト
１０４ スルーホール
１０５ 凹部
１０６ 半導体素子
１０７ ボンディングワイヤ
１０８ 接着部材
１０９ 封止枠
１１０ 封止体
Claims (13)
- 【請求項１】 少なくとも一つの表面に半導体素子と、
配線と、一端が前記半導体素子に他端が前記配線にそれ
ぞれ接続される導体とが設けられた回路基板上に、前記
半導体素子、前記導体、および前記導体の他端が接続さ
れた前記配線の一部を含む領域を規定する、高い熱収縮
性材料により形成されたダムを配置する工程と、 前記ダムにより規定された領域内に封止体を導入し、前
記半導体素子、前記導体および前記導体の他端が接続さ
れた前記配線の一部とを前記封止体により封止する工程
と、 前記ダムを冷却することで、前記ダムを剥離させる工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記剥離させる工程は、前記封止体と前記ダム
とに生じる応力の差を利用することを特徴とする半導体
装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記封止体を導入し、前記配線の一部、前記導
体および前記半導体素子とを前記封止体により封止する
工程は、前記回路基板および前記ダムを加熱して行われ
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、前記回路基板および前記ダムは、略１００℃以
上加熱されていることを特徴とする半導体装置の製造方
法。 - 【請求項５】 請求項３記載の半導体装置の製造方法に
おいて、前記ダムを剥離させる工程は、常温で行われる
ことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１記載の半導体装置の製造方法に
おいて、前記ダムは、金属により形成されていることを
特徴とする半導体装置の製造方法。 - 【請求項７】 請求項１記載の半導体装置の製造方法に
おいて、前記回路基板の表面には凹部が形成されてお
り、前記半導体素子は前記凹部の底面上に配置されてい
ることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項１記載の半導体装置の製造方法に
おいて、前記ダムは、前記回路基板および前記封止体に
接する第１部材と、前記第１部材に接する第２部材とか
ら構成されており、前記第１部材は前記第２部材の熱収
縮性よりも高い熱収縮性を有する材料により形成されて
いることを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項１記載の半導体装置の製造方法に
おいて、前記封止体は流動性を有する樹脂であり、前記
封止体は前記冷却工程により硬化されることを特徴とす
る半導体装置の製造方法。 - 【請求項１０】 請求項１記載の半導体装置の製造方法
において、前記ダムの前記回路基板の表面からの高さ
は、略１．０ｍｍ以内であることを特徴とする半導体装
置の製造方法。 - 【請求項１１】 請求項１記載の半導体装置の製造方法
において、前記ダムは前記半導体素子の周囲を取り囲む
ように配置されていることを特徴とする半導体装置の製
造方法。 - 【請求項１２】 少なくとも一つの第１表面に第１半導
体素子と、第１配線と、一端が前記第１半導体素子に他
端が前記第１配線にそれぞれ接続される第１導体とが設
けられた第１回路基板上に、前記第１半導体素子、前記
第１導体、および前記第１導体の他端が接続された前記
第１配線の一部を含む領域を規定する、高い熱収縮性材
料により形成されたダムを配置する工程と、 前記ダムにより規定された領域内に封止体を導入し、前
記第１半導体素子、前記第１導体および前記第１配線の
一部とを前記封止体により封止する工程と、前記ダムを
冷却することで、前記ダムを剥離させる工程と、 少なくとも一つの第２表面に第２半導体素子と、第２配
線と、一端が前記第２半導体素子に他端が前記第２配線
にそれぞれ接続される第２導体とが設けられた第２回路
基板上に、前記剥離されたダムを配置し、前記第２回路
基板上に配置された前記剥離されたダムに封止体を導入
することで、前記第２半導体素子と、前記第２導体と、
前記第２導体の他端が接続された前記第２配線の一部と
を前記封止体により封止する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項１３】 少なくとも一つの表面に半導体素子
と、配線と、一端が前記半導体素子に他端が前記配線に
それぞれ接続される導体とが設けられた回路基板上に、
前記半導体素子、前記導体、および前記導体の他端が接
続された前記配線の一部を含む領域を規定する、高い熱
収縮性材料により形成されたダムを配置する工程と、 前記ダムにより規定された領域内に封止体を導入し、前
記半導体素子、前記導体および前記配線の一部とを前記
封止体により封止する工程と、 前記ダムを冷却し、前記ダムを剥離させることで、前記
回路基板上に搭載される第１半導体装置を形成する工程
と、 前記回路基板上に、前記第１半導体装置とは所定距離離
間して配置される第２半導体装置を搭載する工程とを有
することを特徴とする半導体モジュールの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083366A JP3893301B2 (ja) | 2002-03-25 | 2002-03-25 | 半導体装置の製造方法および半導体モジュールの製造方法 |
| US10/259,443 US6773966B2 (en) | 2002-03-25 | 2002-09-30 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083366A JP3893301B2 (ja) | 2002-03-25 | 2002-03-25 | 半導体装置の製造方法および半導体モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282797A true JP2003282797A (ja) | 2003-10-03 |
| JP3893301B2 JP3893301B2 (ja) | 2007-03-14 |
Family
ID=28035789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002083366A Expired - Fee Related JP3893301B2 (ja) | 2002-03-25 | 2002-03-25 | 半導体装置の製造方法および半導体モジュールの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6773966B2 (ja) |
| JP (1) | JP3893301B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218949A (ja) * | 2007-03-08 | 2008-09-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN109411424A (zh) * | 2016-11-27 | 2019-03-01 | 卢卫征 | 一种具有散热结构的晶圆封装 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1998077B (zh) * | 2004-05-20 | 2010-06-16 | 斯班逊有限公司 | 半导体装置的制造方法及半导体装置 |
| JP2006100489A (ja) * | 2004-09-29 | 2006-04-13 | Ricoh Co Ltd | プリント基板及びそのプリント基板を用いた電子ユニット並びに樹脂流出防止用ダムの形成方法 |
| CN100463157C (zh) * | 2006-07-10 | 2009-02-18 | 南茂科技股份有限公司 | 防止粘晶胶污染芯片焊垫的封装构造及其基板 |
| JP4438006B2 (ja) * | 2007-03-30 | 2010-03-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN104392968B (zh) * | 2008-11-21 | 2018-05-18 | 先进封装技术私人有限公司 | 半导体基板 |
| JP2011176112A (ja) * | 2010-02-24 | 2011-09-08 | Renesas Electronics Corp | 半導体集積回路及びその製造方法 |
| US9406596B2 (en) | 2013-02-21 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Molding compound structure |
| CN103794576A (zh) * | 2014-01-26 | 2014-05-14 | 清华大学 | 一种封装结构及封装方法 |
| CN103779286A (zh) | 2014-01-26 | 2014-05-07 | 清华大学 | 一种封装结构、封装方法及在封装方法中使用的模板 |
| JP7313315B2 (ja) * | 2020-05-19 | 2023-07-24 | 三菱電機株式会社 | 半導体装置の製造方法及び電力制御回路の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122858A (en) * | 1990-09-10 | 1992-06-16 | Olin Corporation | Lead frame having polymer coated surface portions |
| US5245198A (en) * | 1990-10-12 | 1993-09-14 | Sharp Kabushiki Kaisha | Optoelectronic device, metal mold for manufacturing the device and manufacturing method of the device using the metal mold |
| US6359335B1 (en) * | 1994-05-19 | 2002-03-19 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures |
| US5780924A (en) * | 1996-05-07 | 1998-07-14 | Lsi Logic Corporation | Integrated circuit underfill reservoir |
| US6083768A (en) * | 1996-09-06 | 2000-07-04 | Micron Technology, Inc. | Gravitationally-assisted control of spread of viscous material applied to semiconductor assembly components |
| US5936310A (en) * | 1996-11-12 | 1999-08-10 | Micron Technology, Inc. | De-wetting material for glob top applications |
| NL1004651C2 (nl) * | 1996-11-29 | 1998-06-03 | Nedcard | Werkwijze voor het inkapselen van een chip op een drager. |
| JP2000012609A (ja) * | 1998-06-17 | 2000-01-14 | Shinko Electric Ind Co Ltd | 回路基板への半導体チップの実装方法 |
| JP2000031339A (ja) | 1998-07-16 | 2000-01-28 | Matsushita Electric Ind Co Ltd | 耐雷型伝送体及びそれを搭載した端末網制御装置 |
| US6627478B2 (en) * | 1999-05-24 | 2003-09-30 | Tessera, Inc. | Method of making a microelectronic assembly with multiple lead deformation using differential thermal expansion/contraction |
| US6569709B2 (en) * | 2001-10-15 | 2003-05-27 | Micron Technology, Inc. | Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods |
-
2002
- 2002-03-25 JP JP2002083366A patent/JP3893301B2/ja not_active Expired - Fee Related
- 2002-09-30 US US10/259,443 patent/US6773966B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218949A (ja) * | 2007-03-08 | 2008-09-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN109411424A (zh) * | 2016-11-27 | 2019-03-01 | 卢卫征 | 一种具有散热结构的晶圆封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030178709A1 (en) | 2003-09-25 |
| US6773966B2 (en) | 2004-08-10 |
| JP3893301B2 (ja) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537856B2 (en) | Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| US7268436B2 (en) | Electronic device with cavity and a method for producing the same | |
| JP3604248B2 (ja) | 半導体装置の製造方法 | |
| JP2000323616A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| KR20080075482A (ko) | 반도체 장치의 제조 방법 | |
| JPH07201918A (ja) | 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス | |
| JPH07115096A (ja) | バンプ電極 | |
| US6329228B1 (en) | Semiconductor device and method of fabricating the same | |
| JP3893301B2 (ja) | 半導体装置の製造方法および半導体モジュールの製造方法 | |
| US6312972B1 (en) | Pre-bond encapsulation of area array terminated chip and wafer scale packages | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61230344A (ja) | 樹脂封止型半導体装置 | |
| JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JP2006294687A (ja) | 積層型半導体装置およびその製造方法 | |
| JP2003347356A (ja) | 半導体装置およびその製造方法 | |
| JP2000082761A (ja) | バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| JP4562950B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05109927A (ja) | 混成集積回路及びその製造方法 | |
| JP2771475B2 (ja) | 半導体装置 | |
| JP2005166694A (ja) | プリモールド型半導体装置の製造方法 | |
| JPS6066836A (ja) | 封止半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |