JP2008218949A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008218949A
JP2008218949A JP2007058109A JP2007058109A JP2008218949A JP 2008218949 A JP2008218949 A JP 2008218949A JP 2007058109 A JP2007058109 A JP 2007058109A JP 2007058109 A JP2007058109 A JP 2007058109A JP 2008218949 A JP2008218949 A JP 2008218949A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
temperature
semiconductor
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007058109A
Other languages
English (en)
Other versions
JP4978244B2 (ja
Inventor
Taiji Sakai
泰治 酒井
Seiki Sakuyama
誠樹 作山
Daisuke Mizutani
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007058109A priority Critical patent/JP4978244B2/ja
Publication of JP2008218949A publication Critical patent/JP2008218949A/ja
Application granted granted Critical
Publication of JP4978244B2 publication Critical patent/JP4978244B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73207Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置及びその製造方法に関し、ボンディングパッドの保護を保護膜残渣がなく且つドライなプロセスで行う。
【解決手段】 第1の半導体チップ1に設けたボンディングパッド部に、第1の温度で剥離する熱剥離テープ6を貼り付けたのち、第1の温度よりも低い第2の温度で第1の半導体チップ1上に第2の半導体チップ5をフリップチップによって固着させ、次いで、第1の温度よりも低い第3の温度で第1の半導体チップ1と第2の半導体チップ5間に封止樹脂7を封入したのち、第1の温度よりも低い第4の温度で封止樹脂7を硬化させ、次いで、第1の温度以上で該熱剥離テープ6を剥離する。
【選択図】 図1

Description

本発明は半導体装置及びその製造方法に関するものであり、特に、2つの半導体チップを積層して同一パッケージ内に搭載する際の半導体チップと回路基板とのワイヤボンディングにおける接合性を向上させるための構成に特徴のある半導体装置及びその製造方法に関するものである。
近年、携帯機器、特に、携帯電話市場における小型化の要求に伴い、搭載される半導体装置に対しても小型化の要求が求められており、この要求を満たすために、複数の半導体素子を同一パッケージ内に搭載した半導体装置が開発されている。
一般的な構造として、最下段のチップはワイヤボンディング工法で基板と接続し、その上にフリップチップ工法でチップを積み重ねる接続方法が用いられているので、ここで、図9を参照して従来のスタック型半導体装置を説明する。
図9参照
図9は従来のスタック型半導体装置の概略的断面図であり、まず、上段半導体チップ48を下段半導体チップ44に設けたNi/Au電極45と上段半導体チップ48に設けたAuボールバンプ49を対向させてフリップチップボンディングする。
このフリップチップボンディングに際しては、超音波を印加して接合を行う。
次いで、下段半導体チップ44と上段半導体チップ48との間にアンダーフィル樹脂47を充填したのち、スタックさせた上下半導体チップの下段半導体チップ44の側をボールグリッド42を設けたボールグリッドアレイ基板41に接着剤50によりダイボンディングする。
次いで、下段半導体チップ44に設けたボンディングパッド46とボールグリッドアレイ基板41に設けたボンディングパッド43とをボンディングワイヤ51により接続し、最後に全体をモールド樹脂52をポッティングすることにより封止している。
このようなスタック型半導体装置において、小型化を達成するためには、半導体チップを高密度化するとともに、チップサイズを限界まで小さくする必要があり、スタックされる上段半導体チップとその下の下段半導体チップとのチップサイズ差が極小となる傾向にある。
ここで問題となるのが、上段半導体チップをフリップチップボンディングする際に充填するアンダーフィル樹脂のはみ出しによる下段半導体チップのボンディングパッド表面の汚染である。
従来、ワイヤボンディング端子を保護するために粘着テープやレジストなどを予めパッド部に形成しておく方法がある。
ところがこの方法の場合、粘着テープやレジストとボンディングパッドが密着しているため、粘着テープの粘着成分やレジスト残渣が発生しワイヤボンディング性が低下する原因となる。
このため、粘着テープやレジストを剥離するプロセスに加えて、洗浄プロセスを追加してパッドの残渣を取り除く必要があり、工程が増大するという問題があった。
また残渣を取り除く場合に、薬液などを使用するために環境負荷が大きいという側面もあった。
そこで、ボンディングパッド上に部分的に保護膜を形成しておき、粘着テープによって同保護膜を剥離する方法が提案(例えば、特許文献1参照)されている。
特開2001−267382号公報
しかし、この特許文献1による提案においても、他の従来例と同様にボンディングパッドと保護膜が密着しているため、テープを剥離するプロセスに加えて、密着していた保護膜の残渣を取り除くためのプロセス追加が必要であるという問題がある。
したがって、本発明は、ボンディングパッドの保護を保護膜残渣がなく且つドライなプロセスで行うことを目的とする。
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記の課題を解決するために、本発明は、半導体装置において、配線基板上に固着された第1の半導体チップ1と、第1の半導体チップ1に対してフェイスダウンボンディングされた第2の半導体チップ5との間に封止樹脂8を設けるとともに、第1の半導体チップ1と配線基板とをボンディングワイヤで電気的に接続した半導体装置であって、第1の半導体チップ1のボンディングパッド2のチップ内側端部とチップ外側端部とに、第1の半導体チップ1の表面を覆う保護膜3と同一の材料からなり且つ平坦部において第1の半導体チップ1の表面を覆う保護膜3と同一の厚さを有する樹脂壁4を有することを特徴とする。
このように、ボンディングパッド2を囲む樹脂壁4を設けることによって、製造段階においてボンディングパッド2を保護する熱剥離テープ6がボンディングパッド2に接触することがないので、熱剥離テープ6の残渣がワイヤボンディングに影響を与えることなく、且つ、薬液による洗浄工程等のウェットプロセスが不要になる。
この場合、隣接するボンディングパッド2の間に樹脂壁4と一体の隔壁を設けることが望ましく、それによって、熱剥離テープ6の貼付工程において、熱剥離テープ6がボンディングパッド2に誤って接触することがなくなる。
また、本発明は、半導体装置の製造方法において、第1の半導体チップ1に設けたボンディングパッド部に、第1の温度で剥離する熱剥離テープ6を貼り付ける工程と、第1の温度よりも低い第2の温度で第1の半導体チップ1上に第2の半導体チップ5をフリップチップによって固着させる工程と、第1の温度よりも低い第3の温度で第1の半導体チップ1と第2の半導体チップ5間に封止樹脂7を封入する工程と、第1の温度よりも低い第4の温度で封止樹脂7を硬化させる工程と、第1の温度以上で熱剥離テープ6を剥離する工程とを有することを特徴とする。
このように、熱剥離テープ6の貼付工程以降の各工程における熱処理温度を、熱剥離テープ6の剥離が発生する第1の温度より低温で行うことにより、貼付工程以降の各工程において熱剥離テープ6が剥離することがないので、ボンディングパッド2を封止樹脂7から保護することができる。
この場合、ボンディングパッド部のチップ内側端部とチップ外側端部とに、第1の半導体チップ1の表面を覆う保護膜3の形成工程と同一工程で樹脂壁4を設け、樹脂壁4の上面に熱剥離テープ6を貼付することが望ましい。
このように、ボンディングパッド部に樹脂壁4を設けることによって、熱剥離テープ6がボンディングパッド2に接触することがないので熱剥離テープ6によるボンディングパッド2の汚染を防止することができ、また、半導体チップの表面を覆う保護膜3と同時に形成することによって、樹脂壁4の形成工程を新たに追加する必要がない。
この熱剥離テープ6の貼付工程は、マウンターを用いてウェーハ状態において、予め所定形状に加工した熱剥離テープ6を各第1の半導体チップ1のボンディングパッド部を囲む樹脂壁4の上面に貼付して良いし、或いは、ウェーハ状態においてロールラミネーターを用いてウェーハ全面に熱剥離テープ6を貼付したのち、レーザ加工によりボンディングパッド部にのみ残存させても良いし、さらには、ウェーハをチップに分割してフリップチップボンダーを用いてチップ状態において、予め所定形状に加工した熱剥離テープ6を第1の半導体チップ1のボンディングパッド部を囲む樹脂壁4の上面に貼付しても良い。
本発明によれば、従来のボンディングパッド保護方法と比較して、ボンディングパッドへの汚染がなく、且つ、保護層を熱だけで剥離することができるために、特別な装置や薬液使用などによる剥離工程などは必要なく、ドライプロセスで行うことができ、それによって、プロセス短縮、パッド汚染の確実な防止が可能になるので、安定したボンディング性や環境負荷の少ないプロセスを実現することができる。
本発明は、第1の半導体チップに設けたボンディングパッド部に、例えば、マウンターを用いてウェーハ状態において、予め所定形状に加工した熱剥離テープをボンディングパッド部を囲む樹脂壁の上面に貼付し、或いは、ウェーハ状態においてロールラミネーターを用いてウェーハ全面に熱剥離テープを貼付したのち、レーザ加工によりボンディングパッド部にのみ残存させ、或いは、ウェーハをチップに分割したのち、フリップチップボンダーを用いてチップ状態において、予め所定形状に加工した熱剥離テープを樹脂壁の上面に貼り付けたのち、剥離温度よりも低い温度で第1の半導体チップ上に第2の半導体チップをフリップチップによって固着させ、次いで、剥離温度よりも低い温度で第1の半導体チップと第2の半導体チップ間にアンダーフィル樹脂を封入したのち、剥離温度よりも低い温度でアンダーフィル封止樹脂を硬化させ、次いで、剥離温度以上で熱剥離テープを剥離したのち、積層した半導体チップをボールグリッドアレイ基板等の配線基板上にダイボンディングし、次いで、配線基板に設けたボンディングパッドと第1の半導体チップに設けたボンディングパッドとをボンディングワイヤにより接続するものである。
ここで、図2乃至図5を参照して本発明の実施例1の半導体パッケージの製造工程を説明する。
図2参照
まず、厚さが2〜3μm、例えば、2μmの無電解Ni層十三上に、厚さが、例えば、0.05μmのAu層14を設けた接続電極12及びAlからなるボンディングパッド15を設けた半導体チップ11の表面に絶縁膜16を介して、例えば、ポリイミド樹脂を塗布し、所定の形状に加工することにより、平坦部における厚さが1〜2μm、例えば、1.5μmの保護膜17とボンディングパッド15を囲むように樹脂壁18を形成する。
なお、この時点では、半導体チップはダイシング前のウェーハ状態である。
この時、樹脂壁18の幅は、例えば、5μmであり、また、ボンディングパッド15における開口部の幅は例えば、30μmであり、樹脂壁18のチップ内側端と保護膜17との間隔は例えば、200μmである。
次いで、170℃以上で剥離する熱剥離シート19、例えば、170℃で剥離する熱剥離シート:リバアルファ(日東電工社製商品名No.3195V)を80℃以下、例えば、室温(25℃)で樹脂壁18の上面に貼付する。
この時、半導体チップ11の4隅の内の1隅は、後述するアンダーフィル樹脂を注入口20を確保するように、熱剥離シート19で覆わないようにする。
図3参照
次いで、熱剥離シート19を貼付した状態でウェーハをダイシングによってチップ化したのち、Auボールバンプ22を設けた半導体チップ21をフェースダウンにてフリップチップによって接合する。
この時、例えば、100℃において50kHzの超音波を0.4秒印加して振幅2μmの条件で上下の半導体チップ11と半導体チップ21を接合する。
次いで、上下の半導体チップ11と半導体チップ21をエポキシ系を主成分とする液状封止樹脂23の流動性が高まる温度50〜100℃に加熱しながら、半導体チップ11と半導体チップ21との間に注入口20から液状封止樹脂23を注入する。
図4参照
次いで、例えば、150℃で1時間程度の熱処理によって注入した液状封止樹脂23を硬化させてアンダーフィル樹脂24とする。
次いで、例えば、180℃で5秒〜15秒間程度加熱することで、熱剥離シート19が完全に剥離され、洗浄や特別な剥離処理が必要なく容易に熱剥離シート19が回収され、汚染のないボンディングパッド15が露出する。
なお、剥離工程において、熱剥離シート19の残渣が樹脂壁18の上面に残存するが、ボンディングパッド15と接触していないので問題はない。
図5参照
次いで、一体化された半導体チップの下段のチップとなる半導体チップ11の背面をボールグリッドアレイ基板30に接着剤25によりダイボンディングすることにより固着したのち、ボンディングパッド15と、ボールグリッドアレイ基板30に設けたボンディングパッド31とをボンディングワイヤ26によりボンディングする。
最後に、全体をエポキシ系樹脂をポッティングすることによりモールド樹脂27とすることによって、本発明の実施例1の半導体パッケージが完成する。
このように、本発明の実施例1においては、アンダーフィル樹脂の充填工程において、ボンディングパッドを樹脂壁を介して熱剥離シートで覆っているので、ボンディングパッドの表面にアンダーフィル樹脂や熱剥離シートが接触することがないので、熱剥離シートを熱により剥離するだけで、エッチングや洗浄等のウェットプロセスを要することなく、ボンディングパッドの表面を清浄に保つことができる。
次に、図6を参照して、本発明の実施例2の半導体パッケージの製造工程を説明するが、熱剥離テープの貼付工程が異なるだけで、基本的な製造工程は上記の実施例1と同様であるので、熱剥離テープの貼付・加工工程のみを図示する。
まず、上記の実施例1と全く同様に、厚さが2〜3μm、例えば、2μmの無電解Ni層13上に、厚さが、例えば、0.05μmのAu層14を設けた接続電極12及びAlからなるボンディングパッド15を設けた半導体チップ11の表面に絶縁膜16を介して、例えば、ポリイミド樹脂を塗布し、所定の形状に加工することにより、平坦部における厚さが1〜2μm、例えば、1.5μmの保護膜17とボンディングパッド15を囲むように樹脂壁18を形成する。
なお、この時点では、半導体チップはダイシング前のウェーハ状態である。
図6参照
次いで、170℃以上で剥離する熱剥離シート28、例えば、170℃で剥離する熱剥離シート:リバアルファ(日東電工社製商品名No.3195V)をパターン加工しない状態で、80℃以下、例えば、室温(25℃)で、ロールラミネーターを用いてウェーハ全面に貼付する。
次いで、レーザ光を照射して不要部を蒸発させて除去することによってパターン加工する。
即ち、図2の下図と同様に、ボンディングパッド15を跨ぐように樹脂壁18上に熱剥離シート19が残存するようにするとともに、半導体チップ11の4隅の内の注入口29以外の3隅にのみ熱剥離シート19が残存するようにする。
以降は図示を省略するが、再び、上記の実施例1と全く同様に、熱剥離シート28を貼付した状態でウェーハをダイシングによってチップ化したのち、Auボールバンプを設けた半導体チップをフェースダウンにてフリップチップによって接合する。
次いで、上下の半導体チップ11と半導体チップをエポキシ系を主成分とする液状封止樹脂の流動性が高まる温度50〜100℃に加熱しながら、半導体チップ11と半導体チップとの間に注入口29から液状封止樹脂を注入する。
次いで、例えば、150℃で1時間程度の熱処理によって注入した液状封止樹脂を硬化させてアンダーフィル樹脂としたのち、例えば、180℃で5秒〜15秒間程度加熱することで、熱剥離シート28を剥離し、次いで、一体化された半導体チップの下段のチップとなる半導体チップ11の背面をボールグリッドアレイ基板に接着剤によりダイボンディングすることにより固着する。
次いで、半導体チップ11に設けたボンディングパッド15と、ボールグリッドアレイ基板に設けたボンディングパッドとをボンディングワイヤによりボンディングしたのち、最後に、全体をエポキシ系樹脂をポッティングすることによりモールド樹脂とすることによって、本発明の実施例2の半導体パッケージが完成する。
このように、本発明の実施例2においても熱剥離テープの貼付工程が異なるだけで、実施例1と同様にアンダーフィル樹脂の充填工程において、ボンディングパッドを樹脂壁を介して熱剥離シートで覆っているので、ボンディングパッドの表面にアンダーフィル樹脂や熱剥離シートが接触することがないので、熱剥離シートを熱により剥離するだけで、エッチングや洗浄等のウェットプロセスを要することなく、ボンディングパッドの表面を清浄に保つことができる。
次に、図7及び図8を参照して、本発明の実施例3の半導体パッケージの製造工程を説明するが、熱剥離テープの貼付工程が異なるだけで、基本的な製造工程は上記の実施例1と同様であるので、熱剥離テープの貼付工程までを図示する。
図7参照
まず、上記の実施例1と全く同様に、厚さが2〜3μm、例えば、2μmの無電解Ni層13上に、厚さが、例えば、0.05μmのAu層14を設けた接続電極12及びAlからなるボンディングパッド15を設けた半導体チップ11の表面に絶縁膜16を介して、例えば、ポリイミド樹脂を塗布し、所定の形状に加工することにより、平坦部における厚さが1〜2μm、例えば、1.5μmの保護膜17とボンディングパッド15を囲むように樹脂壁18を形成する。
なお、この時点では、半導体チップはダイシング前のウェーハ状態である。
次いで、ウェーハをダイシングして、各半導体チップ11に分割する。
図8参照
次いで、170℃以上で剥離する熱剥離シート36、例えば、170℃で剥離する熱剥離シート:リバアルファ(日東電工社製商品名No.3195V)をチップサイズにパターン加工した状態で、80℃以下、例えば、室温(25℃)で、フリップチップボンターを用いて各半導体チップ毎に樹脂壁18上に貼付する。
なお、この時も半導体チップ11の4隅の内の1隅は、後述するアンダーフィル樹脂を注入口37を確保するように、熱剥離シート36で覆わないようにする。
以降は、再び、上記の実施例1と全く同様に、Auボールバンプ22を設けた半導体チップ21をフェースダウンにてフリップチップによって接合する。
次いで、上下の半導体チップ11と半導体チップ21をエポキシ系を主成分とする液状封止樹脂の流動性が高まる温度50〜100℃に加熱しながら、半導体チップ11と半導体チップ21との間に注入口37から液状封止樹脂を注入する。
次いで、例えば、150℃で1時間程度の熱処理によって注入した液状封止樹脂を硬化させてアンダーフィル樹脂としたのち、例えば、180℃で5秒〜15秒間程度加熱することで、熱剥離シート36を剥離し、次いで、一体化された半導体チップの下段のチップとなる半導体チップ11の背面をボールグリッドアレイ基板に接着剤によりダイボンディングすることにより固着する。
次いで、半導体チップ11に設けたボンディングパッド15と、ボールグリッドアレイ基板に設けたボンディングパッドとをボンディングワイヤによりボンディングしたのち、最後に、全体をエポキシ系樹脂をポッティングすることによりモールド樹脂とすることによって、本発明の実施例3の半導体パッケージが完成する。
このように、本発明の実施例3においても熱剥離テープの貼付工程が異なるだけで、実施例1と同様にアンダーフィル樹脂の充填工程において、ボンディングパッドを樹脂壁を介して熱剥離シートで覆っているので、ボンディングパッドの表面にアンダーフィル樹脂や熱剥離シートが接触することがないので、熱剥離シートを熱により剥離するだけで、エッチングや洗浄等のウェットプロセスを要することなく、ボンディングパッドの表面を清浄に保つことができる。
以上、本発明の各実施例を説明したが、本発明は各実施例に示した構成、条件、数値に限られるものではなく、各種の変更が可能であり、例えば、硬化温度や硬化特性の異なる封止樹脂にも適用することが可能である。
また、予め上段チップまたは下段チップに封止樹脂を形成し、フリップチップ接合する方式にも応用することができる。
この際、硬化温度以上で剥離する熱剥離テープを選択すればよい。
また、上記の各実施例の説明において、スタック型半導体チップを搭載する配線基板としてボールグリッドアレイ基板を用いているが、ボールグリッドアレイ基板に限られるものではなく、通常のプリント配線基板を用いても良いものである。
ここで、再び図1を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図1参照
(付記1) 配線基板上に固着された第1の半導体チップ1と、前記第1の半導体チップ1に対してフェイスダウンボンディングされた第2の半導体チップ5との間に封止樹脂8を設けるとともに、前記第1の半導体チップ1と前記配線基板とをボンディングワイヤで電気的に接続した半導体装置であって、前記第1の半導体チップ1のボンディングパッド2のチップ内側端部とチップ外側端部とに、前記第1の半導体チップ1の表面を覆う保護膜3と同一の材料からなり且つ平坦部において前記第1の半導体チップ1の表面を覆う保護膜3と同一の厚さを有する樹脂壁4を有することを特徴とする半導体装置。
(付記2) 上記隣接するボンディングパッド2の間が、上記樹脂壁4と一体の隔壁で分離されていることを特徴とする付記1記載の半導体装置。
(付記3) 第1の半導体チップ1に設けたボンディングパッド部に、第1の温度で剥離する熱剥離テープ6を貼り付ける工程と、前記第1の温度よりも低い第2の温度で第1の半導体チップ1上に第2の半導体チップ5をフリップチップによって固着させる工程と、前記第1の温度よりも低い第3の温度で第1の半導体チップ1と第2の半導体チップ5間に封止樹脂7を封入する工程と、前記第1の温度よりも低い第4の温度で前記封止樹脂7を硬化させる工程と、前記第1の温度以上で前記熱剥離テープ6を剥離する工程とを有することを特徴とする半導体装置の製造方法。
(付記4) 上記ボンディングパッド部のチップ内側端部とチップ外側端部とに樹脂壁4を設け、前記樹脂壁4の上面に上記熱剥離テープ6を貼付することを特徴とする付記1記載の半導体装置の製造方法。
(付記5) 上記樹脂壁4は、上記第1の半導体チップ1の表面を覆う保護膜3の形成工程と同一工程で形成されたことを特徴とする付記4記載の半導体装置の製造方法。
(付記6) 上記熱剥離テープ6の貼付工程において、予め所定形状に加工した前記熱剥離テープ6を上記各第1の半導体チップ1のボンディングパッド部を囲む樹脂壁4の上面に貼付することを特徴とする付記4または5に記載の半導体装置の製造方法。
(付記7) 上記熱剥離テープ6の貼付工程において、ウェーハ全面に前記熱剥離テープ6を貼付したのち、上記ボンディングパッド部にのみ残存させるように処理することを特徴とする付記4または5に記載の半導体装置の製造方法。
(付記8) 上記熱剥離テープ6の貼付工程において、フリップチップボンダーを用いてチップ状態において、予め所定形状に加工した前記熱剥離テープ6を上記第1の半導体チップ1のボンディングパッド部を囲む樹脂壁4の上面に貼付することを特徴とする付記6記載の半導体装置の製造方法。
(付記9) 上記熱剥離テープ6の貼付工程において、マウンターを用いてチップ状態において、予め所定形状に加工した前記熱剥離テープ6を上記各第1の半導体チップ1のボンディングパッド部を囲む樹脂壁4の上面に貼付することを特徴とする付記6記載の半導体装置の製造方法。
(付記10) 上記熱剥離テープ6の貼付工程において、ウェーハ状態においてロールラミネーターを用いてウェーハ全面に前記熱剥離テープ6を貼付したのち、レーザ加工により上記ボンディングパッド部のみに残存させることを特徴とする付記7記載の半導体装置の製造方法。
本発明の活用例としては、携帯電話等の携帯機器に搭載する小型の半導体装置が典型的であるが、携帯機器用に限られるものではなく、通常の電子機器に搭載する高密度実装半導体装置の実装構造・実装方法にも適用されるものである。
本発明の原理的構成の説明図である。 本発明の実施例1の半導体パッケージの途中までの製造工程の説明図である。 本発明の実施例1の半導体パッケージの図2以降の途中までの製造工程の説明図である。 本発明の実施例1の半導体パッケージの図3以降の途中までの製造工程の説明図である。 本発明の実施例1の半導体パッケージの図4以降の製造工程の説明図である。 本発明の実施例2の半導体パッケージの製造工程の説明図である。 本発明の実施例3の半導体パッケージの途中までの製造工程の説明図である。 本発明の実施例3の半導体パッケージの図7以降の製造工程の説明図である。 従来のスタック型半導体装置の概略的断面図である。
符号の説明
1 第1の半導体チップ
2 ボンディングパッド
3 保護膜
4 樹脂壁
5 第2の半導体チップ
6 熱剥離テープ
7 封止樹脂
8 封止樹脂
11 半導体チップ
12 接続電極
13 無電解Ni層
14 Au層
15 ボンディングパッド
16 絶縁膜
17 保護膜
18 樹脂壁
19 熱剥離シート
20 注入口
21 半導体チップ
22 Auボールバンプ
23 液状封止樹脂
24 アンダーフィル樹脂
25 接着剤
26 ボンディングパッド
27 モールド樹脂
28 熱剥離シート
29 注入口
30 ボールグリッドアレイ基板
31 ボンディングパッド
32 ボールグリッド
36 熱剥離シート
37 注入口
41 ボールグリッドアレイ基板
42 ボールグリッド
43 ボンディングパッド
44 下段半導体チップ
45 Ni/Au電極
46 ボンディングパッド
47 アンダーフィル樹脂
48 上段半導体チップ
49 Auボールバンプ
50 接着剤
51 ボンディングワイヤ
52 モールド樹脂

Claims (6)

  1. 配線基板上に固着された第1の半導体チップと、前記第1の半導体チップに対してフェイスダウンボンディングされた第2の半導体チップとの間に封止樹脂を設けるとともに、前記第1の半導体チップと前記配線基板とをボンディングワイヤで電気的に接続した半導体装置であって、前記第1の半導体チップのボンディングパッドのチップ内側端部とチップ外側端部とに、前記第1の半導体チップの表面を覆う保護膜と同一の材料からなり且つ平坦部において前記第1の半導体チップの表面を覆う保護膜と同一の厚さを有する樹脂壁を有することを特徴とする半導体装置。
  2. 上記隣接するボンディングパッドの間が、上記樹脂壁と一体の隔壁で分離されていることを特徴とする請求項1記載の半導体装置。
  3. 第1の半導体チップに設けたボンディングパッド部に、第1の温度で剥離する熱剥離テープを貼り付ける工程と、前記第1の温度よりも低い第2の温度で第1の半導体チップ上に第2の半導体チップをフリップチップによって固着させる工程と、前記第1の温度よりも低い第3の温度で第1の半導体チップと第2の半導体チップ間に封止樹脂を封入する工程と、前記第1の温度よりも低い第4の温度で前記封止樹脂を硬化させる工程と、前記第1の温度以上で前記熱剥離テープを剥離する工程とを有することを特徴とする半導体装置の製造方法。
  4. 上記ボンディングパッド部のチップ内側端部とチップ外側端部とに樹脂壁を設け、前記樹脂壁の上面に上記熱剥離テープを貼付することを特徴とする請求項1記載の半導体装置の製造方法。
  5. 上記樹脂壁は、上記第1の半導体チップの表面を覆う保護膜の形成工程と同一工程で形成されたことを特徴とする請求項4記載の半導体装置の製造方法。
  6. 上記熱剥離テープの貼付工程において、予め所定形状に加工した前記熱剥離テープを上記各第1の半導体チップのボンディングパッド部を囲む樹脂壁の上面に貼付することを特徴とする請求項4または5に記載の半導体装置の製造方法。
JP2007058109A 2007-03-08 2007-03-08 半導体装置及びその製造方法 Expired - Fee Related JP4978244B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007058109A JP4978244B2 (ja) 2007-03-08 2007-03-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007058109A JP4978244B2 (ja) 2007-03-08 2007-03-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008218949A true JP2008218949A (ja) 2008-09-18
JP4978244B2 JP4978244B2 (ja) 2012-07-18

Family

ID=39838582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007058109A Expired - Fee Related JP4978244B2 (ja) 2007-03-08 2007-03-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4978244B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2733729A3 (en) * 2012-11-19 2016-09-21 J-Devices Corporation Semiconductor device and method for producing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167800A (ja) * 1997-08-19 1999-03-09 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
JPH11145183A (ja) * 1997-11-07 1999-05-28 Rohm Co Ltd 半導体装置、およびその製造方法
JP2001185657A (ja) * 1999-12-10 2001-07-06 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2003282797A (ja) * 2002-03-25 2003-10-03 Oki Electric Ind Co Ltd 半導体装置および半導体モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167800A (ja) * 1997-08-19 1999-03-09 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
JPH11145183A (ja) * 1997-11-07 1999-05-28 Rohm Co Ltd 半導体装置、およびその製造方法
JP2001185657A (ja) * 1999-12-10 2001-07-06 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2003282797A (ja) * 2002-03-25 2003-10-03 Oki Electric Ind Co Ltd 半導体装置および半導体モジュールの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2733729A3 (en) * 2012-11-19 2016-09-21 J-Devices Corporation Semiconductor device and method for producing the same

Also Published As

Publication number Publication date
JP4978244B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
JP5325736B2 (ja) 半導体装置及びその製造方法
TWI352412B (en) Multi-chip package structure and method of fabrica
JP5095113B2 (ja) 固体撮像装置の製造方法、及び固体撮像装置
TWI414027B (zh) 晶片尺寸封裝件及其製法
US8334602B2 (en) Die package including encapsulated die and method of manufacturing the same
TW201128721A (en) Manufacturing method of semiconductor device
TW201207962A (en) Chip-sized package and fabrication method thereof
TWI421956B (zh) 晶片尺寸封裝件及其製法
TWI575622B (zh) 製造半導體構件的方法及相關的半導體構件
JP2009272512A (ja) 半導体装置の製造方法
KR20100066384A (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
US7964493B2 (en) Method of manufacturing semiconductor device
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP5541618B2 (ja) 半導体パッケージの製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP3892359B2 (ja) 半導体チップの実装方法
KR20090052282A (ko) 반도체 장치 및 그 제조 방법
JP4862986B2 (ja) 半導体装置の製造方法
JP4978244B2 (ja) 半導体装置及びその製造方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
US6822323B1 (en) Semiconductor package having more reliable electrical conductive patterns
JP2010062514A (ja) 粘着性保護層を有する半導体ウェハ
JP3825370B2 (ja) 半導体装置の製造方法
JP2003309227A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees