JPH05109927A - 混成集積回路及びその製造方法 - Google Patents

混成集積回路及びその製造方法

Info

Publication number
JPH05109927A
JPH05109927A JP27264491A JP27264491A JPH05109927A JP H05109927 A JPH05109927 A JP H05109927A JP 27264491 A JP27264491 A JP 27264491A JP 27264491 A JP27264491 A JP 27264491A JP H05109927 A JPH05109927 A JP H05109927A
Authority
JP
Japan
Prior art keywords
silicone resin
hybrid integrated
integrated circuit
circuit element
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27264491A
Other languages
English (en)
Inventor
Noriaki Sakamoto
則明 坂本
Yuusuke Igarashi
優助 五十嵐
Susumu Ota
晋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27264491A priority Critical patent/JPH05109927A/ja
Publication of JPH05109927A publication Critical patent/JPH05109927A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 シリコーンゲルを充填し耐湿処理が施された
混成集積回路のヒートサイクル時に生じるシリコーンゲ
ルの流動による回路素子と導電路とを接続するワイヤ線
の断線を防止する。 【構成】 二枚の混成集積回路基板(1)(2)の一方
の基板上に搭載された比較的大型のチップ状の回路素子
(5)のみを枠材(8)で囲み、且つ回路素子(5)上
にシリコーン樹脂膜(11)を形成し、枠材(8)の開
口部(8A)を一方の基板上に形成されたシリコーン樹
脂層(9A)で封止し、両基板(1)(2)間の略中央
付近に中空層(12)を形成するように他方の基板上に
シリコーン樹脂層(9B)を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路に関し、特
に外部環境化で使用される混成集積回路およびその製造
方法に関する。
【0002】
【従来の技術】図7は、外部環境化で使用される代表的
な混成集積回路の断面図である。二枚の混成集積回路基
板(30)(31)上にはチップ状のLSI,VLS
I,パワートランジスタ及びチップ抵抗等の回路素子
(32)が所望の導電路(図示しない)上に固着搭載さ
れている。それら2枚の基板(30)(31)は枠状の
ケース材(33)により所定の間隔離間するように配置
して固着一体化される。
【0003】一方、LSI及びVLSIチップ等の回路
素子(32)と導電路とを接続するワイヤ線は細いため
にエポキシ樹脂(34)によって密封封止される。とこ
ろで、外部環境化で使用される混成集積回路では耐防水
性を向上させるために両基板(30)(31)間とケー
ス材(33)とで形成される空間内にシリコーンゲル
(35)を充填して、基板(30)(31)上の回路パ
ターン及び回路素子を水湿から保護している。
【0004】シリコーンゲル(35)を両基板(30)
(31)間に充填すると、ヒートサイクル時にシリコー
ンゲル(35)が流動して、シリコーンゲルの内圧が高
くなりLSI及びVLSI等を接続する細線ワイヤ線が
断線する恐れがあるが、前述したようにエポキシ樹脂
(34)で密封封止することにより解決される。また、
かかるエポキシ樹脂の熱膨張係数は基板の熱膨張係数と
略同一となるように調整されているために、基板とエポ
キシ樹脂との密着性が良く、水分が浸入しにくくなり、
耐湿信頼性が向上する。本出願人は、エポキシ樹脂と基
板の両者の熱膨張係数を合せることに関して既に出願済
である(特願平3−118812号参照)。
【0005】
【発明が解決しようとする課題】前述したように、従来
の混成集積回路ではヒートサイクル時に発生するシリコ
ーンゲルの流動によるワイヤ線の断線防止することがで
きる。しかし、エポキシ樹脂の封止剤と基板の熱膨張係
数をマッチングさせることで、両者の密着性が向上する
反面、エポキシ樹脂とベアチップとの熱膨張係数の差が
著しく異なるために、温度変化(温度サイクル)によ
り、封止剤とベアチップとの接着部に繰返し応力が加わ
り、ベアチップ表面でのワイヤボンディング部のネック
切れあるいは電極から剥離するという不良が発生する問
題がある。
【0006】かかる、不良は本発明者の実験によると、
ベアチップのコーナ部に集中し、また、ワイヤ断線不良
となった周辺でチップ表面と封止剤の界面が剥離すると
いうことが判明した。これは、冷熱サイクルを繰返すこ
とで、最大応力がコーナ部に加わる。従ってそのコーナ
部で剥離が生じ、接着力でおさえられていたせん断方向
の歪がワイヤボンディング部に加わり、断線するものと
考えられている。
【0007】これを図8のA及びBに基づいて説明す
る。図8のAは、熱衝撃によってエポキシ樹脂とチップ
との熱膨張係数の差によるせん断方向への応力が加わっ
ているが、エポキシ樹脂がチップと接着しているため
に、せん断方向の動きを抑制している。それに対して、
図8のBは、熱衝撃を繰返すことによって、最大応力が
加わるチップコーナ部でエポキシ樹脂が剥離し(斜線領
域)、せん断方向の歪がワイヤのボンディング部に加わ
り、最終的に断線に至るものである。
【0008】また、図9は、チップサイズの大きさを異
ならしめてワイヤ断線不良実験を行った結果である。実
験条件として、アルミニウム基板上に形成された銅箔上
にベアチップをAgペーストを介して固着搭載し、ベア
チップと銅箔とをAlワイヤ線でボンディングし、ベア
チップとワイヤ線をエポキシ樹脂で封止したものを−5
5℃/5min〜150℃/5min(液相)の熱衝撃
試験を行った。図9において、(A)はチップサイズが
5.47×8.05、(B)はチップサイズが5.16
×6.2であり、夫々10個のチップが用いられた。
【0009】図9からわかるように、チップサイズが小
さい(B)は2000サイクル時で不良が発生し、チッ
プサイズが大きい(A)は500サイクル時で不良が発
生している。チップサイズがある程度小さいものはワイ
ヤ曲線不良の発生率は2000サイクル時でも低いため
外部環境化で使用され、且つ環境条件が厳しい車載用あ
るいは低インバータエアコンの室外機用の混成集積回路
としても用いることは可能である。
【0010】しかし、チップサイズが比較的大きいもの
は500サイクルで不良が発生し、前述したように外部
環境化で使用される混成集積回路としては信頼性が著し
く低いために実用できないということが確認された。
【0011】
【課題を解決するための手段】本発明は、上述した課題
を鑑みて為されたものであり、この発明に係わる混成集
積回路は複数の回路素子が搭載された第1および第2の
混成集積回路基板と、前記両基板上に搭載された回路素
子を相対向するように配置するケース材と、前記両基板
と前記ケース材とで形成された空間内に充填されたシリ
コーン樹脂層とを具備し、前記両基板の少なくとも一方
の基板上に搭載された比較的大型のチップ状の回路素子
のみを枠状の枠材で囲み、且つ前記回路素子上にシリコ
ーン樹脂膜を形成し、前記枠材の開口部を前記シリコー
ン樹脂層で密封し、前記両基板の間の略中央領域で前記
シリコーン樹脂層を区画する中空層を設けたことを特徴
とする。
【0012】また、この発明に係わる混成集積回路の製
造方法は、複数の回路素子が搭載された2枚の混成集積
回路基板を準備する工程と、前記いずれか一方の基板上
に搭載された所定のチップ状の回路素子を枠状の枠材で
他の回路素子と独立させる工程と、前記枠材内にシリコ
ーン樹脂を充填し硬化させ前記チップ状の回路素子上に
シリコーン樹脂膜を形成する工程と、前記両基板を枠状
のケース材で所定間隔離間させ固着一体化する工程と、
前記枠材の開口部が下方となるように配置し、前記ケー
ス材の孔より、前記枠材の開口部面と実質的に当接され
るまでシリコーン樹脂を充填し硬化させ第1のシリコー
ン樹脂層を形成する工程と、前記第1のシリコーン樹脂
層が上方となるように配置し、前記ケース材の孔より、
前記枠材の略中間位までシリコーン樹脂を充填し硬化さ
せ第2のシリコーン樹脂層を形成する工程とを具備した
ことを特徴とする。
【0013】さらに、これらの発明に係わる混成集積回
路及びその製造方法においては、前記チップ状の回路素
子上面に熱膨張係数の低い絶縁樹脂膜を形成したことを
特徴とする。さらに、これらの発明に係わる混成集積回
路及びその製造方法においては、前記両基板はアルミニ
ウム基板を用いたことを特徴とする。
【0014】
【作用】このように本発明に依れば、比較的大型のチッ
プ状の回路素子を枠状の枠材で囲み、枠材の開口部を混
成集積回路内に充填されたシリコーン樹脂層で封止し、
両基板間の略中央領域でシリコーン樹脂層を区画する中
空層を形成することにより、ヒートサイクル時にシリコ
ーンゲルが流動したとしても中空層によって吸収され混
成集積回路内のシリコーンゲルの内圧が高くなる恐れが
ない。その結果、比較的大型のチップ状の回路素子以外
の回路素子と周辺の導電路とを接続するワイヤ線が断線
する恐れがないため、従来のエポキシ樹脂被覆を不要と
することができる。
【0015】また、比較的大型のチップ状の回路素子は
前述したように枠材及びシリコーン樹脂層によって密封
されているため、仮に混成集積回路内のシリコーンゲル
の内圧が高くなったとしても、チップ状の回路素子には
シリコーンゲルの圧力が加わらない。
【0016】
【実施例】以下に図1乃至図6に示した実施例に基づい
て、本発明の混成集積回路及びその製造方法を説明す
る。図4は本発明の混成集積回路の断面図であり、二枚
の混成集積回路基板(1)(2)と、その基板(1)
(2)上に形成された所望形状の導電路(3)(4)
と、基板(1)(2)上に搭載された複数の回路素子
(5)と、二枚の基板(1)(2)を一体化する枠状の
ケース材(7)と、比較的大型のチップ状素子を囲む枠
材(8)と、比較的大型のチップ状素子上に形成された
絶縁樹脂膜(10)と、両基板(1)(2)とケース材
(7)との空間領域に充填されたシリコーン樹脂層
(9)と、シリコーン樹脂層(9)を2分する中空層
(12)とから構成される。
【0017】次に本発明の混成集積回路の製造方法につ
いて説明する。先ず、図1に示す如く、二枚の混成集積
回路基板を用意する。二枚の混成集積回路基板(1)
(2)として、例えばアルミニウム基板等の金属基板を
用い、かかるアルミニウム基板表面には周知の陽極酸化
技術を用いて酸化アルミニウム膜を形成する。この両基
板(1)(2)の一主面にエポキシ樹脂等の絶縁樹脂層
(図示しない)を介して所望形状の導電路(3)(4)
を形成する。かかる、導電路(3)(4)は銅箔により
形成され、例えば前述した絶縁樹脂層と銅箔とがクラッ
ド状に一体化された材料を夫々の基板(1)(2)上に
貼着し、所定のエッチング技術を用いてパターン化して
形成する。
【0018】図1からでは明らかにされてないが、導電
路(3)(4)は基板(1)(2)の略全面の領域に形
成されており、所定の位置に回路素子を固着するパッド
が形成され、かかるパッドの周辺近傍には複数の導電路
(3)(4)が延在形成されている。導電路(3)
(4)の所定の各パッド上に複数の回路素子(5)を固
着搭載する。例えば、トランジスタ、チップ抵抗等の回
路素子及びLSI,VLSI等のチップ状の回路素子
(5)をAgペースト等の接着剤を介してパッド上に固
着搭載する。一方、LSI,VLSI等の回路素子
(5)上の電極と導電路(3)(4)との接続は約20
〜40μ径の細線のAlワイヤ線(6A)により、又、
パワートランジスタ等のパワー系の回路素子は約200
〜300μ径のAlワイヤ線(6B)により、超音波ボ
ンディング等の接続手段を用いて電気的に接続する。
【0019】また、両基板(1)(2)の周端部に外部
回路と接続を行うために外部リード端子(13)(1
4)を半田等の接着手段を用いて固着する。いずれか一
方の基板上に搭載された比較的大きいチップサイズのV
LSI等のメモリーチップ上面に絶縁樹脂薄膜(10)
(以下樹脂薄膜という)を形成する。かかる、樹脂薄膜
(10)は熱膨張係数が低く調整されている。即ち、樹
脂薄膜(10)の熱膨張係数は、回路素子(5)の熱膨
張係数と略同一かあるいは近似した値にまで低く設定さ
れている。回路素子(5)の熱膨張係数は約3〜4×1
-6/℃と比較的低いために、本実施例で用いられる樹
脂薄膜(10)の熱膨張係数はシリカ等のフィラーを高
密度充填し約10×10-6/℃に調整されている。
【0020】本発明に用いられる樹脂薄膜(10)につ
いて、更に述べると、樹脂薄膜(10)は前述したよう
に、回路素子(5)上に薄く形成する必要があるために
溶剤性のフェノール硬化系エポキシ樹脂が用いられる。
溶剤性のフェノール硬化系樹脂は液状であるためにフィ
ラーが高密度充填されているにもかかわらず約100μ
〜500μ程度の膜厚の樹脂薄膜(10)を回路素子上
に容易に形成することができる。回路素子(5)上に樹
脂薄膜(10)を形成する場合、前述したように樹脂が
溶剤性であるために、回路素子(5)の大きさに対応し
た適量の樹脂をボッティングし、加熱処理するだけで形
成できる。即ち、回路素子(5)上の略全面には前述し
た樹脂薄膜(10)が形成されるために、ワイヤ線のネ
ック部は樹脂薄膜(10)によって補強されることにな
る。
【0021】本実施例では、樹脂薄膜(10)の樹脂材
料として、溶剤性のフェノール硬化性樹脂を用いたが、
その他の材料として酸無水物硬化系エポキシ樹脂あるい
はアミン硬化系エポキシ樹脂を用いることができる。し
かし、それらの中でフェノール系硬化樹脂が一番耐湿性
が優れているため本実施例ではフェノール硬化系を用い
た。
【0022】ところで、前述した樹脂は回路素子(5)
表面に直接コーティングされるために耐湿信頼性を確保
する必要があるために高純度化された樹脂が用いられて
いる。本実施例で用いられた樹脂は硬化物中の不純物イ
オン濃度が非常に低く(Cl -10ppm,Na+2〜3
ppm)、LSI用のトランスファーモールド樹脂と同
レベルまで高純度化されている。従って、回路素子
(5)との密着性が良く、水分が浸入しにくいため、高
い耐湿信頼性が得られる。また、α線によるソフトエラ
ーを発生しやすいDRAM等のチップ状回路素子を実装
する場合であっても問題はない。
【0023】このように、本発明な依れば、回路素子
(4)上に低い熱膨張率を有する樹脂薄膜(6)を形成
することにより、回路素子(5)と樹脂薄膜(10)と
の熱膨張係数がマッチングされるため、冷熱サイクル時
においても素子(5)と樹脂薄膜(10)との界面が剥
離しない。従って、厳しい冷熱サイクル条件下でせん断
力が回路素子(5)のコーナ部に加わったとしても、前
述したように回路素子(5)と樹脂薄膜(10)の界面
が剥離せず、又ワイヤ線(6A)のネック部が樹脂薄膜
(10)によって補強されているために、ワイヤ線(6
A)の固着強度が増加し、従来のようなヒートサイクル
時におけるワイヤ線断線不良を著しく抑制することがで
きる。
【0024】次に図2に示す如く、樹脂薄膜(10)を
形成した比較的大型の回路素子(5)を枠状の枠材
(8)を用いて、他の回路素子(5)から分離する。か
かる、枠材(8)は、例えばエポキシ樹脂等の絶縁樹脂
により上述したように枠状に形成されている。枠材
(8)と基板との接着は、例えば接着剤、接着テープ等
の周知の接着手段を用いて接着すれば足りる。
【0025】大型の回路素子(5)を枠材(8)で密封
した後、枠材(8)の上部(8A)から所定量のシリコ
ーン樹脂を流し込み硬化させ、シリコーン樹脂膜(1
1)を形成する。かかる、シリコーン樹脂膜(11)は
回路素子(5)及びワイヤ線(6A)を被覆するととも
に枠材(8)内の周辺の導電路(4)も被覆する。次に
図3に示す如く、所定の回路素子(5)が搭載された両
基板(1)(2)を枠状のケース材(7)により、所定
間隔だけ離間させ固着一体化する。ケース材(7)は前
述したように枠状に形成され、図中には示されないが両
基板(1)(2)の周端部がケース材(7)に当接され
る。又、ケース材(7)の一側辺には後述するシリコー
ン樹脂を注入する孔(7A)が形成されている。
【0026】次に図4に示す如く、枠材(8)の開口部
(8A)が下方となるように混成集積回路を配置し、前
述したケース材(7)の孔(7A)よりシリコーン樹脂
を充填する。この際、充填されたシリコーン樹脂の界面
は枠材(8)の開口部(8A)面と当接されるか、ある
いは若干間隔を有するまでに充填する。本実施例では、
開口部(8A)面に当接されるまで充填している。混成
集積回路内にシリコーン樹脂を充填した後、混成集積回
路を略水平状態に保ち約150℃で約1〜2分位加熱さ
せて第1のシリコーン樹脂層(9A)を形成する。
【0027】最後に図5に示す如く、第1のシリコーン
樹脂層(9A)を上方となるように混成集積回路を配置
させ、再びケース材(7)の孔(7A)よりシリコーン
樹脂を充填する。この際、充填されたシリコーン樹脂の
界面は枠材(8)の略中央部まで到達するまで充填す
る。即ち、このシリコーン樹脂は第1のシリコーン樹脂
層(9A)と所定間隔離間させる中空層(12)を形成
するように配置する。中空層(12)を形成するまでシ
リコーン樹脂を充填した後、再び混成集積回路を略水平
状態に保ち、約150℃で約1〜2分位加熱させて第2
のシリコーン樹脂層(9B)を形成する。
【0028】ところで、図6はシリコーンゲルを全充填
したもの(A)と半充填(中空層を形成したもの)した
もの(B)のヒートサイクルによるワイヤ線の断線不良
率を測定した結果である。ヒートサイクル条件として、
−40℃/30分〜125℃/30分(気相)で行い、
また共にアルミニウム基板上に5.16×6.2サイズ
のベアチップを搭載し40μ径のAl線でワイヤーボン
ディングされている。
【0029】図6から、明らかな様に、(A)の全充填
のものは約300サイクル時点で不良が発生しているの
に対し、(B)の半充填のものでは約1500サイクル
時点でも不良が発生していない。即ち、中空層を設ける
ことにより、ヒートサイクル時にシリコーンゲルが流動
したとしても中空層により、流動性が緩和され内圧が高
くならないからである。
【0030】従って、本発明に依れば、ヒートサイクル
時にシリコーン樹脂層(9A)(9B)が流動したとし
ても、混成集積回路内部に中空層(11)が形成されて
いるために、中空層(11)で流動した応力を吸収する
ことができる。その結果、従来のように回路素子をエポ
キシ樹脂で被覆する必要がない。本実施例では比較的大
型の回路素子(5)上に耐湿性及びワイヤ線の固着強度
を向上させるために樹脂薄膜(10)を形成したが、樹
脂薄膜(10)は必ずしも形成しなくてもワイヤ線が断
線することはない。
【0031】
【発明の効果】以上に詳述した如く、本発明に依れば、
耐湿性が要求され混成集積回路上に比較的大型のチップ
状の回路素子を実装したとしても、冷熱サイクル時に回
路素子と導体とを接続するワイヤ線を断線させることな
く耐湿性を向上させることができる。その結果、本発明
を用いることで、極めて高信頼性の混成集積回路を提供
することができる。
【0032】また、前述したように、大型のチップ状の
回路素子をダイボンドできるために厳しい環境化で使用
できる混成集積回路の高密度実装化を実況できる。その
結果、高密度且つ極めて小型化された耐湿性の優れた混
成集積回路を提供することができる。更に、従来のよう
に回路素子を被覆するエポキシ樹脂の被覆工程が不要と
なり作業工程数を低減することができる。
【図面の簡単な説明】
【図1】図1は本発明の混成集積回路の製造工程を示す
断面図である。
【図2】図2は本発明の混成集積回路の製造工程を示す
断面図である。
【図3】図3は本発明の混成集積回路の製造工程を示す
断面図である。
【図4】図4は本発明の混成集積回路の製造工程を示す
断面図である。
【図5】図5は本発明の混成集積回路の製造工程を示す
断面図である。
【図6】図6はワイヤ線の断線不良率を示す特性図であ
る。
【図7】図7は従来の混成集積回路を示す断面図であ
る。
【図8】図8は熱衝撃がワイヤ線のネック部に加わると
きの説明図である。
【図9】図9はワイヤ線の断線不良率を示す特性図であ
る。
【符号の説明】
(1)(2) 混成集積回路基板 (3)(4) 導電路 (5) 回路素子 (7) ケース材 (8) 枠材 (9A)(9B) シリコーン樹脂層 (10) 絶縁樹脂膜 (11) シリコーン樹脂膜 (12) 中空層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数の回路素子が搭載された第1および
    第2の混成集積回路基板と、前記両基板上に搭載された
    回路素子を相対向するように配置するケース材と、前記
    両基板と前記ケース材とで形成された空間内に充填され
    たシリコーン樹脂層とを具備し、前記両基板の少なくと
    も一方の基板上に搭載された比較的大型のチップ状の回
    路素子のみを枠状の枠材で囲み、且つ前記回路素子上に
    シリコーン樹脂膜を形成し、前記枠材の開口部を前記シ
    リコーン樹脂層で密封し、前記両基板間の略中央領域で
    前記シリコーン樹脂層を区画する中空層を設けたことを
    特徴とする混成集積回路。
  2. 【請求項2】 複数の回路素子が搭載された2枚の混成
    集積回路基板を準備する工程と、 前記いずれか一方の基板上に搭載された所定のチップ状
    の回路素子を枠状の枠材で他の回路素子と独立させる工
    程と、 前記枠材内にシリコーン樹脂を充填し硬化させ前記チッ
    プ状の回路素子上にシリコーン樹脂膜を形成する工程
    と、 前記両基板を枠状のケース材で所定間隔離間させ固着一
    体化する工程と、 前記枠材の開口部が下方となるように配置し、前記ケー
    ス材の孔より前記枠材の開口部面と実質的に当接される
    までシリコーン樹脂を充填し硬化させ第1のシリコーン
    樹脂層を形成する工程と、 前記第1のシリコーン樹脂層が上方となるように配置
    し、前記ケース材の孔より、前記枠材の略中間位までシ
    リコーン樹脂を充填し硬化させ第2のシリコーン樹脂層
    を形成する工程とを具備したことを特徴とする混成集積
    回路の製造方法。
  3. 【請求項3】 前記チップ状の回路素子上面には熱膨張
    係数の低い絶縁樹脂膜が形成されていることを特徴とす
    る請求項1又は2記載の混成集積回路及びその製造方
    法。
  4. 【請求項4】 前記両基板はアルミニウム基板を用いた
    ことを特徴とする請求項1又は2記載の混成集積回路及
    びその製造方法。
JP27264491A 1991-10-21 1991-10-21 混成集積回路及びその製造方法 Pending JPH05109927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27264491A JPH05109927A (ja) 1991-10-21 1991-10-21 混成集積回路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27264491A JPH05109927A (ja) 1991-10-21 1991-10-21 混成集積回路及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05109927A true JPH05109927A (ja) 1993-04-30

Family

ID=17516799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27264491A Pending JPH05109927A (ja) 1991-10-21 1991-10-21 混成集積回路及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05109927A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570274A (en) * 1993-11-29 1996-10-29 Nec Corporation High density multichip module packaging structure
JP2001345417A (ja) * 2000-06-01 2001-12-14 Aisin Aw Co Ltd 電子部品ユニット
JP2007318048A (ja) * 2006-05-29 2007-12-06 Ibiden Co Ltd 多層配線板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570274A (en) * 1993-11-29 1996-10-29 Nec Corporation High density multichip module packaging structure
JP2001345417A (ja) * 2000-06-01 2001-12-14 Aisin Aw Co Ltd 電子部品ユニット
JP2007318048A (ja) * 2006-05-29 2007-12-06 Ibiden Co Ltd 多層配線板及びその製造方法

Similar Documents

Publication Publication Date Title
US6537856B2 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
US5998860A (en) Double sided single inline memory module
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
JP2001036000A (ja) チップサイズスタックパッケージ及びメモリモジュールとその製造方法
JP2002164492A (ja) インテリジェントパワーモジュールパッケージ
JPH08293524A (ja) 半導体装置およびその製造方法
CN209045531U (zh) 一种半导体芯片封装结构
JPH1064952A (ja) チップスケールパッケージの製造方法
JPH08279591A (ja) 半導体装置とその製造方法
JPS6394645A (ja) 電子装置
JP2003282797A (ja) 半導体装置および半導体モジュールの製造方法
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPH05109927A (ja) 混成集積回路及びその製造方法
JPH0590448A (ja) 混成集積回路
JPH0590449A (ja) 混成集積回路
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
EP0117211B1 (en) Method for fabricating a package for an integrated circuit
JPH0582676A (ja) 混成集積回路
JPH0582678A (ja) 混成集積回路
JPH0582677A (ja) 混成集積回路
JPS5848932A (ja) 半導体装置の製法
JPH07273235A (ja) 半導体装置とその製造方法
JPH0493052A (ja) 半導体集積回路装置
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム