JPH07273235A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH07273235A
JPH07273235A JP8581894A JP8581894A JPH07273235A JP H07273235 A JPH07273235 A JP H07273235A JP 8581894 A JP8581894 A JP 8581894A JP 8581894 A JP8581894 A JP 8581894A JP H07273235 A JPH07273235 A JP H07273235A
Authority
JP
Japan
Prior art keywords
substrate
cap
semiconductor device
electronic component
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8581894A
Other languages
English (en)
Inventor
Hideo Yamanaka
英雄 山中
Yoshimi Hirata
芳美 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8581894A priority Critical patent/JPH07273235A/ja
Publication of JPH07273235A publication Critical patent/JPH07273235A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 リードと基板との的確な接続および電子部品
の容易な封止を行える半導体装置とその製造方法を提供
すること。 【構成】 本発明の半導体装置1は電子部品10が接続
される基板2の周縁部から外側に延出するアウターリー
ド3と、電極パッド22とアウターリード3とを電気
的、機械的に接続する異方性導電層4と、基板2上の電
子部品10を封止するキャップ5とから構成される。ま
たリードフレームの各アウターリード3を鍵状に折り曲
げてその先端部をつなぐ状態に異方性導電層4を被着
し、基板2の電極パッド22とアウターリード3とを異
方性導電層4を介して接続し、キャップ5にて電子部品
10を封止してアウターリード3を切り離す製造方法で
ある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、所定の基板上に電子部
品が接続され、その電子部品と外部回路との電気的な入
出力を行うためのアウターリードが基板に接続されて成
る半導体装置とその製造方法に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化や高速化等
を実現する観点から、一つの基板上に複数の半導体素子
やチップ部品を高密度に実装して構成したマルチチップ
モジュール(以下、MCMと言う)への期待が高まって
いる。MCMは、主としてシリコン等のベースとなる基
板と、この基板上に設けられた薄膜多層配線と、これに
接続される複数のチップ部品とから構成される。
【0003】チップ部品は、ボンディングワイヤーやバ
ンプ等を介して薄膜多層配線の配線パターンと接続され
ており、この配線パターンと導通し基板の周縁に設けら
れた電極パッドとの導通が図られている。また、MCM
と外部回路との電気的な導通を得るためのアウターリー
ドは、基板の周縁に設けられた電極パッドにボンディン
グワイヤーやバンプを介して接続されている。これらの
接続が成されるMCMでは、そのパッケージとしてチッ
プ部品をトランスファーモールド法やポッティング法等
によって樹脂封止しており、外部環境からの保護を図っ
ている。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うなMCMなどから成る半導体装置においては、アウタ
ーリードや電子部品をボンディングワイヤーやバンプを
介して基板に接続しており、信頼性的に基板への取り付
け強度が不足するため何らかの補強を行う必要がある。
このため、トランスファーモールド法やポッティング法
により電子部品を封止する樹脂を用いてボンディングワ
イヤーやバンプまで覆うことで機械的な補強を行ってい
る。ところが、MCMなどから成る半導体装置では基板
が大型化する傾向にあり、トランスファーモールド法で
使用する金型にあってはさらに大きなものが必要とな
る。
【0005】また、金型の不要なポッティング法におい
ては、滴下する樹脂の流動を防ぐため例えば封止領域の
外周にダム枠を設けたりする必要があり製造工程が非常
に複雑となる。さらに、電子部品と配線パターン、およ
び電極パッドとアウターリードとの接続をボンディング
ワイヤーやバンプを介して行う場合には、ワイヤーの曲
がりやバンプ高さ不揃い等によるコンタクト不良が問題
となる。特に、電子部品を封止する方法としてトランス
ファーモールド法を用いる場合、一つの基板上に様々な
形状の電子部品がボンディングワイヤーにて接続されて
いると金型内におけるモールド樹脂の流れが複雑とな
り、ボンディングワイヤーへのストレス増加によるワイ
ヤー曲がり、ワイヤー切断および樹脂ボイド等を発生さ
せる原因となる。また、バンプにおいても電子部品と配
線パターン、および電極パッドとアウターリードとの接
触不良といった問題があり、これが半導体装置の生産歩
留りや信頼性を低下させる原因となっている。
【0006】
【課題を解決するための手段】本発明はこのような課題
を解決するために成された半導体装置とその製造方法で
ある。すなわち、本発明の半導体装置は、表面に所定の
配線パターンが形成されるとともにその配線パターンと
導通する電極パッドが周縁部に設けられた基板と、その
基板の配線パターンと接続される電子部品と、基板の周
縁部から外側に延出するリードと、基板の電極パッドと
リードとを電気的および機械的に接続する異方性導電層
と、凹状に形成され少なくとも基板上の電子部品をその
凹部内に封止するキャップとから構成される。
【0007】また、本発明の半導体装置の製造方法は、
先ず、保持部から複数のリードが片持ちばり状に延出し
たリードフレームを形成した後、その複数のリードを鍵
状に折り曲げるとともに複数のリードの先端部をつなぐ
状態に異方性導電層を被着し、次いで、所定の電子部品
が搭載される基板の周縁部に設けられ電子部品と導通す
る電極パッドと複数のリードの先端部とを異方性導電層
を介して電気的および機械的に接続し、次に、凹状に形
成されたキャップを用いて少なくとも電子部品をキャッ
プの凹部内に封止して、保持部から複数のリードを切り
離すようにした製造方法である。
【0008】
【作用】本発明の半導体装置では、基板の電極パッドと
リードとが異方性導電層を介して接続され、凹状のキャ
ップにて電子部品が封止されている。このため、電極パ
ッドとリードとが異方性導電層によって電気的、機械的
に接続保持されるとともに、キャップによってパッケー
ジ外形が構成されることになる。すなわち、リードが異
方性導電層を介して電極パッドと接続されているため、
キャップは電子部品の封止とパッケージ外形構成という
役割だけとなり、種々のパッケージ形態に対応できるよ
うになる。
【0009】また、本発明の半導体装置の製造方法で
は、リードフレームによる複数のリードを鍵状に折り曲
げ、各先端部をつなげる状態に異方性導電層を被着して
おり、リードの曲がりを防止している。これにより、リ
ードと基板の電極パッドとの位置合わせが正確となると
ともに、基板を接続した後にリードを折り曲げる必要が
なくなり製造時におけるリードと基板との接続部分への
機械的な負担を軽減できるようになる。
【0010】
【実施例】以下に、本発明の半導体装置とその製造方法
の実施例を図に基づいて説明する。先ず、図1の断面図
に基づいて本発明の半導体装置を説明する。図1(a)
に示す半導体装置1は樹脂封止型であり、基板2上の配
線パターン21に接続されたLSI等のチップ状の電子
部品10が樹脂6にて封止されたものである。この半導
体装置1は、主としてシリコンやガラス、セラミック
ス、ガラスエポキシ等から成る基板2と、基板2の周縁
部から延出して設けられた金属性のアウターリード3
と、基板2の周縁部に配置される電極パッド22とアウ
ターリード3とを接続する異方性導電層4と、凹状に設
けられ電子部品10をその凹部内の樹脂6にて封止する
ためのキャップ5とから構成されている。
【0011】このキャップ5は、例えばポリカーボネー
トやエポキシ系のプラスチックにて形成されており、半
導体装置1のパッケージ外形を構成している。また、ア
ウターリード3は基板2の周縁部に配置される電極パッ
ド22と異方性導電層4を介して接続されているため、
基板2に機械的に保持されるとともに、各電極パッド2
2と各アウターリード3との電気的な接続が成されてい
る。この異方性導電層4は熱可塑性や熱硬化性のバイン
ダー内にカーボンや金属粒等の導電材が混入されたもの
であり、加熱圧着することでその加圧方向にのみ導通が
得られるようになっている。
【0012】このため、異方性導電層4をアウターリー
ド3と電極パッド22との間にはさみ、加熱圧着するこ
とで各アウターリード3と各電極パッド22との導通の
みが得られる状態となり、さらにアウターリード3の機
械的な接続をも可能としている。これによって、キャッ
プ5は少なくとも電子部品10を封止する役目とパッケ
ージ外形を構成する役目とを果たせばよいことになる。
また、この半導体装置1ではキャップ5内の樹脂6によ
り電子部品10が封止されていることにより、耐湿性の
向上等が図られている。
【0013】次に、図1(b)に示す半導体装置1は中
空型(その1)であり、キャップ5内が中空状態となっ
ているものである。すなわち、この半導体装置1は、配
線パターン21上に電子部品10が接続された基板2
と、基板2の周縁部に配置された電極パッド22とアウ
ターリード3とを電気的、機械的に接続する異方性導電
層4と、アウターリード3を基板2に補強的に固定する
とともに中空部内を気密保持するための接着剤7と、凹
状に形成されたその凹部内に電子部品10を中空封止す
るためのキャップ5とから構成されている。
【0014】この半導体装置1のキャップ5はアウター
リード3の接続部分まで覆うことができるように形成さ
れており、キャップ5の側面部分と基板2の側面との間
でアウターリード3を挟持できるようになっている。つ
まり、この場合の半導体装置1においては、アウターリ
ード3は異方性導電層4により基板2の電極パッド22
と電気的、機械的に接続されるとともに接着剤7にて補
強され、さらにキャップ5と基板2との間で完全に固定
される。キャップ5によってアウターリード3の機械的
な補強を行った場合には、半導体装置1の図示しない実
装基板への強固なマウントを実現できることになる。
【0015】また、電子部品10がCCDやラインセン
サー、発光素子等の光学的な素子から成る場合には、透
光性のキャップ5を用いるようにする。この透光性のキ
ャップ5と中空構造とにより電子部品10の上方に配置
される図示しないレンズ等の光学系の屈折率を有効に利
用でき、受光または発光の効率を高めることができるよ
うになる。
【0016】また、図1(c)に示す半導体装置1は中
空型(その2)であり、キャップ5が基板2上に接続さ
れる電子部品10のみを覆う形状となったものである。
すなわち、アウターリード3は基板2の周縁部に配置さ
れる電極パッド22と異方性導電層4を介して電気的、
機械的に接続されており、さらにその接続部分に接着剤
7による補強が成されている。また、キャップ5は基板
2のアウターリード3の接続部分よりも内側で電子部品
10のみをその凹部内で中空封止する状態となってい
る。このような半導体装置1によれば、キャップ5を基
板2上の平坦な部分と接続することができるため、キャ
ップ5の接続部分におけるシール性が高まり中空型であ
っても内部の気密性を向上させることができる。
【0017】また、図1(b)や図1(c)に示すよう
な中空型のパッケージから成る半導体装置1では、電子
部品10の周囲が空気となっているため熱膨張係数の差
に起因するストレス等が少なく、電子部品10のはがれ
やコンタクト不良を抑制できる。トランスファーモール
ド法による一般的な樹脂封止製品においては、水分吸湿
によって樹脂中の不純物(トランスファーモールド法で
使用する金型に付着した離型剤等が混入したもの)であ
るCl- イオンがHClとなって電極パッド等のアルミ
ニウムを腐食する恐れがあるが、図1(b)や図1
(c)に示す中空型のパッケージから成る半導体装置1
では電子部品10の周囲が中空であるため、水分が侵入
してもそのような心配はない。なお、図1(a)に示す
樹脂封止型の半導体装置1では、金型を使用しないで製
造するため樹脂6中に不純物が混入することがなく、し
かも純度の高いエポキシ系やシリコーン系の樹脂6を使
用することができるため電極パッド22等の腐食の心配
はない。これによって、キャップ5の内部における電気
的な接続信頼性が向上することになる。
【0018】次に、本発明の半導体装置の製造方法を図
2〜図5に基づいて説明する。先ず、図2(a)に示す
ように、保持部31から複数のアウターリード3が片持
ちばり状に延出するリードフレーム30を形成する。リ
ードフレーム30は、例えばFe−Ni42合金等から
成る薄板をプレス加工して形成され、錫やはんだ等の全
面めっきが施されている。なお、図においては略平行に
配置されるた2本の保持部31からその間に向けてそれ
ぞれ複数のアウターリード3が対向して延出するDIP
(Dual Inline Package)用または
SOP(Small Outline Packag
e)用のリードフレーム30が示されているが、4方向
から内側に向けてアウターリード3がそれぞれ延出する
QFP(Quad Flat Package)用のリ
ードフレーム30であってもよい。
【0019】次に、図2(b)に示すように、リードフ
レーム30に対してプレス加工を施すことでアウターリ
ード3の部分を鍵状に折り曲げる。この折り曲げは、後
のアウターリード3のアウターリード部分の形状となる
ため、製造する半導体装置1(図1参照)のアウターリ
ード部分の形状に応じてその曲げ量を決定する。
【0020】また、アウターリード3の折り曲げととも
に、各アウターリード3の先端部をつなぐ状態に異方性
導電層4を仮圧着する。異方性導電層4の仮圧着は、例
えば60℃〜80℃の温度と3kg/cm2 〜5kg/
cm2 程度の圧力を2秒〜3秒加えることで行い、アウ
ターリード3の折り曲げ加工と同時に行っても、折り曲
げ直後に行うようにしてもよい。また、アウターリード
3を折り曲げる前に異方性導電層4を仮圧着しておき、
その後にアウターリード3の折り曲げを行ってもよい。
このように、各アウターリード3の先端部を異方性導電
層4にてつなげることで、外力によるリード曲がりを抑
制することができ、隣合うアウターリード3のピッチを
所定の間隔に保つことができる。
【0021】次に、図3(a)に示すように、基板2の
リードフレーム30への接続を行う。すなわち、基板2
の図中裏面側にはアルミニウム等から成る配線パターン
21およびポリイミド等から成る層間膜で構成される薄
膜多層配線が設けられており、さらにその配線パターン
21に電子部品10が実装され基板周縁部の電極パッド
22との導通が得られている。この状態で、基板2と電
子部品10の接続状態や電子部品10の電気的特性等の
試験が成されており、良品のみがリードフレーム30と
接続されることになる。この基板2の各電極パッド22
とリードフレーム30の各アウターリード3との位置を
合わせた状態で載置し、例えば170℃〜190℃の温
度、30kg/cm2 〜50kg/cm2 程度の圧力を
20秒〜30秒加えることで各電極パッド22と各アウ
ターリード3とを異方性導電層4を介して電気的、機械
的に一括接続する。
【0022】各アウターリード3は先に説明したように
その先端部が異方性導電層4にてつなげられた状態とな
っており隣合うアウターリード3との間隔が保持されて
いる。このため、基板2の電極パッド22のピッチとア
ウターリード3のピッチとが正確に対応することにな
り、確実な位置合わせができるようになる。つまり各電
極パッド22と各アウターリード3との一括接続が可能
となる。図3(b)は基板2の接続状態を示したもので
あり、図中左右のアウターリード3の間に基板2が配置
され、さらに電極パッド22とアウターリード3とが異
方性導電層4を介して接続された状態となっている。こ
の接続により、電子部品10とアウターリード3とが配
線パターン21、電極パッド22および異方性導電層4
を介して電気的に接続された状態となる。
【0023】なお、ここでは既に電子部品10が実装さ
れた基板2をリードフレーム30に接続する場合を説明
したが、電子部品10が実装されていない基板2をリー
ドフレーム30に接続した後に電子部品10を実装する
ようにしてもよい。
【0024】次に、図4(a)に示すようにキャップ5
の取り付けを行う。例えば、樹脂封止型の半導体装置1
(図1(a)参照)の場合には、キャップ5の凹部内に
軟化したシリコーンやエポキシ系等から成る樹脂6を充
填しておき、その中へリードフレーム30と接続した基
板2を埋め込むようにしてキャップ5を取り付ける。そ
して、この状態で樹脂6を例えば加熱硬化させることに
より、基板2および電子部品10がキャップ5内部の樹
脂6にて封止されるようになる。なお、キャップ5内に
充填する樹脂6とキャップ5との熱膨張係数は近い値に
しておくことが望ましい。
【0025】次に、樹脂6が硬化した状態で図4(b)
に示すようなアウターリード3の切断を行う。すなわ
ち、キャップ5の取り付けの後、アウターリード3はキ
ャップ5の側方へ延出して図2に示す保持部31と接続
されたままの状態となっている。このため、アウターリ
ード3を保持部31から切り離すことで図1(a)に示
す樹脂封止型の半導体装置1が完成する。
【0026】通常のリードフレーム30を用いた半導体
装置1の製造方法においては、電子部品10の樹脂によ
る封止を行った後、いわゆるトリムアンドフォーム工程
によってアウターリード3の切断と折り曲げ加工とを行
っている。しかし、本発明の半導体装置1の製造方法で
は予めアウターリード3を折り曲げておき、電子部品1
0の封止の後にアウターリード3の切断のみを行ってい
る。このため、基板2とアウターリード3との取り付け
部分に折り曲げによる負荷がかからないことになり、こ
の負荷による電気的な接続不良を抑制することができ
る。また、従来は樹脂による封止後にリードめっき(は
んだや錫等のめっき)を施しているが、本実施例の場合
では予め全面めっきしたリードフレーム30を使用して
いるのでその必要がなくなり、リードタイム短縮、工程
削減、樹脂水分吸着軽減等を図ることができる。
【0027】また、図1(b)に示す中空型(その1)
の半導体装置1を製造する場合には、図2(a)〜図3
(b)に示す一連の工程によって基板2をリードフレー
ム30に取り付けた後、図5(a)に示すように凹部内
に何も入れていないキャップ5を基板2に被せるように
する。すなわち、キャップ5は熱硬化型や紫外線硬化型
等から成る接着剤7(Bステージ状でも良い)によりリ
ードフレーム30と接続され、接続した状態でキャップ
5の中空内に電子部品10が封止されることになる。キ
ャップ5の取り付けの後は、図5(b)に示すようにキ
ャップ5と基板2との隙間を接着剤7にて封止し、アウ
ターリード3を切断することで図1(b)に示すような
中空型(その1)の半導体装置1が完成する。
【0028】また、図1(c)に示す中空型(その1)
の半導体装置1を製造する場合には、図5(c)に示す
ように他の形状のキャップ5を基板2に接続すればよ
い。すなわち、図3(b)に示す基板2の接続を行った
後、基板2の電子部品10のみを覆う大きさのキャップ
5を用意してそのキャップ5を接着剤7を介して基板2
上に取り付ける。そして、キャップ5と基板2の接続部
の外側とを接着剤7にて補強的に封止しておく。これに
より、キャップ5を基板2の平坦な部分と接続すること
ができ、キャップ5の接続作業性が向上するとともに中
空型であっても高い気密性を確保することができる。そ
して、キャップ5を取り付けた後にアウターリード3を
切断して、図1(c)に示す中空型(その1)の半導体
装置1を完成する。
【0029】また、中空型の半導体装置1の製造方法と
して、キャップ5を取り付ける接着剤7に熱可塑性接着
剤を用いるようにすれば、キャップ5の付け替えを行う
ことができるようになる。すなわち、キャップ5を取り
付けて半導体装置1を完成させて最終検査を行った際に
中空内部の電子部品10等に不良が見つかった場合、接
着剤7に熱を加えてキャップ5を取り外すようにする。
これによって、電子部品10等の不良箇所の修復を行
い、再びキャップ5を取り付けて良品の半導体装置1を
製造することができる。
【0030】また、いずれの実施例においても、キャッ
プ5として金属製のものを使用し、そのキャップ5を接
地することで電磁的なシールド効果を持った半導体装置
1を製造することもできる。なお、DIPから成る半導
体装置1を製造する場合には、アウターリード3の折り
曲げにおいて鍵状の略垂直な部分を長く形成しておき、
そのアウターリード3の略垂直な部分の途中で切断する
ようにすればよい。
【0031】
【発明の効果】以上説明したように、本発明の半導体装
置とその製造方法によれば次のような効果がある。すな
わち、本発明の半導体装置によればリードが異方性導電
層を介して電極パッドと電気的および機械的に接続され
ているため、キャップによって電子部品の封止およびパ
ッケージ外形構成を行うことができる。このため、トラ
ンスファーモールド法で使用する金型やポッティング法
で使用するダム枠が不要となる。特に、MCMから成る
半導体装置の場合においては大型の基板を用いることが
多く、トランスファーモールド法で使用する大きな金型
が不要となり、大幅なコストダウンを図ることが可能と
なる。
【0032】また、本発明の半導体装置の製造方法によ
れば、全面めっき処理したリードフレームのリードを予
め折り曲げておき、異方性導電層を介してリードと基板
の電極パッドとを一括接続するため、基板の接続作業性
が大幅に向上するとともにリードと電極パッドとが接続
された後その接続部分に無理な負荷がかからないためリ
ードの確実な接続を維持できる。これによって、半導体
装置の生産歩留りを大幅に向上させることが可能とな
る。
【図面の簡単な説明】
【図1】本発明の半導体装置を説明する断面図で、
(a)は樹脂封止型、(b)は中空型(その1)、
(c)は中空型(その2)である。
【図2】半導体装置の製造方法を説明する図(その1)
で、(a)はリードフレームの形成、(b)はリードの
折り曲げを示している。
【図3】半導体装置の製造方法を説明する図(その2)
で、(a)は基板接続、(b)は接続状態を示してい
る。
【図4】半導体装置の製造方法を説明する図(その3)
で、(a)はキャップ取り付け、(b)はリード切断を
示している。
【図5】中空型の半導体装置の製造方法を説明する図
で、(a)はキャップ取り付け、(b)はリード切断、
(c)は他のキャップの場合である。
【符号の説明】 1 半導体装置 2 基板 3 アウターリード 4 異方性導電層 5 キャップ 6 樹脂 10 電子部品 21 配線パターン 22 電極パッド

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 表面に所定の配線パターンが形成される
    とともに該配線パターンと導通する電極パッドが周縁部
    に設けられる基板と、 前記基板の配線パターンと接続される電子部品と、 前記基板の周縁部から外側に延出するリードと、 前記基板の電極パッドと前記リードとを電気的および機
    械的に接続するための異方性導電層と、 凹状に形成され少なくとも前記電子部品をその凹部内に
    封止するキャップとから成ることを特徴とする半導体装
    置。
  2. 【請求項2】 保持部から複数のリードが片持ちばり状
    に延出したリードフレームを形成した後、 前記複数のリードを鍵状に折り曲げるとともに該複数の
    リードの先端部をつなぐ状態に異方性導電層を被着し、 次いで、所定の電子部品が搭載される基板の周縁部に設
    けられ該電子部品と導通する電極パッドと前記複数のリ
    ードの先端部とを前記異方性導電層を介して電気的およ
    び機械的に接続し、 次に、凹状に形成されたキャップを用いて少なくとも前
    記電子部品を該キャップの凹部内に封止した後、 前記保持部から前記複数のリードを切り離すことを特徴
    とする半導体装置の製造方法。
JP8581894A 1994-03-29 1994-03-29 半導体装置とその製造方法 Pending JPH07273235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8581894A JPH07273235A (ja) 1994-03-29 1994-03-29 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8581894A JPH07273235A (ja) 1994-03-29 1994-03-29 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH07273235A true JPH07273235A (ja) 1995-10-20

Family

ID=13869445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8581894A Pending JPH07273235A (ja) 1994-03-29 1994-03-29 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH07273235A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158216A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置
JP2007158217A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158216A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置
JP2007158217A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR100256293B1 (ko) 반도체장치 및 그 제조방법
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
KR20000010668A (ko) 성형된 유연 회로 볼 그리드 어레이 및 그 제조방법
KR100353170B1 (ko) 소형화된 칩 스케일 볼 그리드 어레이 반도체 패키지
KR19980042617A (ko) 웨이퍼 레벨 패키징
CN101246882A (zh) 具有多芯片的半导体组件封装结构及其方法
US6407333B1 (en) Wafer level packaging
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
JPH07273235A (ja) 半導体装置とその製造方法
JP3686047B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JPH0551179B2 (ja)
JP4175339B2 (ja) 半導体装置の製造方法
JP4260766B2 (ja) 半導体装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP2570123B2 (ja) 半導体装置及びその製造方法
KR100924543B1 (ko) 반도체 패키지의 제조 방법
JPH05109927A (ja) 混成集積回路及びその製造方法
JPH09148380A (ja) 半導体装置
KR100489115B1 (ko) 반도체패키지 및 그 제조 방법
JPS5848932A (ja) 半導体装置の製法
JP2006237632A (ja) 半導体装置