JP2003347356A

JP2003347356A - 半導体装置およびその製造方法

Info

Publication number: JP2003347356A
Application number: JP2002155702A
Authority: JP
Inventors: Hiroyuki Nakanishi; 宏之中西; Toshiya Ishio; 俊也石尾; Katsunobu Mori; 勝信森
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-05-29
Filing date: 2002-05-29
Publication date: 2003-12-05
Anticipated expiration: 2022-05-29
Also published as: JP3850755B2

Abstract

(57)【要約】【課題】生産性の向上および低コスト化を図ることが
できるとともに、薄型化を実現できる半導体装置および
その製造方法を提供すること。【解決手段】主面に複数の電極が形成された半導体チ
ップと、この半導体チップの各電極に導電体を介して電
気的に接続された複数の接続パッドが対向主面に形成さ
れた実装基板と、この実装基板と前記半導体チップとを
接合する電気的絶縁性を有する接合用被膜とを備える。
この接合用被膜は、電極と接続パッドとの電気的接続時
における溶融状態の導電体の余剰分を逃がすための少な
くとも一筋のスリット状または溝状の逃げ部を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器に搭載、
内蔵される半導体装置およびその製造方法に関するもの
であり、特に半導体装置の実装形態に関する。

【０００２】

【従来の技術】近年、小型携帯電子機器の分野では、内
部に搭載される電子部品の小型化、高機能化、高密度実
装化が図られている。半導体チップを収納するパッケー
ジにおいても、より小型のものが求められており、チッ
プサイズと等しいかほぼ等しいチップサイズパッケージ
（ＣＳＰ）等も小型実装部品の一つとなっている。ま
た、ウエハの状態でパッケージングを行うウエハレベル
ＣＳＰもその一つとなりつつある。これらＣＳＰと呼ば
れるものの多くは、パッケージの面に外部接続用端子と
して球形のハンダ等の金属ボールを備えているいわゆる
ボールグリッドアレイ（ＢＧＡ）の一種とされており、
ハンダボールを介して実装基板に実装される。また、半
導体チップの電極部に、バンプと呼ばれる球形のハンダ
等の金属ボールを形成したフリップチップと呼ばれるも
のもあるが、構造体に外部接続用端子として突起体が設
けられている点では上記ＣＳＰと同じである。

【０００３】上記ウエハレベルＣＳＰの一種について、
従来例としてその構造および実装形態を図９〜図１２に
示した。図９は従来の半導体チップの主面側から視た平
面図であり、図１０は図９のＣ−Ｃ線断面図である。半
導体チップ５０は、半導体チップ本体１１を備え、その
主面に複数の電極１３が形成されるとともに、各電極１
３上にハンダボール５１が形成されている。なお、実際
には上記電極１３以外にも、半導体チップ本体１１の主
面（回路素子が形成された面）にサイズの小さな図示省
略の複数の電極パッドが存在しており、この電極パッド
から図示しない再配線が所定位置に再配置された電極１
３に導かれており、外部に露出したこの電極１３は二次
電極部となっている。そして、図示しない再配線と半導
体チップ本体１１とを電気的に分離するために、半導体
チップ本体１１の主面に絶縁膜１２が形成されている。
また、ハンダボール５１が存在しない絶縁膜１２上の領
域および各電極１３の外周縁は絶縁膜５２で覆われてお
り、図示しない再配線の露出およびハンダボ−ル５１同
士のブリッジを防ぐ目的で絶縁膜５２が設けられてい
る。

【０００４】図１１は、従来の半導体チップ５０を実装
基板２０に載置した状態を示しており、半導体チップ５
０の各ハンダボール５１は、実装基板２０の対向主面に
形成された接続パッド２２とハンダペースト２７を介し
て接着している。なお、実装基板２０の対向主面には、
表面保護および実装後のハンダボ−ル５１同士のブリッ
ジ防止を目的として、接続パッド２２の外側領域に環状
溝部２４を設けて絶縁性のソルダーレジスト２３が形成
されている。

【０００５】図１２は、図１１で示した状態を熱による
リフローを行うことによりハンダボール５１およびハン
ダペースト２７が溶融し、後に常温に戻ることで、ハン
ダボール５１と接続パッド２２が電気的に接続され、さ
らに、実装後のハンダ接合部の信頼性を高めるために、
半導体チップ５０と実装基板２０との間に充填樹脂６０
を注入し固めて形成された半導体装置５を示している。
このように製造された半導体装置５は、例えば、半導体
チップ５０の半導体チップ本体１１の厚さ寸法Ｔ₁が
０．２mmであり、実装基板２０の基板本体２１の厚さ寸
法Ｔ₂が０．８mmであり、半導体チップ本体１１と基板
本体２１との間の間隔寸法Ｔ₃が０．２５mmであり、全
体の厚さ寸法ＴはＴ₁＋Ｔ₂＋Ｔ₃＝１．２５mmである。
また、チップサイズとしては、１．５〜１０．０mm×
１．５〜１０．０mmである。

【０００６】このように、半導体チップを内蔵しハンダ
ボールが付いた半導体装置およびその実装形態は、特開
平５−１４４８１６号公報、特開平６−３３３９８５号
公報、特開平７−１２２５９１号公報、特開平１１−８
７４２４号公報、特開平１１−１４５３２０号公報、特
開２０００−２３６０４２号公報等により、先行技術と
して開示されている。

【０００７】

【発明が解決しようとする課題】図９〜図１２で説明し
た従来の半導体装置５は、ハンダボール５１をある一定
の高さに保って半導体チップ５０が実装基板２０に取り
付けられている。つまり、先ずはハンダボール５１が半
導体チップ５０を実装基板２０に固定する役割を担って
いるが、振動や曲げ等の機械的ストレスによる接合部の
破断を防ぐために、（図１２で説明したように）半導体
チップ５０と実装基板２０との間に充填樹脂６０を注入
して補強することが必要とされている。この補強行為
は、実装後の手間を招くばかりでなく、材料付加分のコ
スト上昇となっている。また、実装後もハンダボール５
１自体に厚みがあるため、半導体装置５全体の実装取付
け高さ（厚み寸法Ｔ）がハンダボール分は高くなり、こ
のような実装形態では半導体装置の薄型化に限界があっ
た。

【０００８】本発明は上記課題に鑑みなされたものであ
り、生産性の向上および低コスト化を図ることができる
とともに、薄型化を実現できる半導体装置およびその製
造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る半導体装置は、主面に複数の電極が
形成された半導体チップと、この半導体チップの各電極
に導電体を介して電気的に接続された複数の接続パッド
が対向主面に形成された実装基板と、この実装基板と前
記半導体チップとを接合させた電気的絶縁性を有する接
合用被膜とを備え、この接合用被膜が、電極と接続パッ
ドとの電気的接続時における溶融状態の導電体の余剰分
を逃がすための少なくとも一筋のスリット状または溝状
の逃げ部を有するものである。本発明において、接合用
被膜の厚さ寸法は、半導体チップの電極と実装基板の接
続パッドが近接した状態で導電体を介して電気的に接続
された状態で、半導体チップと実装基板とが接合される
寸法とされ、例えば０．０１〜０．０５mmとすることが
できる。また、この接合用被膜に形成される逃げ部は、
実装時に溶融した導電体の余剰分を十分に受容できる大
きさ寸法とされ、例えば、幅寸法は０．０５〜０．１mm
とすることができ、深さ寸法は０．０１〜０．０５mmと
することができる。

【００１０】このように構成することによって、半導体
チップの実装基板への実装時において、リフローと同時
に半導体チップと実装基板とを圧接させる方向に力を加
えることにより、溶融した導電体の余剰分が電極と接続
パッドとの間からはみ出ても逃げ部に流れ込むので、半
導体チップの接合用被膜と実装基板の対向主面との間に
溶融した導電体を流入させることなく接合用被膜と対向
主面とを確実に密着接合することができる。この際、導
電体は電極と接続パッドとの電気的接続を担うものであ
り、半導体チップの実装基板に対する固定は接合用被膜
が大きく担っている。この接合用被膜は、電極と接続パ
ッドとの接合部を振動や曲げ等の機械的ストレスから保
護（補強）して、接合部の破断を防止する。したがっ
て、従来の半導体装置（図１２参照）では実装時に実装
基板の接続パッド上に必要であったハンダペースト、お
よび実装後の補強用充填樹脂が、本発明では不要であ
り、コストダウンを図ることができる。かつ本発明で
は、ハンダペーストの形成工程および充填樹脂の注入工
程が削減され、工程数低減による生産性の向上を図るこ
とができる。また、予め電極上に形成されていた球形導
電体は実装時に溶融して薄くなるため、半導体装置は全
体の厚さ寸法が小さくなって薄型化され、電子機器へ搭
載される電子部品のより一層の薄型化（小型化）が可能
となる。

【００１１】また、本発明において、逃げ部は、電極の
周辺部から延び、半導体チップの外端縁で外向きに突き
抜けるものとすれば、実装時において、溶融した導電体
の余剰分を電極の周囲に逃がすことができる。つまり、
溶融した導電体の余剰分が容易に逃げ部へ流入できる。
また、逃げ部へ溶融した導電体が流れ込む過程におい
て、電極近傍の逃げ部に存在していた空気は導電体によ
って外側へ押出され、この逃げ部の外側端部は外部に開
放して空気抜けされているので、内部ボイドの発生が効
果的に抑制される。つまり、逃げ部に空気が閉じ込めら
れて内部ボイドが発生すると、その中に水分が溜まり実
装過程の熱により気化・膨張して破裂する場合がある
が、本発明ではこのような内部ボイドによる生産不良を
未然に防止することができる。また、実装前に電極上に
予め形成される球形導電体の量（ボリューム）は、溶融
した導電体の余剰分が逃げ部から溢れて接合用被膜と実
装基板の対向主面との間に流入しない所定量に設定され
ているが、上述のように導電体の逃げ部への流入を容易
にした（すなわち、接合用被膜と対向主面との間に導電
体を流入し難くした）ので、球形導電体のボリューム制
御が容易となる。

【００１２】また、本発明において、逃げ部は、電極の
周辺一部から延び、半導体チップの外端縁で外向きに突
き抜けるものとすれば、実装時において、溶融した導電
体の余剰分は、逃げ部に一方向から流入して空気を押出
すので、空気が逃げ部内により閉じ込められ難くなり、
内部ボイドをより一層抑制することができる。また、接
合用被膜の接合面積を広く確保することができ、半導体
チップと実装基板との接合強度を高めることができる。

【００１３】また、本発明は、別の観点によれば、主面
に複数の電極を有する半導体チップを形成する半導体チ
ップ形成工程と、対向主面に複数の接続パッドを有する
実装基板を形成する実装基板形成工程と、実装基板の対
向主面に半導体チップの主面を対向させて各電極と各接
続パッドとを導電体を介して電気的に接続することによ
り実装する実装工程とを有する半導体装置の製造方法に
おいて、前記半導体チップ形成工程が、半導体チップの
主面に、実装基板と接合するための電気的絶縁性を有す
る接合用被膜を形成し、かつこの接合用被膜に、電極と
接続パッドとの電気的接続時における溶融状態の前記導
電体の余剰分を逃がすためのスリット状または溝状の逃
げ部を形成する接合用被膜パターニング工程と、各電極
上に上記導電体を予め球形に形成する球形導電体形成工
程とを含み、前記実装工程が、接合用被膜を実装基板の
対向主面に接合する接合工程を含む半導体装置の製造方
法を提供することができる。

【００１４】この半導体装置の製造方法によれば、実装
時において、半導体チップの各電極と実装基板の各接続
パッドとを電気的に接続するのと同時に、半導体チップ
の接合用被膜と実装基板の対向主面とを密着接合するこ
とができる。このとき、溶融した導電体の余剰分が電極
と接続パッドとの間からはみ出ても逃げ部に流れ込むの
で、半導体チップの接合用被膜と実装基板の対向主面と
の間に溶融した導電体を挟み込むことがない。したがっ
て、従来の半導体装置（図１２参照）では実装時に実装
基板の接続パッド上に必要であったハンダペースト、お
よび実装後の充填樹脂が不要であり、コストダウンを図
ることができる。かつハンダペーストの形成工程および
充填樹脂の注入工程が削減され、工程数低減による生産
性の向上を図ることができる。また、予め電極上に形成
されていた球形電極は実装時に溶融して高さが低くなる
ため、半導体装置は全体の厚さ寸法が小さくなって薄型
化され、電子機器へ搭載される電子部品のより一層の薄
型化（小型化）が可能となる。

【００１５】また、接合用被膜パターニング工程が、フ
ォトリソグラフィ技法またはスクリーン印刷技法によっ
て行われるようにすれば、複雑なパターン形状の接合用
被膜であっても容易に効率よく形成することができて好
ましい。

【００１６】また、半導体チップ形成工程は、生産性の
観点から、個々に切り分けられる前のウエハ上で行われ
るのが好ましい。

【００１７】

【発明の実施の形態】以下に、本発明の半導体装置およ
びその製造方法を、図面に基づいて詳しく説明する。な
お、本発明はこれに限定されるものではない。

【００１８】［実施の形態１］本発明の実施の形態１に
係る半導体装置を図１〜図４を参照しながら説明する。
図１は本発明の実施の形態１に係る半導体装置に使用さ
れる実装前の半導体チップを主面側から視た平面図であ
り、図２は図１のＡ−Ａ線断面図であり、図３は同実施
の形態１における半導体チップを実装基板に載置したリ
フロー前の状態を示す断面図であり、図４は同実施の形
態１における半導体チップを実装基板に実装してなる半
導体装置の断面図である。なお、図１〜図４において、
図９〜図１２で説明した従来技術と同一の要素には同一
の符号を付している。

【００１９】図４に示すように、本発明の半導体装置１
は、主面に複数の電極１３が形成された半導体チップ１
０と、この半導体チップ１０の各電極１３に導電体１５
を介して電気的に接続される複数の接続パッド２２が主
面に形成された実装基板２０とを備えている。なお、実
装基板２０は、図９〜図１２で説明した従来品と同一の
ものであるため、その説明を省略する。

【００２０】この半導体装置１に使用される実装前の半
導体チップ１０を図１と図２から説明する。半導体チッ
プ１０は、半導体チップ本体１１を備え、この半導体チ
ップ本体１１の主面（回路素子が形成された面）には図
示しない複数の電極パッドが形成されている。そして、
これら各電極パッドから図示しない再配線が上記各電極
１３に導かれており、この電極１３は再配置された二次
電極部となっている。そして、再配線と半導体チップ本
体１１とを電気的に分離するために、半導体チップ本体
１１の主面に絶縁膜１２が形成されている。また、各電
極１３上には、半田、金等からなる球形導電体１５ａが
形成されている。なお、半導体チップ１０の上記構成は
（図９〜図１２で説明した）従来技術と同様である。

【００２１】この半導体チップ１０の従来技術と異なる
点は、半導体チップ１０の絶縁膜１２における電極１３
の外側領域に、実装基板２０と電気的に絶縁された状態
で接合（接着）するための接合用被膜１４が形成される
とともに、電極１３と接続パッド２２との電気的な接続
時における溶融状態の導電体１５の余剰分を逃がすため
の逃げ部１６が接合用被膜１４に形成されたことであ
る。接合用被膜１４の主たる役割は、半導体チップ１０
を実装基板２０に密着接合することであるが、上述した
再配線の外部露出防止および導電体１５同士のブリッジ
防止のためにも働く。

【００２２】接合用被膜１４は、後述する製造過程にお
いてフォトリソグラフィ技法またはスクリーン印刷技法
によって形成されたものである。接合用被膜１４は、フ
ォトリソグラフィ技法により形成される場合では、絶縁
性および感光性を有するブロック共重合ポリイミド系樹
脂からなり、スクリーン印刷技法により形成される場合
では、絶縁性を有するブロック共重合ポリイミド系樹脂
からなる。フォトリソグラフィ技法では、半導体チップ
の主面全域に上記樹脂を塗布し、レチクル等のガラスマ
スクを使用して露光した後現像することでパターニング
を行う。また、スクリーン印刷技法では、上記樹脂その
ものを孔の開いたマスクを使用して印刷することでパタ
ーニングを行う。これら樹脂は既にイミド化されてお
り、２５０℃以下の温度で硬化させることが可能で、い
ずれの場合も接合用被膜１４はパターニング直後に硬化
しておらず、実装時の熱で被膜１４が溶融して実装基板
２０の対向主面（この場合ソルダーレジスト２３の表
面）に接着し、冷却して被膜１４が硬化して対向主面に
強固に接合する。

【００２３】逃げ部１６は、電極１３の周辺部に形成さ
れて溶融した導電体１５の余剰分を流し込むための環状
部１６ａと、この環状部１６ａの一部から延びて半導体
チップ本体１１の外端縁にて端部が外向きに開放する空
気抜け用の筋状部１６ｂとからなり、接合用被膜１４の
厚み分の深さを有するスリット状に形成されている。こ
の逃げ部１６は、各電極１３毎に個別に設けられてい
る。

【００２４】次に、この実施の形態１の半導体装置の製
造方法および製造過程における作用等について、図１〜
図４を参照しながら説明する。この半導体装置１の製造
工程は、上記構成の半導体チップ１０を形成する半導体
チップ形成工程と、上記構成の実装基板２０を形成する
実装基板形成工程と、実装基板２０の対向主面に半導体
チップ１０の主面を対向させて各電極１３と各接続パッ
ド２２とを導電体１５を介して電気的に接続することに
より実装する実装工程とを有している。なお、実装基板
形成工程は従来と同様の方法にて行われるため、その説
明を省略する。

【００２５】上記半導体チップ形成工程は、個々に切り
出される前のウエハ状態で行われる。この工程におい
て、半導体チップ１０の主面に設けられる複数の電極１
３、各電極１３上の球形導電体１５ａ、絶縁膜１２、図
示しない電極パッドおよびこれと電極１３とを結線する
図示しない再配線は、一般的な公知技術により形成され
る。

【００２６】さらに、半導体チップ形成工程において
は、この後に、半導体チップ１０の主面（ウエハ上）に
おける各電極１３の外側領域に接合用被膜１４を形成
し、かつ接合用被膜１４に逃げ部１６を形成する接合用
被膜パターニング工程が行われる。この接合用被膜パタ
ーニング工程は、公知技術であるフォトリソグラフィ技
法またはスクリーン印刷技法をもってウエハ状態で一括
して行われる。簡単に説明すると、フォトリソグラフィ
技法による場合は、その一例としては、上述した樹脂を
絶縁膜１２上に塗布し、各電極１３および各逃げ部１６
に対応する領域をマスキングして、露光し、その後現像
して上記領域部分の樹脂を除去することにより、逃げ部
１６を有する接合用被膜１４を形成する。また、スクリ
ーン印刷技法による場合は、各電極１３および各逃げ部
１６に対応する領域をマスキングして、それ以外の領域
に上述した樹脂を塗布することにより、逃げ部１６を有
する接合用被膜１４を形成する。実施の形態１におい
て、この接合用被膜１４の厚さ寸法Ｔ₀は０．０３mmで
ある。また、逃げ部１６において、環状部１６ａの幅寸
法Ｗ₁は０．０５mmであり、筋状部１６ｂの幅寸法Ｗ₂は
０．０５mmである。なお、逃げ部１６はスリット状であ
るため、その深さ寸法は接合用被膜１４の厚さ寸法Ｔ₀
と同寸法である。

【００２７】半導体チップ形成工程における接合用被膜
パターニング工程の後、各電極１３上に球形導電体１５
ａを形成する球形導電体形成工程が行われる。この工程
においては、各球形導電体１５ａが所定量（所定の大き
さ）となるようにボリューム制御が行われる。つまり、
半導体チップの実装基板への実装工程において、球形導
電体１５ａが溶融して電極１３上から逃げ部１６に流れ
出た余剰分が接合用被膜１４と実装基板２０の主面（ソ
ルダーレジスト２３の表面）との間に溢れ出ないよう
に、球形導電体１５ａが所定量に調整される。なお、こ
のようにしてウエハ状態での半導体チップ形成工程が終
了すれば、ダイシングブレード等による公知技術を用い
て、ウエハを図１に示すような個々のチップ単位に切り
分ける工程が行われる。

【００２８】その後、半導体チップ１０の各電極１３と
実装基板２０の各接続パッド２２とを導電体１５を介し
て電気的に接続することにより実装する実装工程が行わ
れるが、本発明においては、この実装工程が、接合用被
膜１４を実装基板２０の対向主面（ソルダーレジスト２
３の表面）に接合する接合工程を含んでいる。つまり、
実装工程と接合工程がほぼ同時に行われる。具体的に説
明すると、図３に示すように、先ず、実装基板２０の対
向主面に半導体チップ１０の主面を対向させて、各球形
導電体１５ａを各接続パッド２２に載置する。そして、
この状態で例えば２３０〜２６０℃で加熱して各球形導
電体１５ａを溶融し、半導体チップ１０を実装基板２０
に押付けることにより、図４に示すように、接合用被膜
１４と実装基板２０のソルダーレジスト２３とが接着
し、かつ溶融した導電体１５の余剰分が電極１３と接続
パッド２２の間からはみ出して、電極１３と接合用被膜
１４との間の逃げ部１６および接続パッド２３とソルダ
ーレジスト２３との間の溝部２４によって形成された環
状の空間部に流入する。そして、導電体１５を冷却固化
させるとともに、接合用被膜１４を硬化させて、導電体
１５にて各電極１３と各接続パッド２２とが電気的に接
続し、かつ接合用被膜１４がソルダーレジスト２３に強
固に密着接合した半導体装置１が得られる。なお、上記
逃げ部１６と溝部２４とによって形成された空間部に溶
融した導電体１５が流れ込む過程において、空間部に存
在していた空気は、流入してきた導電体１５によって逃
げ部１６の筋状部１６ｂに押出される（図１参照）。し
たがって、実装過程における熱で残留空気中の水分が気
化・膨張して破裂するという、内部ボイドによる生産不
良が防止される。

【００２９】このようにして製造された実施の形態１の
半導体装置１は、半導体チップ１０の半導体チップ本体
１１の厚さ寸法Ｔ₁が０．２mmであり、実装基板２０の
基板本体２１の厚さ寸法Ｔ₂が０．８mmであり、半導体
チップ本体１１と基板本体２１との間の間隔寸法Ｔ₃が
０．０３mmであり、全体の厚さ寸法ＴはＴ₁＋Ｔ₂＋Ｔ₃
＝１．０３mmである。また、チップサイズとしては、
１．５〜１０．０mm×１．５〜１０．０mmである。つま
り、図１２で説明した従来の半導体装置５に比して、本
発明は半導体チップ本体１１と基板本体２１との間隔寸
法Ｔ₃が小さくなっている。本発明によれば、リフロー
時に球形導電体１５ａをほぼ完全に溶融して半導体チッ
プ１０を実装基板２０に押付け、その際横に広がった導
電体１５の余剰分を逃げ部１６に流し込み、かつ接合用
被膜１４を実装基板２０の対向主面（ソルダーレジスト
２３の表面）に接着し硬化して接合させるので、実装後
の半導体チップ本体１１と基板本体２１との間隔寸法Ｔ
₃を小さく抑えることができ、薄型の半導体装置１を得
ることができる。

【００３０】また、本発明では、導電体１５は電極１３
と接続パッド２２との電気的接続を担うものであり、半
導体チップ１０と実装基板２０との機械的接合は接合用
被膜１４が大きく担っている。そのため、本発明では、
従来の半導体装置５（図１２参照）では実装時に実装基
板２０の接続パッド２２上に必要であったハンダペース
ト２７、および振動や曲げ等の機械的ストレスによる電
極１３と接続パッド２２との接合部の破断を防止するた
めの補強用の充填樹脂６０が不要であり、材料削減によ
るコストダウンを図ることができるとともに、ハンダペ
ースト形成工程および充填樹脂注入工程が削減され、工
程数低減による生産性の向上を図ることができる。

【００３１】［実施の形態２］次に、図５〜図８を参照
しつつ発明の実施の形態２に係る半導体装置を説明す
る。図５は本発明の実施の形態２に係る半導体装置に使
用される実装前の半導体チップを主面側から視た平面図
であり、図６は図５のＢ−Ｂ線断面図であり、図７は同
実施の形態２における半導体チップを実装基板に載置し
たリフロー前の状態を示す断面図であり、図８は同実施
の形態２における半導体チップを実装基板に実装してな
る半導体装置の断面図である。

【００３２】この実施の形態２の半導体装置２は、実施
の形態１（図１参照）において、接合用被膜のパターン
形状が異なるものである。その他の構成は同様であり、
同一の要素には同一の符号を付してその説明を省略す
る。すなわち、実施の形態２における半導体チップ３０
は、その接合用被膜３４が、各電極１３の外側領域およ
び各電極１３の外周縁を一部を残して被覆するように形
成されている。そして、逃げ部３６は、電極１３の外周
縁における接合用被膜３４が被覆されていない部分（前
記一部）から延びて半導体チップ１１の外端縁にて端部
が外向きに開放する筋状に形成されている。つまり、こ
の逃げ部３６は、図１で説明した実施の形態１における
逃げ部１６の環状部１６ａが省略されたものであり、溶
融した導電体１５の余剰分の流し込みと空気抜けの両方
を兼ねている。実施の形態２において、この接合用被膜
１４の厚さ寸法Ｔ₀は０．０３mmである。また、逃げ部
１６において、幅寸法Ｗ₂は０．０５mmであり、深さ寸
法は接合用被膜１４の厚さ寸法Ｔ₀と同寸法である。

【００３３】この実施の形態２の半導体装置２の製造方
法は、接合用被膜３４のパターン形状が実施の形態１と
は異なるだけであり、実施の形態１と同様にして製造す
ることができる。この場合、図７と図８に示すように、
実装工程において、溶融した導電体３５が、接合用被膜
３４および接続パッド２２とソルダーレジスト２３との
間の溝部２４によって形成された環状の空間部へ流れ込
む。この環状の空間部は逃げ部３６と連通しており、環
状の空間部に存在していた空気は流れ込んだ導電体３５
によって逃げ部３６へと押出され、それによって内部ボ
イドが抑制され、内部ボイドによる生産不良が防止され
る。この実施の形態２の半導体装置２は、半導体チップ
本体１１と基板本体２１との間の間隔寸法Ｔ₃が０．０
３mmであり、従来品（図１２参照）に比して全体の厚さ
寸法Ｔが１．０３mmと小さく薄型化が図られている。

【００３４】［他の実施の形態］１．上記実施の形態１、２では、半導体チップに設けら
れた接合用被膜は一層構造の場合を例示したが、一層構
造に限定されることはなく、表面に接着効果があればよ
いので、絶縁多層構造として上記樹脂の層とするのもよ
い。また、接合用被膜を多層構造とした場合、逃げ部
は、表面側の樹脂層の厚み分を削除した溝状に形成し
てもよい。２．上記実施の形態１では、逃げ部１６は、１個の環状
部１６ａに１本の筋状部１６ｂが連通したもの（図１参
照）であったが、１個の環状部１６ａに対して複数本
（２本、３本あるいは４本以上）の筋状部１６ｂを等間
隔に設けたものであってもよく、それによって実装時の
内部ボイドをより一層抑制することができる。３．上記実施の形態２では、１個の電極１３に対して１
本の逃げ部３６が設けられた場合を例示したが、１個の
電極１３に対して複数本（２本、３本あるいは４本以
上）の逃げ部３６を等間隔に設けるようにしてもよく、
それによって実装時の内部ボイドをより一層抑制するこ
とができる。

【００３５】

【発明の効果】本発明は以上のように構成されているの
で、半導体チップの実装基板への実装時において、リフ
ローと同時に半導体チップと実装基板とを圧接させる方
向に力を加えることにより、溶融した導電体の余剰分が
電極と接続パッドとの間からはみ出ても逃げ部に流れ込
むので、半導体チップの接合用被膜と実装基板の対向主
面との間に溶融した導電体を流入させることなく接合用
被膜と対向主面を確実に密着接合することができる。こ
の際、半導体チップの実装基板に対する固定は接合用被
膜が大きく担っているため、電極と接続パッドとの接合
部が補強されて振動や曲げ等の機械的ストレスによる破
断が防止される。したがって、従来の半導体装置（図１
２参照）では実装時に実装基板の接続パッド上に必要で
あったハンダペースト、および実装後の充填樹脂が不要
であり、コストダウンを図ることができる。かつハンダ
ペーストの形成工程および充填樹脂の注入工程が削減さ
れ、工程数低減による生産性の向上を図ることができ
る。また、予め半導体チップの電極上に形成されていた
球形電極は実装時に溶融して高さが低くなるため、半導
体装置は全体の厚さ寸法が小さくなって薄型化され、電
子機器へ搭載される電子部品のより一層の薄型化（小型
化）が可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る半導体装置に使用
される実装前の半導体チップを主面側から視た平面図で
ある。

【図２】図１のＡ−Ａ線断面図である。

【図３】同実施の形態１における半導体チップを実装基
板に載置したリフロー前の状態を示す断面図である。

【図４】同実施の形態１における半導体チップを実装基
板に実装してなる半導体装置の断面図である。

【図５】本発明の実施の形態２に係る半導体装置に使用
される実装前の半導体チップを主面側から視た平面図で
ある。

【図６】図５のＢ−Ｂ線断面図である。

【図７】同実施の形態２における半導体チップを実装基
板に載置したリフロー前の状態を示す断面図である。

【図８】同実施の形態２における半導体チップを実装基
板に実装してなる半導体装置の断面図である。

【図９】従来の半導体チップの主面側から視た平面図で
ある。

【図１０】図９のＣ−Ｃ線断面図である。

【図１１】従来の半導体チップを実装基板に載置したリ
フロー前の状態を示す断面図である。

【図１２】従来の半導体チップを実装基板に実装してな
る半導体装置の断面図である。

【符号の説明】

１０、３０半導体チップ１３電極１４、３４接合用被膜１５、３５導電体１６、３６逃げ部２０実装基板２２接続パッド

───────────────────────────────────────────────────── フロントページの続き (72)発明者森勝信大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 5F044 KK02 LL01 LL11 QQ03 RR17

Claims

【特許請求の範囲】

【請求項１】主面に複数の電極が形成された半導体チ
ップと、この半導体チップの各電極に導電体を介して電
気的に接続された複数の接続パッドが対向主面に形成さ
れた実装基板と、この実装基板と前記半導体チップとを
接合させた電気的絶縁性を有する接合用被膜とを備え、この接合用被膜が、電極と接続パッドとの電気的接続時
における溶融状態の導電体の余剰分を逃がすための少な
くとも一筋のスリット状または溝状の逃げ部を有するこ
とを特徴とする半導体装置。
【請求項２】逃げ部は、電極の周辺部から延び、半導
体チップの外端縁で外向きに突き抜ける請求項１に記載
の半導体装置。
【請求項３】逃げ部は、電極の周辺一部から延び、半
導体チップの外端縁で外向きに突き抜ける請求項１に記
載の半導体装置。
【請求項４】主面に複数の電極を有する半導体チップ
を形成する半導体チップ形成工程と、対向主面に複数の接続パッドを有する実装基板を形成す
る実装基板形成工程と、実装基板の対向主面に半導体チップの主面を対向させて
各電極と各接続パッドとを導電体を介して電気的に接続
することにより実装する実装工程とを有する半導体装置
の製造方法において、前記半導体チップ形成工程が、半導体チップの主面に、実装基板と接合するための電気
的絶縁性を有する接合用被膜を形成し、かつこの接合用
被膜に、電極と接続パッドとの電気的接続時における溶
融状態の前記導電体の余剰分を逃がすためのスリット状
または溝状の逃げ部を形成する接合用被膜パターニング
工程と、各電極上に上記導電体を予め球形に形成する球形導電体
形成工程とを含み、前記実装工程が、接合用被膜を実装基板の対向主面に接合する接合工程を
含むことを特徴とする半導体装置の製造方法。
【請求項５】接合用被膜パターニング工程が、フォト
リソグラフィ技法によって行われる請求項４に記載の半
導体チップの製造方法。
【請求項６】接合用被膜パターニング工程が、スクリ
ーン印刷技法によって行われる請求項４に記載の半導体
チップの製造方法。
【請求項７】半導体チップ形成工程は、個々に切り分
けられる前のウエハ上で行われる請求項４〜６のいずれ
か一つに記載の半導体チップの製造方法。