JPH07201918A - 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス - Google Patents

半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス

Info

Publication number
JPH07201918A
JPH07201918A JP13994494A JP13994494A JPH07201918A JP H07201918 A JPH07201918 A JP H07201918A JP 13994494 A JP13994494 A JP 13994494A JP 13994494 A JP13994494 A JP 13994494A JP H07201918 A JPH07201918 A JP H07201918A
Authority
JP
Japan
Prior art keywords
tape
pad
insulating film
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13994494A
Other languages
English (en)
Inventor
Dong-Suck Chun
チュン ドング−スック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH07201918A publication Critical patent/JPH07201918A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】半導体デバイスパッケージ工程の簡略化と、小
型で信頼性の高い半導体デバイスの提供。 【構成】ウエハ４０の上にホトレジスト膜４１を塗布
し、各ボンドパッド４２の位置に該当する部分のホトレ
ジスト膜４１を取り除き、ウエハ４０を切断して複数の
チップ３０とし、リードテープ２０を、該リードテープ
に設けられたリード４５の各バンプ４６が対応する各ボ
ンドパッド４２の位置と一致するようにチップ３０に接
着し、熱及び圧力を加えてバンプ４６とボンドパッド４
２とを接着し、テープ４４を除去し、リード４５が接着
されているチップ３０をエポキシ樹脂４７を用いてモー
ルディングする各工程から成る半導体デバイスパッケー
ジ方法と、テープ４４とパッド型リード４５とバンプ４
６とから成るリードテープ２０と、パッケージされた半
導体デバイスとから成る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体デバイスのパッ
ケージ方法、同パッケージに用いるリードテープ及びパ
ッケージした半導体デバイスに関し、特に、軽量、薄
厚、コンパクトな半導体デバイスのパッケージ方法及び
同パッケージに使用されるリードテープ並に同パッケー
ジ方法によりパッケージされた半導体デバイスに関す
る。
【０００２】
【従来の技術】一般に、半導体デバイスは、シリコンウ
エハから半導体チップを製作した後、電子部品として使
用出来るように、エポキシ樹脂等を用いてパッケージさ
れるが、電子機器の小型化に伴い、プリント回路基板上
の半導体チップは高密度化の傾向にあり、従って、半導
体パッケージ自身も小型化されてきているが、更に小型
化するための努力が継続されている。
【０００３】図５〜図７は、従来の半導体パッケージを
示したものである。
【０００４】図５に示すように、一般に、従来の半導体
パッケージは、リード フレーム パドル１の上にエポキ
シ樹脂２を用いて半導体チップ３を取り付け、半導体チ
ップ３の上面に設けられたボンディング パッド４と内
部リード６とを金属ワイヤ５によって電気的に接続し、
エポキシ モールド コンパウンド８をモールディングし
てパッケージを形成した後、外に突き出た外部リード７
を適当な形に折り曲げて製作される。
【０００５】最近では、半導体パッケージのコンパクト
化の趨勢に対応して、図６及び図７に示すように、上記
リード フレーム パドル１を省略し、半導体チップ３を
絶縁テープ９を用いて内部リード６に取付けてパッケー
ジを形成する傾向にある。これらのうち、図６に示す例
は、内部リード６の上に絶縁テープ９及び半導体チップ
３が取り付けられ、ＣＯＬ（Ｃｈｉｐ Ｏｎ Ｌｅａｄ
チップ オン リード）と呼ばれているものであり、また
図７に示す例は、半導体チップ３の上に絶縁テープ９及
び内部リード６が取り付けられ、ＬＯＣ（Ｌｅａｄ Ｏ
ｎ Ｃｈｉｐ リード オン チップ）と呼ばれているもの
で。
【０００６】
【発明が解決しようとする課題】上記従来のリード フ
レームを用いる半導体デバイスのパッケージ方法は、リ
ード フレームに半導体チップを取り付けるダイ ボンデ
ィング工程と、ボンディング パッドとリードとを接続
するワイヤ ボンディング工程と、外部リードを折り曲げ
て整形するトリム フォーミング工程とを含むため、工
程所要時間が大で、かつ、パッケージの容積が大となる
という問題があった。
【０００７】また、パッケージを構成する種々の材料
（半導体チップ、エポキシ接着剤、リード フレーム、
エポキシ モールド コンパウンド等）の熱膨張係数の相
違により、亀裂や空隙のような欠陥が生じやすいという
問題があった。
【０００８】本発明の目的は、上記問題点を解決するた
めに、ダイ ボンディング工程、ワイヤ ボンディング工
程及びトリム フォーミング工程等を省略して工程を単
純化し、工程所要時間を短縮することにある。更に本発
明の目的は、上記リード端子及びモールド コンパウン
ド等に発生する種々の欠陥の発生要因を除去して、小型
で信頼性の高い半導体デバイスを提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本願発明の半導体デバイスのパッケージ方法は、
（１）ウエハに回路素子形成工程を終了した後、上記ウ
エハ上に絶縁膜を形成し、ボンドパッドが位置する部分
の上記絶縁膜を除去する工程と、（２）上記ボンドパッ
ドが位置する部分の上記絶縁膜が除去され、その他の部
位は上記絶縁膜で覆われた上記ウエハを複数のチップに
分離する工程と、（３）上記ボンドパッドが露出してい
る上記チップに、テープと上記テープに設けられた複数
のパッド型リードと上記各パッド型リードに形成された
バンプとから成るリードテープを、上記リードテープの
上記各バンプが、対応する上記各ボンドパッドの位置と
一致するように接着する工程と、（４）上記パッド型リ
ードが接着された上記チップをモールディングする工程
とを含んで成ることを特徴とする。
【００１０】この場合、上記（４）の工程において、上
記パッド型リードが接着された上記チップをプリント回
路基板上の所定の位置に配置した後、樹脂で覆ってモー
ルディングすることを特徴とする。
【００１１】またこの場合、上記（４）の工程におい
て、上記バンプが形成されていない側の上記パッド型リ
ードの端部が露出するように、上記チップをモールディ
ングすることを特徴とする。
【００１２】またこの場合、上記（１）の工程におい
て、上記絶縁膜はホトレジスト膜で形成し、上記絶縁膜
の除去は、露光・現像によって行うことを特徴とするこ
とを特徴とする。
【００１３】またこの場合、上記（１）の工程におい
て、上記絶縁膜はポリイミドテープから成ることを特徴
とする。
【００１４】またこの場合、上記（１）の工程におい
て、上記絶縁膜はＵＶテープから成ることを特徴とす
る。
【００１５】本願発明の、半導体チップに形成されたボ
ンドパッドを上記半導体チップの外部回路と接続するリ
ードテープは、接着力を有する少なくとも１つの面を有
するテープと、上記テープの接着面上に、上記半導体チ
ップに形成された上記ボンドパッドの位置と合致するよ
うに配置された複数のパッド型リードと、上記各パッド
型リードに形成されたバンプとを含んで成ることを特徴
とする。
【００１６】この場合、上記テープはポリイミドから成
ることを特徴とする。
【００１７】またこの場合、上記テープはＵＶテープか
ら成ることを特徴とする。
【００１８】本願発明の半導体デバイスは、半導体チッ
プの内部回路を外部回路と接続するために上記半導体チ
ップの表面に形成された複数のボンドパッドと、上記半
導体チップの表面に形成され、上記ボンドパッドが存在
する部分を除去した絶縁膜と、上記ボンドパッドに接着
された複数のバンプと、上記各バンプに接着されたパッ
ド型リードと、上記バンプが形成されていない側の上記
各パッド型リードの端部が露出する状態で上記パッド型
リードと上記半導体チップを包むモールド樹脂とを含ん
で成ることを特徴とする。
【００１９】この場合、上記絶縁膜はホトレジスト膜か
ら成ることを特徴とする。
【００２０】またこの場合、上記絶縁膜はポリイミドテ
ープから成ることを特徴とする。
【００２１】またこの場合、上記絶縁膜はＵＶテープか
ら成ることを特徴とする。
【００２２】本願発明の半導体デバイスは、半導体チッ
プの内部回路を外部回路と接続するために上記半導体チ
ップの表面に形成された複数のボンドパッドと、上記半
導体チップの表面を絶縁するための、上記ボンドパッド
が存在する部分を除く上記半導体チップの表面全体に形
成された絶縁膜と、上記ボンドパッドに接着されたバン
プと、上記バンプに接着されたパッド型リードと、上記
パッド型リードに接続された導電層と、上記導電層が接
続されているプリント回路基板と、上記半導体チップを
覆うモールド樹脂とを含んで成ることを特徴とする。
【００２３】この場合、上記絶縁膜はホトレジスト膜か
ら成ることを特徴とする。
【００２４】またこの場合、上記絶縁膜はポリイミドテ
ープから成ることを特徴とする。
【００２５】またこの場合、上記絶縁膜はＵＶテープか
ら成ることを特徴とする。
【００２６】
【作用】本発明によれば、従来技術に要するダイ ボン
ディング工程、ワイヤ ボンディング工程及びトリム フ
ォーミング工程を省略出来るので、製造工程を簡素化す
ることが出来る。
【００２７】また、リード フレーム、金属ワイヤ、エ
ポキシ接着剤等を使用しなくてもよいので、パッケージ
を構成する種々の材料間の熱膨張係数の相違に起因する
亀裂や空隙のような従来技術における欠陥を防止出来、
またチップのコンパクト化が可能となる。
【００２８】また、チップの設計に際し、ボンドパッド
位置を任意に設定出来るので、ボンドパッド位置の多様
化が可能となる。
【００２９】
【実施例】以下、本発明の実施例を添付図面を用いて説
明する。
【００３０】図１は、本願発明の半導体デバイスのリー
ドテープの１実施例を示す部分平面図である。
【００３１】図示の如く、本願発明のリードテープ２０
は、接着力を有する少なくとも１つの面を有するポリイ
ミドから成るテープ４４と、テープ４４の上に取り付け
られた複数のパッド型リード４５と、各パッド型リード
４５に形成されたバンプ４６とから構成されており、各
パッド型リード４５の位置は、図２に示すそれぞれ対応
するボンドパッド４２の位置と合致するように配置され
ている。パッド型リード４５及びバンプ４６は、それぞ
れ導電材で形成され、バンプ４６の材料の融点はパッド
型リード４５の材料の融点よりも低くなるように材料を
選定する。
【００３２】パッド型リード４５は、バンプ４６との接
着強度を強めるために、バリア金属（ＴｉＷまたはＴｉ
ＷＮ）で電気めっきする。
【００３３】図２は、本願発明の半導体デバイスのパッ
ケージ方法の１実施例を示す製造工程断面図である。
【００３４】まず、図２ａに示すように、回路素子形成
工程終了後のウエハ４０の上にホトレジスト膜４１を所
望の厚さに塗布する。
【００３５】次に、図２ｂに示すように、露光及び現像
して、各ボンドパッド４２の位置に該当する部分のホト
レジスト膜４１を取り除き、ボンドパッド４２の部位の
み露出し、その他の部位はホトレジスト膜４１で覆われ
たウエハ４０を切断して、複数のチップ３０を製造す
る。
【００３６】次に、図２ｃに示すように、ボンドパッド
４２が露出しているチップ３０に、あらかじめ用意され
たリードテープ２０を、該リードテープ２０上の各バン
プ４６が、対応する各ボンドパッド４２の位置と一致す
るように接着する。本工程においては、１チップ分の全
ボンドパッド４２を、全パッド型リード４５等と同時に
接着してもよいし、全ボンドパッド４２を適当な幾つか
のグループに分けて、各グループごとに数回に分けて、
対応するリードテープ２０の部分と接着してもよい。グ
ループ別に分割して接着すると、工程数は増加するが、
接着が確実となり、信頼性が向上し、不良率が減少す
る。
【００３７】次に、図２ｄに示すように、チップ３０に
熱及び圧力を加えて、リード４５のバンプ４６とボンド
パッド４２とを接着する。この際、ホトレジスト膜４１
とテープ４４との間の接着力が、バンプ４６とボンドパ
ッド４２との接着の助けとなる。加熱はチップ３０の下
方から、加圧はチップ３０の上方から行う。
【００３８】最後に、図２ｅに示すように、キャリアの
役を果たしたテープ４４を除去し、エポキシ樹脂４７を
用いてチップ３０を在来技術によりモールディングして
半導体デバイスのパッケージを完成する。
【００３９】その後、図３に示すように、本発明になる
半導体デバイスのパッケージ１０を、プリント回路基板
１１上に実装して使用する。図において、参照符号１３
は、プリント回路基板１１の配線部を示す。
【００４０】なお、図４に示すように、エポキシ モー
ルディングを行う以前のチップ３０を直接プリント回路
基板１１上に実装した後、樹脂４８で覆うエンカプセル
方式（ｅｎｃｕｐｓｕｌａｔｉｏｎ）を用いてもよい。
【００４１】上記実施例においては、テープ４４はポリ
イミドから作られている場合について説明したが、ＵＶ
テープ（紫外線テープ＝強力な接着力を有し、紫外線の
照射により瞬時にその接着力を失う。）を用いてもよ
い。
【００４２】更に上記実施例においては、ウエハ４０の
上に形成する絶縁膜としてホトレジスト膜４１を使用す
る場合について説明したが、ポリイミドテープまたはＵ
Ｖテープを用いてもよい。
【００４３】更に上記実施例においては、モ−ルディン
グ材料としてエポキシ樹脂を使用する場合について説明
したが、他の適当な樹脂その他の材料を使用してもよ
い。
【００４４】
【発明の効果】本発明によれば、従来技術に要するリー
ド フレーム、金属ワイヤ、エポキシ接着剤等の使用が
不要となリ、更に、従来技術に要するダイ ボンディン
グ工程、ワイヤ ボンディング工程、トリム フォーミン
グ工程等の省略が可能となるので、製造工程の簡素化が
可能となり、従って、製造コストの低減が可能となると
いう効果がある。
【００４５】更に本発明によれば、従来技術においてパ
ッケージを構成するリード フレーム、金属ワイヤ、エ
ポキシ接着剤等を使用しないので、種々の材料間の熱膨
張係数の相違に起因する亀裂や空隙のような欠陥を防止
出来るという効果がある。
【００４６】更に本発明によれば、チップのコンパクト
化が可能となるという効果がある。
【００４７】更に本発明によれば、チップの設計に際
し、ボンドパッドの位置を任意に設定出来、同位置の多
様化が可能となるという効果がある。
【図面の簡単な説明】
【図１】半導体デバイスのパッケージに用いる本願発明
のリードテープの１実施例を示す部分平面図である。
【図２】本願発明の半導体デバイスのパッケージ方法の
１実施例を示す製造工程断面図である。
【図３】本願発明のパッケージした半導体デバイスをプ
リント回路基板上に実装する場合の１例を示す断面図で
ある。
【図４】本願発明のエポキシ モールディングを行う以
前のチップを直接プリント回路基板上に実装した後、樹
脂で覆うエンカプセル方式の１例を示す断面図である。
【図５】従来の半導体パッケージを示す断面図である。
【図６】従来のＣＯＬ構造の半導体パッケージ内部の１
部を示す１部切断斜視図である。
【図７】従来のＬＯＣ構造の半導体パッケージ内部の１
部を示す斜視図である。
【符号の説明】
１…リード フレーム パドル、２…エポキシ樹脂、３…
半導体チップ、４…ボンディング パッド、５…金属ワ
イヤ、６…内部リード、７…外部リード、８…エポキシ
モールド コンパウンド、９…絶縁テープ、１０…半導
体デバイスパッケージ、１１…プリント回路基板、１３
…配線部、２０…リードテープ、３０…チップ、４０…
ウエハ、４１…ホトレジスト膜、４２…ボンドパッド、
４４…テープ、４５…リード、４６…バンプ、４７…エ
ポキシ樹脂、４８…樹脂

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】（１）ウエハに回路素子形成工程を終了し
    た後、上記ウエハ上に絶縁膜を形成し、ボンドパッドが
    位置する部分の上記絶縁膜を除去する工程と、（２）上
    記ボンドパッドが位置する部分の上記絶縁膜が除去さ
    れ、その他の部位は上記絶縁膜で覆われた上記ウエハを
    複数のチップに分離する工程と、（３）上記ボンドパッ
    ドが露出している上記チップに、テープと上記テープに
    設けられた複数のパッド型リードと上記各パッド型リー
    ドに形成されたバンプとから成るリードテープを、上記
    リードテープの上記各バンプが、対応する上記各ボンド
    パッドの位置と一致するように接着する工程と、（４）
    上記パッド型リードが接着された上記チップをモールデ
    ィングする工程とを含んで成ることを特徴とする半導体
    デバイスのパッケージ方法。
  2. 【請求項２】請求項１（４）の工程において、上記パッ
    ド型リードが接着された上記チップをプリント回路基板
    上の所定の位置に配置した後、樹脂で覆ってモールディ
    ングすることを特徴とする請求項１記載の半導体デバイ
    スのパッケージ方法。
  3. 【請求項３】請求項１（４）の工程において、上記バン
    プが形成されていない側の上記パッド型リードの端部が
    露出するようにモールディングすることを特徴とする請
    求項１記載の半導体デバイスのパッケージ方法。
  4. 【請求項４】請求項１（１）の工程において、上記絶縁
    膜はホトレジスト膜で形成し、上記絶縁膜の除去は、露
    光・現像によって行うことを特徴とする請求項１記載の
    半導体デバイスのパッケージ方法。
  5. 【請求項５】請求項１（１）の工程において、上記絶縁
    膜はポリイミドテープから成ることを特徴とする請求項
    １記載の半導体デバイスのパッケージ方法。
  6. 【請求項６】請求項１（１）の工程において、上記絶縁
    膜はＵＶテープから成ることを特徴とする請求項１記載
    の半導体デバイスのパッケージ方法。
  7. 【請求項７】半導体チップに形成されたボンドパッドを
    上記半導体チップの外部回路と接続するリードテープに
    おいて、接着力を有する少なくとも１つの面を有するテ
    ープと、上記テープの接着面上に、上記半導体チップに
    形成された上記ボンドパッドの位置と合致するように配
    置された複数のパッド型リードと、上記各リードに形成
    されたバンプとを含んで成ることを特徴とするリードテ
    ープ。
  8. 【請求項８】請求項７において、上記テープはポリイミ
    ドから成ることを特徴とするリードテープ。
  9. 【請求項９】請求項７において、上記テープはＵＶテー
    プから成ることを特徴とするリードテープ。
  10. 【請求項１０】半導体チップの内部回路を外部回路と接
    続するために上記半導体チップの表面に形成された複数
    のボンドパッドと、上記半導体チップの表面に形成さ
    れ、上記ボンドパッドが存在する部分を除去した絶縁膜
    と、上記各ボンドパッドに接着されたバンプと、上記各
    バンプに接着されたパッド型リードと、上記バンプが形
    成されていない側の上記パッド型リードの端部が露出す
    る状態で上記パッド型リードと上記半導体チップを包む
    モールド樹脂とを含んで成ることを特徴とする半導体デ
    バイス。
  11. 【請求項１１】請求項１０において、上記絶縁膜はホト
    レジスト膜から成ることを特徴とする半導体デバイス。
  12. 【請求項１２】請求項１０において、上記絶縁膜はポリ
    イミドテープから成ることを特徴とする半導体デバイ
    ス。
  13. 【請求項１３】請求項１０において、上記絶縁膜はＵＶ
    テープから成ることを特徴とする半導体デバイス。
  14. 【請求項１４】半導体チップの内部回路を外部回路と接
    続するために上記半導体チップの表面に形成された複数
    のボンドパッドと、上記半導体チップの表面を絶縁する
    ための、上記ボンドパッドが存在する部分を除く上記半
    導体チップの表面全体に形成された絶縁膜と、上記ボン
    ドパッドに接着されたバンプと、上記バンプに接着され
    たパッド型リードと、上記パッド型リードに接続された
    導電層と、上記導電層が接続されているプリント回路基
    板と、上記半導体チップを覆うモールド樹脂とを含んで
    成ることを特徴とする半導体デバイス。
  15. 【請求項１５】請求項１４において、上記絶縁膜はホト
    レジスト膜から成ることを特徴とする半導体デバイス。
  16. 【請求項１６】請求項１４において、上記絶縁膜はポリ
    イミドテープから成ることを特徴とする半導体デバイ
    ス。
  17. 【請求項１７】請求項１４において、上記絶縁膜はＵＶ
    テープから成ることを特徴とする半導体デバイス。
JP13994494A 1993-12-27 1994-06-22 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス Pending JPH07201918A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930029910A KR970002140B1 (ko) 1993-12-27 1993-12-27 반도체 소자, 패키지 방법, 및 리드테이프
KR1993-29910 1993-12-27

Publications (1)

Publication Number Publication Date
JPH07201918A true JPH07201918A (ja) 1995-08-04

Family

ID=19372912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13994494A Pending JPH07201918A (ja) 1993-12-27 1994-06-22 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス

Country Status (3)

Country Link
US (1) US5567656A (ja)
JP (1) JPH07201918A (ja)
KR (1) KR970002140B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0798780A2 (en) * 1996-03-27 1997-10-01 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
CN1155996C (zh) * 1995-05-12 2004-06-30 皇家菲利浦电子有限公司 制造适于表面贴装的半导体器件的方法
KR19990063586A (ko) * 1996-07-12 1999-07-26 아끼구사 나오유끼 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치 및 그 실장방법
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
CN101404262A (zh) * 1999-05-28 2009-04-08 富士通株式会社 半导体零件和制造集成电路芯片的方法
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
JP4102012B2 (ja) 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
AUPR174800A0 (en) 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
US20040169276A1 (en) * 2001-05-28 2004-09-02 Tan Loon Lee Method of packaging a semiconductor chip
CN1613155B (zh) * 2001-11-29 2010-05-05 源太阳能股份有限公司 半导体结构化工艺
DE10246101B4 (de) * 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE102004005255B4 (de) * 2004-02-03 2005-12-08 Siemens Ag Verfahren zum Anordnen einer Leitungsstruktur mit Nanoröhren auf einem Substrat
US7645640B2 (en) * 2004-11-15 2010-01-12 Stats Chippac Ltd. Integrated circuit package system with leadframe substrate
US7394151B2 (en) * 2005-02-15 2008-07-01 Alpha & Omega Semiconductor Limited Semiconductor package with plated connection
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0225057A (ja) * 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
US5066614A (en) * 1988-11-21 1991-11-19 Honeywell Inc. Method of manufacturing a leadframe having conductive elements preformed with solder bumps
JP2771203B2 (ja) * 1988-12-27 1998-07-02 日本電気株式会社 集積回路実装用テープ
US5229328A (en) * 1990-10-24 1993-07-20 International Business Machines Corporation Method for bonding dielectric mounted conductors to semiconductor chip contact pads
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0798780A2 (en) * 1996-03-27 1997-10-01 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
EP0798780A3 (en) * 1996-03-27 2000-09-13 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6403398B2 (en) 1996-03-27 2002-06-11 Oki Electric Industry Co, Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device

Also Published As

Publication number Publication date
KR970002140B1 (ko) 1997-02-24
US5567656A (en) 1996-10-22

Similar Documents

Publication Publication Date Title
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
KR101313391B1 (ko) 적층형 패키징
US4974057A (en) Semiconductor device package with circuit board and resin
US6083776A (en) Molded lead frame ball grid array
JPH10163405A (ja) 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2001024135A (ja) 半導体装置の製造方法
US20020031867A1 (en) Semiconductor device and process of production of same
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
JPH0722454A (ja) 半導体集積回路装置
US7579680B2 (en) Packaging system for semiconductor devices
JP2002270627A (ja) 半導体装置の製造方法
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP2000021906A (ja) 半導体チップの製造方法
JPH10303227A (ja) 半導体パッケージ及びその製造方法
KR100337456B1 (ko) 반도체패키지용 프레임 및 이를 이용한 반도체패키지의 제조 방법
US20030205793A1 (en) Wire-bonded chip on board package
EP1365450A1 (en) An improved wire-bonded chip on board package
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR100873420B1 (ko) 서로 다른 와이어 본딩이 가능한 인쇄 회로 기판 및 이를채용한 반도체 전력용 모듈
JP2004356133A (ja) 半導体装置および半導体装置の製造方法
US20020105095A1 (en) Semiconductor package having a substrate including a die-attach aperture and method for packaging a semiconductor die