JPH0225057A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0225057A
JPH0225057A JP63175526A JP17552688A JPH0225057A JP H0225057 A JPH0225057 A JP H0225057A JP 63175526 A JP63175526 A JP 63175526A JP 17552688 A JP17552688 A JP 17552688A JP H0225057 A JPH0225057 A JP H0225057A
Authority
JP
Japan
Prior art keywords
case
semiconductor chip
lead frame
view
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63175526A
Other languages
English (en)
Inventor
Taizo Ejima
江島　泰蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63175526A priority Critical patent/JPH0225057A/ja
Priority to US07/333,963 priority patent/US5093281A/en
Publication of JPH0225057A publication Critical patent/JPH0225057A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームを使用して組立てられる半導体
装置の製造方法に関するものである。
〔従来の技術〕
第４図は従来のこの種半導体装置の製造方法を示すフロ
ーチャート、第５図は従来の製造方法によって組立てら
れた半導体装置を示す斜視図、第６図は従来の製造方法
を説明するための図で、同図（ａｌ）は半導体ウェハを
示す平面図、同図伽）はダイシング工程における半導体
ウェハの拡大断面図、同図（Ｃ）はダイポンド工程にお
けるリードフレームの断面図、同図（ωはワイヤボンデ
ィング工程におけるリードフレームの断面図、同図（ｅ
）は樹脂封止工程におけるリードフレームの側面図、同
図（ｆ）は外装めっき工程におけるリードフレームの側
面図、同図億）はリード７オーミングエ程におケル半導
体装置を示す斜視図、同図（転）は半導体装置が性能検
査されている状態を示す概略構成図である。これらの図
において１は半導体ウェハで、この半導体ウェハ１には
半導体チップ２が複数形成されている。３はダイシング
工程において前記半導体ウェハ１の裏面に貼着されるシ
ート、４はリードフレーム、５はこのリードフレーム４
上に前記半導体チップ２を接着する接着剤、６は半導体
チップ２とリードフレーム４の内部リード部４ａとを接
続するための金属細線である。７は前記半導体チップ２
、金属細線６等を封止するためのプラスチックパッケー
ジ、８はリードフレームに施された外装めっき、９は半
導体装置用テスト装置たるコンピュータで、半導体装置
のリード４と接続される接触子９ａを備えている。
次に従来の半導体装置の製造方法を説明する。
先ず、第６図伽）に示すよりに半導体ウェハ１の裏面に
シート３を貼付け、半導体チップ２を個々に分断するた
めにダイシング装置（図示せず）によって半導体ウェハ
１に溝１ａ　を形成させる。次に同図（Ｃ）に示すよう
にリードフレーム４上に接着剤５を介して半導体チップ
２を接着させる。この際、ダイボンド装置（図示せず）
Ｋよシ半導体チップ２とリードフレーム４との位置決め
、接着等が行なわれる。そして同図（ｄ）に示すように
、ワイヤボンディング装置（図示せず）Ｋよシ半導体チ
ップ２の電極（図示せず）とリードフレーム４の内部リ
ード部４ａとを金属細線６によって接続させ、パッケー
ジング装置（図示せず）により同図（ｅ）に示すように
ワイヤボンディング後のリードフレーム４を樹脂によシ
封止する。この樹脂によシブラスチックパッケージＴが
形成される。次いで同図（ｆ）　Ｋ示すようＫめつき装
置（図示せず）により　ＩＪ−ドフレーム４の外部リー
ド部４ｂ　に外装めつき８を施し、同図Ｑ）に示すよう
に１　リードフレーム４に複数形成された半導体装置を
グラスチックパッケージ７毎にリードフレーム４から分
断させ、外部リード部４ｂ　を成形させる。このように
して第５図に示すような半導体装置が組立てられること
になる。しかる後、組立ての終了した半導体装置を同図
へ）に示すようにテスト装置に接続させ、性能検査が実
施される。
〔発明が解決しようとする課題〕
しかるに、このような従来の半導体装置の製造方法では
、各工程間の物流が複雑で、しかも各工程の装置の信頼
性および品質によシ半導体装置の性能が左右されるため
製造装置の台数が多ければ多いほど信頼性の高い半導体
装置が得Ｋ＜＜歩留シが低下されやすい。また、工程数
が多いため仕掛シ品が工程間に多く存在されておシ、さ
らに、ダイボンド工程以降は各製造工程順に順次製造し
なければならないため工期が長くかかるという問題があ
った。
〔課題を解決するための手段〕
本発明に係る半導体装置の製造方法は、上部が開口され
た樹脂ケースを、内側底部に内部リード部を配置させて
リードフレームにモールド成形口、この樹脂ケースをリ
ードフレームから分断させて外部リード部を成形した後
、内部リード部と半導体チップとを接続させ、しかる後
前記樹脂ケースに半導体チップ封止用蓋体を接着するも
のである。
〔作　用〕
半導体チップが製造されるまでに予め樹脂ケースおよび
蓋体を製造するととができ、リードも所定形状に成形さ
せておくととができるため工期が短縮される。
〔実施例〕
以下、本発明を図に示す実施例によ）詳細に説明する。
第１図は本発明の半導体装置の製造方法を示すフローチ
ャート、第２図は本発明の製造方法を説明するための図
で同図（、）はダイシング工程における半導体ウェハの
拡大断面図、同図（ｂ）はモールド工程におけるリード
フレームを示す側断面図、同図（ｃ）は前記モールド工
程でケースと同時に形成された蓋体を示す側断面図、同
図（（至）けり−ドフォーミング工程におけるケースを
示す側断面図、同図（ｅ）は外装めっき工程におけるケ
ースを示す側断面図、同図（ｆ）は半導体チップボンデ
ィング工程におけるケースの側断面図、同図営）は対土
工程に訃けるケースの側断面図、同図１ｈ）は半導体装
置が性能検査されている状態を示す概略構成図、同図（
１）は本発明の製造方法によって組立てられた半導体装
置を示す斜視図である。これらの図において第４図ない
し第６図で説明したものと同一もしくは同等部材につい
ては同一符号を付し、とζにおいて詳細な説明は省略す
る。これらの図において、１１はケースで、このケース
１１は後述するモールド金型１２によシリードフレーム
４と一体的に成形されている。また、このケース１１に
は上方に開口されリードフレーム４の内部リード部４ａ
が底部に臨む開口部１１ａが形成されている。１２はモ
ールド金型で、このモールド金型１２は上金型１２ａと
下金型１３ｂとからなシ、上金型１２３には内部リード
部４ａの三方を囲みかつケース１１の枠部１１ｂを成形
するためのキャビティ１２ｃが形成され、また下金型１
２ｂにはケース１１の底部１１ｃを成形するためのキャ
ビティ１２ｄが形成されている。１３は前記ケース１１
の開口部１１ａ　を閉塞するための蓋体で、この蓋体１
３を、ケース１１内に半導体チップ１が搭載された後接
着剤１４によυケース１１の枠部１１ｂに接着すること
によって半導体チップ１等が封止されることになる。
次に本発明の半導体装置の製造方法について説明する。
本発明においては第１図に示すように半導体チップの製
造工程とケースの製造工程とが同時に行なわれる。すな
わち、半導体ワエハ１をダイシング装置によって第２図
（１）に示すように１個別の半導体チップ２毎に分断さ
れる状態に形成し、別工程で組立てられたケース１１の
開口部１１ｉ内に圧着接合によるチップボンディングを
施す。そして、ごのケース１１に蓋体１３を接着すれば
半導体装置が完成されることになる。しかる後、テスト
工程を経て製品化される。このケース１１の製造方法を
第２図によって詳述すると、先ず同図（ｂ）に示すよう
にリードフレーム４をモールド金型１２内に型締めし、
キャビティ１２Ｃ、１２ｄ内に封止樹脂１５を注入する
。このリードフレーム４は半導体チップ搭載部分が１０
〜１４個所一体的に形成されたものや７一プ式のものを
使用し、連続してリード成形まで行なえるものを使用す
る。しかる後封止樹脂１５が硬化され、リードフレーム
４を離型させた後、リードフレーム４の外部リード部４
ｂを成形し、同図（ωに示すようにリードフレーム４か
らケース１１を外部リード部４ｂ　　ごと分断させる。
なお、ケース１１のモールド工程においてはケース１１
と蓋体１３とを成形するケース・蓋モールディング装置
（図示せず）が使用され、外部リード部４ｂ成形工程に
おいてはケースフォーミング装置（図示せず）が使用さ
れる。最後に、外部リード部４ｂ　Ｋめつき装置（図示
せず）によって同図（ｅ）に示すよう外装めつき８を施
すことによってケース１１の組立てが終了する。
このようにして組立てられたケース１１の開口部Ｈａ内
に第２図（ｆ）Ｋ示すように、チップボンディング装置
（図示せず）によシ圧着接合によるチップボンディング
を行なう。そして、前記蓋体１３をケース１１に蓋付は
装置（図示せず）Ｋよって接着させ、同図色）に示すよ
うに性能検査を行々つた後、同図（１）に示すように半
導体装置が完成されることに々る。
したがって、本発明によれば半導体チップ２が製造され
るまでに予めケース１１および蓋体１３を製造すること
ができ、半導体デツプ２が製造された後はチップボンデ
ィング、蓋体接着工程を残すのみであるため、工期を短
縮することができる。
第３図は本発明の製造方法によって組立てられる半導体
装置の他の実施例を示す側断面図で、同図において第２
図で説明したものと同一もしくは同等部材については同
一符号を付し、詳細な説明は省略する。同図に示す半導
体装置においては内部リード部４ａに半導体チップ２側
に突出する突起２１が形成され、との突起２１と半導体
チップ２のパッド２２とが接合されている。２３はこの
パッド２２と前記突起２１とが離間されないよう半導体
チップ２を押付ける九めの圧縮ばねで、蓋体１３を接着
する際に同時に弾装されている。
々お、本実施例では半導体チップ２を内部ｙ−ド部４ａ
　Ｋ直接ボンディングさせた例を示したが、本発明はこ
のような限定にとられれることなく、従来と同様に金属
細線を使用してワイヤボンディングしてもよい。
〔発明の効果〕
以上説明したように本発明によれば、上部が開口された
樹脂ケースを、内側底部に内部リード部を配置させてリ
ードフレームにモールド成形し、この樹脂ケースをリー
ドフレームから分断させて外部リード部を成形した後、
内部リード部と半導体チップとを接続させ、しかる後前
記樹脂ケースに半導体チップ封止用蓋体を接着するため
、半導体チップが製造されるまでに予め樹脂ケースおよ
び蓋体を製造することができ、リードも所定形状に成形
させておくことができる九め工期が短縮されることにな
る。したがって、半導体装置の信頼性および歩留りを向
上させることができる。
また、封止樹脂が半導体チップに沿って流されずに半導
体チップの封止を行々うととができるため信頼性が向上
し検査工程を簡略化させることができるという効果もあ
る。
【図面の簡単な説明】
第１図は本発明の半導体装置の製造方法を示すフローチ
ャート、第２図は本発明の製造方法を説明するための図
で、同図（ａ）はダイシング工程における半導体ウェハ
の拡大断面図、同図色）拡モールド工程におけるリード
フレームを示す側断面図、同図（ｃ）は前記モールド工
程でケースと同時に形成された蓋体を示す側断面図、同
図（イ）はリードフレーミングエＳＫおけるケースを示
す側断面図、同図（、ｅ）は外装めっき工程におけるケ
ースを示す側断面図、同図（ｆ）は半導体チップボンデ
ィング工程におけるケースの側断面図、同図□□□）は
封止工程におけるケースの側断面図、同図（ｈ）は半導
体装置が性能検査されている状態を示す概略構成図、同
図（１）は本発明の製造方法によって組立てられた半導
体装置を示す斜視図である。第３図は本発明の製造方法
によって組立てられる半導体装置の他の実施例を示す側
断面図、第４図は従来の半導体装置の製造方法を示すフ
ローチャート、第５図は従来の製造方法によって組立て
られた半導体装置を示す斜視図、第６図は従来の製造方
法を説明するための図で、同図（ａ）は半導体ウェハを
示す平面図、同図（ｂ）はダイシング工程における半導
体ウェハの拡大断面図、同図（ｃ）はグイボンド工程に
おけるリードフレームの断面図、同図（ωはワイヤボン
ディング工程におけるリードフレームの断面図、同図（
ｅ）は樹脂対土工程におけるリードフレームの側面図、
同図（ｆ）は外装めっき工程におけるリードフレームの
側面図、同図Ｑ）はリードフォーミング工程における半
導体装置を示す斜視図、同図卸は半導体装置が性能検査
されている状態を示す概略構成図である。 ２拳・・ψ半導体チップ、４・・・・リードフレーＡ、
４＠　・・・・内部リード部、４ｂ　　・・−・外部リ
ード部、１１・・・・ケース、１１ａφφ・開口部、１
２ｍｍ６％モールド金型、１３・・・争蓋体。 第１図

Claims (1)

    【特許請求の範囲】
  1. 上部が開口された樹脂ケースを、内側底部に内部リード
    部を配置させてリードフレームにモールド成形し、この
    樹脂ケースをリードフレームから分断させて外部リード
    部を成形した後、内部リード部と半導体チップとを接続
    させ、しかる後前記樹脂ケースに半導体チップ封止用蓋
    体を接着することを特徴とする半導体装置の製造方法。
JP63175526A 1988-07-13 1988-07-13 半導体装置の製造方法 Pending JPH0225057A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63175526A JPH0225057A (ja) 1988-07-13 1988-07-13 半導体装置の製造方法
US07/333,963 US5093281A (en) 1988-07-13 1989-04-06 method for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63175526A JPH0225057A (ja) 1988-07-13 1988-07-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0225057A true JPH0225057A (ja) 1990-01-26

Family

ID=15997605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63175526A Pending JPH0225057A (ja) 1988-07-13 1988-07-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5093281A (ja)
JP (1) JPH0225057A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905301A (en) * 1996-02-01 1999-05-18 Nec Corporation Mold package for sealing a chip
US6897742B2 (en) * 2000-06-26 2005-05-24 Kabushiki Kaisha Toshiba Saw device using different colors or identifiers to distinguish the front and back of the package

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192681A (en) * 1990-08-31 1993-03-09 Texas Instruments Incorporated Low cost erasable programmable read only memory package
US6219908B1 (en) * 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
JPH07302868A (ja) * 1992-12-10 1995-11-14 Hewlett Packard Co <Hp> 電子部品の接着法
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
KR970002140B1 (ko) * 1993-12-27 1997-02-24 엘지반도체 주식회사 반도체 소자, 패키지 방법, 및 리드테이프
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6643919B1 (en) * 2000-05-19 2003-11-11 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP6526463B2 (ja) * 2015-03-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH522288A (de) * 1970-09-29 1972-06-15 Bbc Brown Boveri & Cie Halbleitereinheit und Verfahren zur Herstellung derselben
US3706840A (en) * 1971-05-10 1972-12-19 Intersil Inc Semiconductor device packaging
US3686541A (en) * 1971-07-19 1972-08-22 Gen Electric A flexible resilient member for applying a clamping force to thyristor units
US3793474A (en) * 1971-12-09 1974-02-19 Motorola Inc Lead configurations for plastic encapsulated semiconductor devices
US3992617A (en) * 1975-10-01 1976-11-16 International Telephone And Telegraph Corporation Chopping correlator for a MSK data signal
US4326214A (en) * 1976-11-01 1982-04-20 National Semiconductor Corporation Thermal shock resistant package having an ultraviolet light transmitting window for a semiconductor chip
JPS53132975A (en) * 1977-04-26 1978-11-20 Toshiba Corp Semiconductor device
JPS5623759A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Resin-sealed semiconductor device and manufacture thereof
JPS57133643A (en) * 1981-02-13 1982-08-18 Hitachi Ltd Bonding method
JPS5889851A (ja) * 1981-11-24 1983-05-28 Hitachi Ltd 半導体装置
JPS58121633A (ja) * 1982-01-12 1983-07-20 Mitsubishi Electric Corp 半導体装置
JPS5998538A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置の製造方法
JPS6055633A (ja) * 1983-09-07 1985-03-30 Hitachi Ltd 半導体装置
JPH0828447B2 (ja) * 1983-10-05 1996-03-21 富士通株式会社 半導体装置の製造方法
JPS6080256A (ja) * 1983-10-07 1985-05-08 Murata Mfg Co Ltd 電子部品素子の封止方法およびその封止構造
JPS61144834A (ja) * 1984-12-18 1986-07-02 Toshiba Corp 樹脂封止型半導体装置
US4552267A (en) * 1985-03-11 1985-11-12 National Semiconductor Corporation Ceramic semiconductor package chip prevention structure and method
JPS6248050A (ja) * 1985-08-28 1987-03-02 Seiei Kosan Kk 半導体デバイス等のパツケ−ジング方法
US4701999A (en) * 1985-12-17 1987-10-27 Pnc, Inc. Method of making sealed housings containing delicate structures
JPS6381961A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd 半導体装置の組立装置
JPS63237728A (ja) * 1987-03-27 1988-10-04 コパル電子株式会社 魚釣り用リ−ルの手動装置
JPS63287041A (ja) * 1987-05-19 1988-11-24 Sony Corp 半導体素子収納パッケ−ジの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905301A (en) * 1996-02-01 1999-05-18 Nec Corporation Mold package for sealing a chip
US6897742B2 (en) * 2000-06-26 2005-05-24 Kabushiki Kaisha Toshiba Saw device using different colors or identifiers to distinguish the front and back of the package

Also Published As

Publication number Publication date
US5093281A (en) 1992-03-03

Similar Documents

Publication Publication Date Title
JPH0225057A (ja) 半導体装置の製造方法
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP3423897B2 (ja) 半導体装置の製造方法
KR100859624B1 (ko) 반도체 장치의 제조 방법
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP4145322B2 (ja) 半導体装置の製造方法
JP3522177B2 (ja) 半導体装置の製造方法
JPS6151933A (ja) 半導体装置の製法
US11037866B2 (en) Semiconductor device and method of manufacturing the same
US7309910B2 (en) Micro lead frame packages and methods of manufacturing the same
JP3259377B2 (ja) 半導体装置
US5778520A (en) Method of making an assembly package in an air tight cavity and a product made by the method
US6858474B1 (en) Wire bond package and packaging method
KR100206077B1 (ko) 공동을 갖는 패키지에 실장되는 반도체칩을 가지는 반도체 장치 및 그의 제조 방법
JP2003254988A (ja) 力学量センサおよびその製造方法
JPS60111432A (ja) 半導体装置用樹脂封止金型
JPH0669366A (ja) 半導体装置実装体及び実装方法
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JPH03178151A (ja) 樹脂パッケージ型半導体装置およびその製造方法
JPH0250624B2 (ja)
JPH10209194A (ja) 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置
JP2723855B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0225056A (ja) 半導体装置
JP2737714B2 (ja) 半導体装置の製造方法
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置