JPS5998538A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5998538A
JPS5998538A JP20617882A JP20617882A JPS5998538A JP S5998538 A JPS5998538 A JP S5998538A JP 20617882 A JP20617882 A JP 20617882A JP 20617882 A JP20617882 A JP 20617882A JP S5998538 A JPS5998538 A JP S5998538A
Authority
JP
Japan
Prior art keywords
sealing
cap
lead frame
sealed
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20617882A
Other languages
English (en)
Inventor
Shunichiro Fujioka
俊一郎 藤岡
Shunei Uematsu
俊英 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20617882A priority Critical patent/JPS5998538A/ja
Publication of JPS5998538A publication Critical patent/JPS5998538A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法、特に、低融点封止材料
により半導体素子なパッケージ内に封止する半導体装置
の製造方法に関する。
一般に、集積回路(tC)または大規模集積回路(LS
I)の如き半導体装置の製造においては、半導体素子の
封止のための方式の例として、リードフレームに取り付
けた半導体素子を低融点ガラスによりセラミックパッケ
ージのペースとキャップとの間に封止する方式と、セラ
ミックペースまたはキャップの上に設置した半導体素子
なキャップまたはベースにより封止する方式とがある。
前者の方式により製造される半導体装置は通常DIL−
G型中導体装置と呼ばれ、後者の方式によるものは通常
D L L−C型半導体装置と呼ばれている。
ところで、このようなりLL−Uまたは1)IL−C型
中導体装置の製造工程のうち、封止工程においては、従
来、It図に示すように、セラミックよりなるパッケー
ジのベース2な取り付けたリードフレームlを逆転状部
とし、予め封止用の低融点ガラス4な被着して封止治具
5の凹部内に位置決めして設置されたセラミックのキャ
ップ3の上に置き、封止治具5と一緒に図示しない封止
炉内に送り込んで封圧を行なっている。
しかしながら、この従来方法では、封止される各字導体
装置のペースJPΦヤップ等ヲ個別的に封止治具の所定
位置にセットする必要があるので。
作業性、生産性が悪い上に、封止治具な使用しているた
め、治具による封止ずれや封止不足等を生じるという問
題がある。また、封止炉も封止治具の分だけ熱容置を太
き(する必要があり、構造が大型化し、コストも高くな
る等の問題点がある。
本発明の目的は、前記従来技術の問題点を解決し、封止
治具を用いる必要なく、簡単かつ容易に封止操作を行な
うことのできる牛導体装置の製造方法ケ提供することに
ある。
以下、本発明な図面に示す一実施例にしたがって詳細に
説明する。
第2図は本発明による字導体装置の製造方法の一実施例
を示す斜視図である。
本実施例におけるリードフレームは外枠11を持つフラ
ット状の多連式のリードフレーム10であり、このリー
ドフレーム10に取り付けられたパッケージのベース1
3のキャビティ部分に牛導体素子12な取り付けて、パ
ッケージのベースとキャップとの間な封止するDIL−
G型牛導体装瞳に用いる例である。
このリードフレーム10は、第2図にAで示す工程まで
はフラット状態であり、パッケージのベース13の取付
け、リードフレーム付け、ペレット付1、ワイヤボンデ
ィングの諸工程を順次終了している。その後、工程已に
おいて両側のリードビン部分14を図示の如く所定の角
変に折り曲げ、またリードフレーム10のインナーリー
ド部分15および牛導体素子12等の被封正領域の上に
、予め下面周囲に封止用の低融点ガラス17を塗布した
セラミックのキャップ16を上方から載置する。
このキャププ載置状郭のリードフレーム10は外枠11
%:図示しないシュートのガイド溝の中に摺動自在に保
持させた状態で、図示しない送りビンにより封止工程C
に送られる。すなわち、工程Cでは、リードフレーム1
0は、予め下面周囲に低融点ガラス171に塗布したキ
ャップ16を被封止領域の上に載せたセット状態のまま
で、外枠11なシュートのガイド溝に沿って摺動させな
がら。
図示しない封止炉の中に連続的に送り込まれるうなお、
前記シュートの代わりに炉内ベルト及びベルトに設けら
れているガイドビンを用いて前記リードフレーム10な
どな搬送してもよいつ封止炉の中では、加熱によってキ
ャップ16の下面周囲の低融点ガラスI7が溶融し、そ
の後に冷却されるととKより、キャップ16はリードフ
レーム10の被封止領域を挾んだ状態でベース13に対
して封着され、中導体素子12はパッケージ内に気密封
止される。
したがって1本実施例によれば、リードフレーム10は
リードビン部分14な折り曲げ、かつ外枠111に図示
しないシェードのガイド溝内に保持することにより、予
め封止用の低融点ガラス17を下面周囲に塗布したキャ
ップ16を該リードフレーム10の被封止領域の上に載
置したままの状態すなわち第2図の工程Cの状態で、連
続的に封止炉(図示せず)の中に送り込まれ、封止炉内
で低融点ガラス17な溶解させて気密封止を行なう。
その結果、従来のように、11!々の中導体装置につい
て封止治具の所定位置にパッケージのベース。
キャップおよびリードフレームを位置決めしてセットす
る必要がなく、作業性、生産性が大巾に向上するの入な
らず、封止治具の使用に伴なって生じる封止ずれや封止
不足等の不良の発生はなくなり、また封止炉の熱容置の
低減や小型化な実現することができる。
なお、本発明は前記実施例に限定されるものではなく、
外枠のない折曲げ状の連続フレームを用いてもよく、ま
た封止加熱部に設置された個別フレーム上に直接キャッ
プを載せたり、あるいは封止加熱部上に設置されたキャ
ップ上に個別フレームを直接載せて封正炉の中に供給し
てもよい、さらに1本発明はDIL−C型中導体装置の
封止のために適用することもでき、この場合、パッケー
ジのキャップまたはベースな、!P導体素子取付後のベ
ースまたはキャップの上に載置した状態のまま封止炉内
に供給して気密封止な行なうつ本発明における低融点封
止材料としては、低融点ガラス以外の材料を用いること
もできるつ以上説明したように1本発明によれば、パッ
ケージの封止のために特別な封止治具を用いる必要がな
く1作業性や生産性な著しく向上させることができ、ま
た封止ずれや封止不足の如き封止不良を低減することが
でき、さらに封止炉の熱容量の低減および小型化な実現
することができる。
【図面の簡単な説明】
第1図は従来方法におけるDEL−G型中導体装置の封
止工程な示す説明図、 第2図は本発明による中導体装置の製造方法の一実施例
な示すDIL−G型中導体装置の封止工程な示す斜視図
である。 10・・・リードフレーム、11・゛・外枠、12・・
・中導体素子、13・・・パッケージのベース、14・
・・リードビン部分、15・・・インナーリード部分、
16・・・キャップ、17・・・低融点ガラス。 第  1  図 第  2 図

Claims (1)

  1. 【特許請求の範囲】 1、 リードフレームまたはパッケージに取り付けた半
    導体素子を低融点封止材料により封止する半導体装置の
    製造方法において、低融点封止材料を被着したパッケー
    ジのキャップまたはペースをリードフレームまたはパッ
    ケージのベースまたはキャップの上に載置したまま封止
    炉内に供給して封止することを特徴とする半導体装置の
    製造方法つ2、 リードフレームが外枠付きのリードフ
    レームであり、このリードフレームのリードピン部分な
    折り曲げた状態で外枠な保持しながら供給することを特
    徴とする特許請求の範囲第1項記載の半導体装置の製造
    方法。 3、リードフレームが折曲げ状のリードフレームである
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置の製造方法。
JP20617882A 1982-11-26 1982-11-26 半導体装置の製造方法 Pending JPS5998538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20617882A JPS5998538A (ja) 1982-11-26 1982-11-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20617882A JPS5998538A (ja) 1982-11-26 1982-11-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5998538A true JPS5998538A (ja) 1984-06-06

Family

ID=16519100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20617882A Pending JPS5998538A (ja) 1982-11-26 1982-11-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5998538A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235451U (ja) * 1988-08-29 1990-03-07
US5093281A (en) * 1988-07-13 1992-03-03 Mitsubishi Denki Kabushiki Kaisha method for manufacturing semiconductor devices
EP0857355A1 (en) * 1996-08-28 1998-08-12 Motorola, Inc. A glass/metal package and method for producing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093281A (en) * 1988-07-13 1992-03-03 Mitsubishi Denki Kabushiki Kaisha method for manufacturing semiconductor devices
JPH0235451U (ja) * 1988-08-29 1990-03-07
EP0857355A1 (en) * 1996-08-28 1998-08-12 Motorola, Inc. A glass/metal package and method for producing the same
EP0857355A4 (en) * 1996-08-28 1999-06-09 Motorola Inc GLASS / METAL PACKAGING AND MANUFACTURING METHOD THEREOF

Similar Documents

Publication Publication Date Title
US3187240A (en) Semiconductor device encapsulation and method
JPS5998538A (ja) 半導体装置の製造方法
US3802069A (en) Fabricating packages for use in integrated circuits
US4504427A (en) Solder preform stabilization for lead frames
JPS59117238A (ja) 半導体装置の製造方法
JPS6062145A (ja) 混成集積回路の製造方法
JPH0480948A (ja) 半導体製造装置
JPS598360A (ja) 硝子封止半導体装置の製造方法
KR810000674B1 (ko) 초자 봉함 반도체장치의 제조방법
JPH0332048A (ja) 半導体装置
JPS6063937A (ja) 電子部品の組立装置
JPS6063936A (ja) リ−ドフレ−ムの処理方法
JPS5915080Y2 (ja) 半導体装置
JP2506152B2 (ja) 被覆線のワイヤボンディング方法
JPS62249427A (ja) 温度調整装置およびこの温度調整装置を有する組立装置
JPS58124248A (ja) 半導体装置
JP2803256B2 (ja) 電子部品の外装方法
JPS63197345A (ja) 半導体素子のダイスボンデイング方法
JPS63226948A (ja) 混成集積装置
JPH11136079A (ja) 音叉型水晶振動子
JPS6020445A (ja) ランプ
JPS6135545A (ja) 半導体装置の製造方法
JPS5937550B2 (ja) 気密端子の製造方法
JPS5856979B2 (ja) リ−ド線の気密封止方法
JPH01143245A (ja) 半導体装置の製造方法